KR20020040597A - 전자 장치용 적층 구조체 및 무전해 금도금 방법 - Google Patents

전자 장치용 적층 구조체 및 무전해 금도금 방법 Download PDF

Info

Publication number
KR20020040597A
KR20020040597A KR1020010072865A KR20010072865A KR20020040597A KR 20020040597 A KR20020040597 A KR 20020040597A KR 1020010072865 A KR1020010072865 A KR 1020010072865A KR 20010072865 A KR20010072865 A KR 20010072865A KR 20020040597 A KR20020040597 A KR 20020040597A
Authority
KR
South Korea
Prior art keywords
undercoat
plating
plating layer
substrate
electroless
Prior art date
Application number
KR1020010072865A
Other languages
English (en)
Inventor
타케우치이사무
모리미츠마사아키
Original Assignee
밀레니엄 게이트 테크놀러지 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밀레니엄 게이트 테크놀러지 가부시끼가이샤 filed Critical 밀레니엄 게이트 테크놀러지 가부시끼가이샤
Publication of KR20020040597A publication Critical patent/KR20020040597A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12785—Group IIB metal-base component
    • Y10T428/12792—Zn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

전자 장치용 적층 구조체는 구리박(12)을 갖는 프린트 회로 기판(11)과, 주석 또는 은으로 이루어지고 프린트 회로 기판(11) 상에 형성된 언더코트 도금층(13)과, 무전해 도금에 의해 언더코트 도금층(13) 상에 형성된 금도금층(14)을 포함한다. 주석 또는 은은 무전해 도금에 있어서 촉매방지제(anticatalyst)가 되는 금속이다. 언더코트 도금층(13)의 형성 후에 프린트 회로 기판(11)을 촉매 부여 처리액중에 침지하여 촉매방지제를 억제한다.

Description

전자 장치용 적층 구조체 및 무전해 금도금 방법{LAMINATED STRUCTURE FOR ELECTRONIC EQUIPMENT AND METHOD OF ELECTROLESS GOLD PLATING}
발명의 배경
발명의 분야
본 발명은 양호한 솔더링 성능을 갖는 전자 장치용 적층 구조체 및 그 제조 방법과, 솔더링 성능을 향상시키기 위한 무전해 금도금 방법에 관한 것이다.
종래의 기술
금은 산화되지 않으며 전기적 접촉 저항이 작기 때문에, 전자 공업 분야에서는 각종 커넥터나 집적 회로의 단자 등에 대한 도금층으로서 널리 사용되고 있다. 특히, 대규모 집적 회로 칩을 장착하는 합성 수지제의 프린트 회로 기판의 표면상에 무전해 도금에 의해 금피막이 형성되어 있다. 이 무전해 금도금은 전자 장치의 소형 경량화를 위한 솔더링 성능의 향상 및 접촉 기능의 향상을 목적으로 하는 것이다. 최근, 이러한 프린트 회로 기판은 고밀도 실장을 필요로 하는 전자 장치, 예를 들면 휴대전화나 디지털 카메라 등에 널리 사용되고 있다.
도 1의 A, 도 1의 B 및 도 1의 C는 프린트 회로 기판에 대한 종래의 무전해 금도금의 공정 단계를 차례로 도시하고 있다.
도 1의 A에 도시한 바와 같이, 프린트 회로 기판은 에폭시 수지로 이루어진 절연 기판(1) 상에 회로 도체로서 기능하는 구리박(2)을 부착하고 있다. 도 1의 B에 도시한 바와 같이, 프린트 회로 기판 상에 무전해 도금에 의해 언더코트로서 기능하는 니켈 도금층(3)이 형성된다. 니켈 도금층(3)은 두께가 대략 2 내지 5㎛ 정도로서, 구리박(2)과 후에 형성되는 금피막과의 사이의 확산을 방지하거나 프린트 회로 기판의 강도를 증가시킨다.
프린트 회로 기판 상에 니켈 도금층을 형성하는 것을 개시한 종래 기술로서 일본특허공개 제(평)3-39488호 공보 및 일본특허공개 제(평)8-181432호 공보가 있다. 도 1의 C에 도시한 바와 같이, 금피막(4)은 무전해 도금에 의해 니켈 도금층(3) 상에 형성된다. 이로 인해, 전자 장치용 적층 구조체가 얻어진다.
금 도금된 프린트 회로 기판 상에 칩 부품 등의 전자 부품을 장착하는 단계에서는, 리플로 또는 플로형 솔더링이 행하여진다. 일반적으로 솔더링시의 가열 온도는 220 내지 250℃ 정도이며 솔더링 시간은 10초 이하이다.
종래의 전자 장치용 적층 구조체상에 솔더링을 행하면, 다음과 같은 문제가 생긴다. 도 2의 A 및 도 2의 B를 참조하여 설명한다.
도 2의 A는 전자 장치용 적층 구조체의 금피막(4) 상에 솔더볼(5)이 놓여있는 상태를 도시하고 있다. 금은 주석과 납을 주성분으로 하는 솔더와의 친화력이 좋기 때문에, 솔더에 용이하게 용융되기 쉽고, 또한, 취약한(fragile) 금속간 화합물을 형성하는 경우가 있다. 따라서, 도 2의 B에 도시한 바와 같이, 솔더링 공정에서, 솔더볼(5)에 직접 접촉하는 금피막(4)이 솔더 속으로 순간적으로 녹아 침투된다. 그 결과, 솔더는 금피막(4)을 통해 언더코트인 니켈층(3)에 접착하게 된다. 그러나, 니켈과 솔더는 친화력이 나쁘기 때문에 니켈층(3)과 솔더볼(5)간의 솔더링 강도의 신뢰성에 문제가 생긴다.
특히, 고밀도이고 소형인 전자 장치는, 다른 부품 등과의 충돌 및 낙하에 취약하기 때문에, 충돌 및 낙하시의 충격의 영향으로 배선이 절단되어 기능이 정지하게 될 수도 있다. 고장이 난 전자 장치는 매우 수리하기 어렵다.
프린트 회로 기판 상의 전자 부품의 장착은 이산형, 칩 부품형, BGA(Ball Grid Array)형 등을 포함하는 다양한 형태(소형화를 위한 형태)에 대응하여야 하며, 가능한 한 솔더링 면적을 작게 하여야 한다. 따라서, 언더코트 도금층으로서 니켈층(3)을 형성하는 종래의 무전해 금도금 방법에서는, 솔더링 강도의 신뢰성에 대한 문제점이 지적되어 왔다.
프린트 회로 기판 상에서 솔더링된 부품은, 친화력이 나쁜 니켈 도금층(3) 상에 부착되어 있기 때문에, 충격, 진동, 및 온도 변화시 접합 강도를 신뢰할 수 없게 된다. 개선책으로서, 니켈 도금층을 형성하는 대신에 프린트 회로 기판의 구리박(2) 상에 직접 금, 은, 및 주석 등을 도금하는 것이 고려될 수 있다. 이러한 경우에 솔더링 강도는 향상되지만, 위스커(whisker)의 발생, 핀홀로 인한 구리박(2)의 부식 등의 문제가 생기게 되어, 접촉 기능은 향상될 수 없다.
우주항공기 관련 분야에서, 금도금 부품을 솔더링할 때, 솔더링하기 전에 솔더링되는 부분의 금도금을 깎아버리는 방법이 사용된다. 예를 들어, NASA에서의 전자 장치의 솔더링 작업에서는, 이러한 절차를 엄격히 따른다. 그러나, 민간 분야에서 이러한 고도의 기술과 시간을 요하는 공정을 사용하는 것은 경제적 관점에서 불가능하다.
본 발명의 목적은 신뢰할 수 있는 솔더링 강도를 지닌 전자 장치용 적층 구조체를 마련하는 것이다.
본 발명의 다른 목적은 위스커 및 핀홀로 인한 구리박의 부식 등을 방지하여 접촉 기능을 향상시킬 수 있는 전자 장치용 적층 구조체를 마련하는 것이다.
본 발명의 또다른 목적은 상술한 바와 같이 전자 장치용 적층 구조체를 제조할 수 있는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 적절한 비용으로 신뢰성이 있는 솔더링 강도를 발휘할 수 있도록 하기 위한 무전해 금도금 방법을 제공하는 것이다.
본 발명의 양상에 따른 전자 장치용 적층 구조체는, 주표면을 갖는 기판과, 주석, 은, 카드뮴, 납, 아연 및 비스무트를 포함하는 그룹으로부터 선택된 금속으로 이루어지고 기판의 주표면상에 형성된 언더코트 도금층과, 언더코트 도금층의 위에 형성된 금도금층을 포함한다.
주석, 은, 카드뮴, 납, 아연 및 비스무트는 어느것이나 솔더와의 친화력이 좋기때문에 솔더가 금도금층을 빠져나가 언더코트 도금층과 부착되더라도 양자간의 솔더링 강도를 유지할 수 있다. 따라서, 프린트 회로 기판이나 그 밖의 각종 전자 장치의 소형 경량화에 따른 고밀도 실장에 있어서도, 솔더링 품질의 안정화와 향상에 기여할 수 있다. 또한, 주석, 은, 카드뮴, 납, 아연 또는 비스무트로 이루어지는 언더코트 도금층과 금도금층의 사이에 얇은 금의 화합물이 형성되기 때문에, 위스커의 발생이나 핀홀에 기인하는 구리박의 부식을 방지할 수 있고, 접촉 기능의 향상을 도모할 수 있다.
예를 들면, 기판은 표면에 구리박을 갖는 프린트 회로 기판이다. 다른 예로서, 기판은 칩 부품 등의 전자 부품이다.
본 발명의 다른 양상에 따른 전자 장치용 적층 구조체는, 주표면을 갖는 기판과, 무전해 도금에 있어서 촉매방지제(anticatalyst)가 되는 금속으로 이루어지고 기판의 주표면 상에 형성된 언더코트 도금층과, 언더코트 도금층의 위에 무전해도금에 의해 형성된 금피막을 포함한다. 촉매방지제가 되는 금속은, 예를 들면, 주석, 은, 카드뮴, 납, 아연 및 비스무트를 포함하는 그룹으로부터 선택된 금속이다.
본 발명의 양상에 따른 전자 장치용 적층 구조체의 제조방법은, 주석, 은, 카드뮴, 납, 아연 및 비스무트를 포함하는 그룹으로부터 선택된 금속을 사용하여 기판 상에 언더코트가 되는 도금층을 형성하는 단계와, 언더코트 도금층상에 무전해 도금에 의해 금피막을 형성하는 단계를 포함한다. 언더코트 도금층을 형성하는 금속은 상기 무전해 도금에서 촉매방지제로서 기능한다.
본 발명의 하나의 양상에 따른 무전해 금도금 방법은, 주석 또는 은을 사용하여 기판 상에 언더코트로 기능하는 도금층을 형성하는 단계와, 언더코트 도금층 상에 무전해 도금에 의해 금피막을 형성하는 단계를 포함한다. 예를 들어, 기판은 표면에 구리박을 갖는 프린트 회로 기판이며, 언더코트 도금층은 구리박상에 형성된다.
언더코트 도금층의 형성 후에 기판을 촉매 부여 처리액중에 침지하는 단계를 포함한다. 금피막 형성 단계는 침지 단계 후에 행한다. 촉매 부여 처리액은, 예를 들면 염화팔라듐과 염산을 포함한다.
본발명의 다른 양상에 따른 무전해 금도금 방법은, 카드뮴, 납, 아연 및 비스무트를 포함하는 그룹으로부터 선택된 촉매방지제로서의 금속을 사용하여 기판 상에 언더코트가 되는 도금층을 형성하는 단계와, 언더코트 도금층 상에 무전해 도금에 의해 금피막을 형성하는 단계를 포함한다.
본 발명의 상술한 목적, 특징, 양상, 및 장점은 첨부한 도면과 관련하여 이하 본 발명의 상세한 설명에 따라 더욱 명확하게 된다.
도 1의 A, 1의 B 및 1의 C는 종래의 무전해 금도금 방법의 단계를 차례로 도시하는 도면.
도 2의 A 및 2의 B는 도금 단계에 있는 종래의 전자 장치용 적층 구조체를 도시하는 도면.
도 3의 A, 3의 B 및 3의 C는 본 발명에 따른 무전해 금도금 방법의 일련의 단계를 차례로 도시하는 도면.
♠도면의 주요 부호에 대한 부호의 설명♠
11 : 프린트 회로 기판12 : 구리박
13 : 언더코트 도금층14 : 금피막
도 3의 A 내지 C를 참조하여 전자 장치용 적층 구조체를 얻기 위한 제조 단계을 설명한다.
우선, 도 3의 A에 도시한 바와 같이, 도금이 되어야하는 기판을 마련한다. 도시한 실시예에서 기판으로서 프린트 회로 기판(11)을 사용한다. 프린트 회로 기판(11)은 그 표면에 구리박(12)을 마련한다.
도 3의 B에 도시한 바와 같이, 프린트 회로 기판(11)의 구리박(12) 상에, 예를 들면, 무전해 도금에 의해 언더코트로 기능하는 주석 또는 은의 도금층(13)을 형성한다.
그리고, 도 3의 C에 도시한 바와 같이, 무전해 도금에 의해 언더코트 도금층(13) 상에 금피막(14)이 형성된다. 프린트 회로 기판(11)에 대한 무전해 도금에서, 주석 또는 은의 언더코트만으로는 마이그레이션(migration)이나 위스커(whisker)가 발생할 우려가 있고, 내식성 및 접촉 특성에 문제가 생긴다. 따라서, 언더코트 도금층(13) 상에 금피막(14)을 형성하여야 한다.
무전해 도금에 의해 주석 또는 은으로 이루어지는 언더코트 도금층(13) 상에 무전해 금도금을 시행하면, 촉매방지제 또는 이온화의 차에 의해 광택이 있는 금도금층이 충분히 석출되지 않을 수 있다. 이러한 문제를 방지하기 위해, 언더코트 도금층(13)을 형성한 후에, 프린트 회로 기판(11)을 촉매 부여 처리액중에 침지하는 것이 양호하다.
일반적으로, 주석 또는 은은 솔더링 특성에는 우수하지만 무전해 도금에 있어서 촉매방지제로서 기능한다. 따라서, 상기 금속 상에 도금을 시행하는 것이 어렵기 때문에 공업적으로 이용되지 않는다. 본 발명의 발명자는 주석 또는 은으로 이루어지는 언더코트 도금층(13)을 갖는 기판을 촉매 부여 처리액중에 침지함에 의해, 촉매방지제를 억제하여 상기 금속 상에 무전해 도금으로 금피막을 시행하는 것을 가능하게 하였다.
상기 단계를 통해 얻어진 전자 장치용 적층 구조체에 대하여 솔더링 작업을 행하면, 솔더볼은 금피막(14)을 빠져나가 주석 또는 은으로 이루어지는 언더코트 도금층(13)에 부착된다. 주석 또는 은은 솔더와 친화력이 좋기 때문에 양자간의 솔더링 강도를 유지할 수 있다. 또한, 언더코트 도금층(13)과 금피막(14)과의 사이에 얇은 금의 화합물이 형성되기 때문에, 위스커의 발생이나 핀홀에 기인하는 구리박(12)의 부식 등을 방지할 수 있으므로, 접촉 기능의 향상을 도모할 수 있다.
도금 대상물인 기판은 프린트 회로 기판에 한정되지 않고, 예를 들어, 칩 부품이나 그 밖의 각종 전자 부품이 사용될 수 있다. 또한, 언더코트 도금층의 형성은 무전해 도금법에 한정되지 않고, 예를 들어, 전기 도금법이 사용될 수 있다.
주석 및 은은 무전해 도금에서 촉매방지제로 기능하는 금속이다. 유사한 금속으로서 카드뮴, 납, 아연 및 비스무트를 들 수 있다. 상기 금속을 주석 또는 은 대신에 언더코트 도금층으로서 사용할 수 있다. 주석, 은, 카드뮴, 납, 아연 및 비스무트의 솔더링 성능에 큰 차이는 없다. 사람에 대한 독성을 고려하면, 상기에 열거한 촉매방지제 금속 중에서 주석 및 은이 양호하다.
실시예
무전해 금도금이 이하의 순서에 따라 프린트 회로 기판 상에 수행된다.
(1) 표면상에 패터닝된 구리박을 갖는 프린트 회로 기판을 약알칼리성의 탈지액중에 3분간 침지하여 탈지처리를 한다..
(2) 프린트 회로 기판을 흐르는 물속에서 약 1분간 세척한다.
(3) 40℃의 온도로 30분간 무전해 도금을 수행하여 프린트 회로 기판 상에 주석 도금층을 형성한다. 주석 도금층의 두께는 1.5㎛ 이다.
(4) 프린트 회로 기판을 세척한다.
(5) 프린트 회로 기판을 염화팔라듐 2g/리터, 염산 150g/리터의 촉매 부여 처리액에 3분간 침지한다.
(6) 프린트 회로 기판을 1분간 세척한다.
(7) 70℃의 온도로 10분간 무전해 도금을 수행하여 프린트 회로 기판 상에 금도금층을 형성한다. 금도금층의 두께는 0.05㎛ 이다.
(8) 프린트 회로 기판을 세척한다.
(9) 프린트 회로 기판을 60℃의 가열된 공기로 건조한다.
또한, 상기 단계(3)의 주석 대신에, 동일한 조건하에서 무전해 도금에 의해 은도금층이 형성되고, 그 후 동일한 공정을 따른다.
상기 단계를 통해 얻어진 프린트 회로 기판의 도금 특성을 확인하기 위해, 종래의 니켈 도금층을 언더코트로 하는 프린트 회로 기판을 비교예로서 사용하여, 솔더 확대의 정도를 관찰하였다. 특히, 260℃의 솔더 배스(bath)를 사용한 프린트회로 기판 상에 플럭스 함유 솔더 0.5g을 인가하고, 확대의 정도를 확인하였다.
주석 도금층을 언더코트로 하는 기판이 상기 조건에서 60초간 솔더링 된 경우의 솔더의 확대면적을 100으로 하여, 언더코트 금속을 바꾼 경우 및 솔더링 시간을 바꾼 경우의 솔더의 확대 면적을 비교하였다. 그 결과를 표 1에 도시한다.
표 1
솔더링 시간(초) 10 30 60
니켈 언더코트 30 50 70
주성 언더코트 90 100 100
은 언더코트 90 100 100
상기의 실험 결과로부터 명백하게, 솔더링 시간이 짧으면 니켈 언더코트는 열악한 솔더링 특성을 갖는다. 이에 비해, 주석 언더코트나 은 언더코트는 니켈 언더코트에 대해 훨씬 우수한 솔더링 특성을 갖는다. 또한, 주석 언더코트와 은 언더코트의 사이에서 확실한 솔더링 특성의 차이는 발견되지 않는다.
상기 단계를 통해 얻어진 전자 장치용 적층 구조체에 대하여 솔더링 작업을 행하면, 솔더볼은 금피막(14)을 빠져나가 주석 또는 은으로 이루어지는 언더코트 도금층(13)에 부착된다. 주석 또는 은은 솔더와 친화력이 좋기 때문에 양자간의 솔더링 강도를 유지할 수 있다. 또한, 언더코트 도금층(13)과 금피막(14)과의 사이에 얇은 금의 화합물이 형성되기 때문에, 위스커의 발생이나 핀홀에 기인하는 구리박(12)의 부식 등을 방지할 수 있으므로, 접촉 기능의 향상을 도모할 수 있다.
도금 대상물인 기판은 프린트 회로 기판에 한정되지 않고, 예를 들어, 칩 부품이나 그 밖의 각종 전자 부품이 사용될 수 있다. 또한, 언더코트 도금층의 형성은 무전해 도금법에 한정되지 않고, 예를 들어, 전기 도금법이 사용될 수 있다.
도면을 참조하여 본 발명의 실시의 형태를 설명하였지만, 그것은 단지 예시적인 것이다. 도시 또는 설명한 실시형태에 대하여, 본 발명과 동일한 범위 내 및 균등한 범위 내에서 여러가지의 수정이나 변형을 가할 수 있다.

Claims (12)

  1. 주표면을 갖는 기판(11);
    주석, 은, 카드뮴, 납, 아연, 및 비스무트로 구성되는 그룹으로부터 선택된 금속으로 이루어지고, 상기 기판(11)의 주표면상에 형성된 언더코트 도금층(13); 및
    상기 언더코트 도금층(13) 상에 형성된 금도금층(14)을 포함하는 것을 특징으로 하는 전자 장치용 적층 구조체.
  2. 제 1항에 있어서,
    상기 기판(11)은 표면 상에 구리박(12)을 갖는 프린트 회로 기판인 것을 특징으로 하는 전자 장치용 적층 구조체.
  3. 제 1항에 있어서,
    상기 기판(11)은 칩 부품과 같은 전자 부품인 것을 특징으로 하는 전자 장치용 적층 구조체.
  4. 주표면을 갖는 기판(11);
    무전해 도금에서 촉매방지제로서 작용하는 금속으로 이루어지고, 상기 기판(11)의 주표면 상에 형성된 언더코트 도금층(13); 및
    무전해 도금에 의해 상기 언더코트 도금층(13) 상에 형성된 금피막(14)을 포함하는 것을 특징으로 하는 전자 장치용 적층 구조체.
  5. 제 4항에 있어서,
    촉매방지제로서 작용하는 상기 금속은 주석, 은, 카드뮴, 납, 아연 및 비스무트로 구성되는 그룹으로부터 선택된 금속인 것을 특징으로 하는 전자 장치용 적층 구조체.
  6. 주석, 은, 카드뮴, 납, 아연 및 비스무트로 구성되는 그룹으로부터 선택된 금속을 사용하여 기판(11) 상에서 언더코트로 기능하는 도금층(13)을 형성하는 단계; 및
    무전해 도금에 의해 상기 언더코트 도금층(13) 상에 금피막(14)을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 장치용 적층 구조체의 제조방법.
  7. 제 6항에 있어서,
    상기 언더코트 도금층(13)을 형성하는 금속은 상기 무전해 도금에서 촉매방지제로서 기능하는 것을 특징으로 하는 전자 장치용 적층 구조체의 제조방법.
  8. 주석 또는 은을 사용하여 기판(11) 상에서 언더코트로 기능하는 도금층(13)을 형성하는 단계; 및
    무전해 도금에 의해 상기 언더코트 도금층(13) 상에 금피막(14)을 형성하는 단계를 포함하는 것을 특징으로 하는 무전해 금도금 방법.
  9. 제 8항에 있어서,
    상기 기판(11)은 표면 상에 구리박(12)을 갖는 프린트 회로 기판이고,
    상기 언더코트 도금층(13)은 상기 구리박(12) 상에 형성되는 것을 특징으로 하는 무전해 금도금 방법.
  10. 제 8항에 있어서,
    상기 언더코트 도금층(13)의 형성 후에 상기 기판(11)을 촉매 부여 처리액중에 침지하는 단계를 더 포함하는 무전해 금도금 방법에 있어서,
    상기 금피막 형성 단계는 상기 침지 단계 후에 수행되는 것을 특징으로 하는 무전해 금도금 방법.
  11. 제 10항에 있어서,
    상기 촉매 부여 처리액은 염화팔라듐 및 염산을 포함하는 것을 특징으로 하는 무전해 금도금 방법.
  12. 카드뮴, 납, 아연 및 비스무트로 구성되는 그룹으로부터 선택된 금속을 촉매방지제로서 사용하여 기판(11) 상에서 언더코트로 기능하는 도금층(13)을 형성하는단계; 및
    무전해 도금에 의해 상기 언더코트 도금층(13) 상에 금피막(14)을 형성하는 단계를 포함하는 것을 특징으로 하는 무전해 금도금 방법.
KR1020010072865A 2000-11-24 2001-11-22 전자 장치용 적층 구조체 및 무전해 금도금 방법 KR20020040597A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00403023 2000-11-24
JP2000403023A JP2002167676A (ja) 2000-11-24 2000-11-24 無電解金メッキ方法

Publications (1)

Publication Number Publication Date
KR20020040597A true KR20020040597A (ko) 2002-05-30

Family

ID=18867207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072865A KR20020040597A (ko) 2000-11-24 2001-11-22 전자 장치용 적층 구조체 및 무전해 금도금 방법

Country Status (6)

Country Link
US (1) US20020094449A1 (ko)
EP (1) EP1209958A3 (ko)
JP (1) JP2002167676A (ko)
KR (1) KR20020040597A (ko)
CN (1) CN1318644C (ko)
TW (1) TW526282B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100708299B1 (ko) * 2005-04-12 2007-04-17 주식회사 아큐텍반도체기술 전자장치 제조용 다층금속 기판
KR100816843B1 (ko) * 2006-10-31 2008-03-26 삼성전기주식회사 인쇄회로기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3990347B2 (ja) 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
EP1904669A1 (en) * 2005-07-11 2008-04-02 Technic, Inc. Tin electrodeposits having properties or characteristics that minimize tin whisker growth
EP2066497B1 (en) * 2006-08-07 2018-11-07 Inktec Co., Ltd. Manufacturing methods for metal clad laminates
JP2008198738A (ja) * 2007-02-09 2008-08-28 Nitto Denko Corp 配線回路基板およびその製造方法
JP4435862B1 (ja) 2009-02-06 2010-03-24 謙治 出分 銀含有合金メッキ浴、およびこれを用いた電解メッキ方法
CA2769569C (en) 2009-07-31 2014-07-15 M-Tech Japan Co., Ltd. Tin-containing alloy plating bath, electroplating method using same, and substrate with the electroplating deposited thereon
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
CN108940770A (zh) * 2018-08-17 2018-12-07 北方电子研究院安徽有限公司 一种模块电路液体涂覆方法
CN109396586B (zh) * 2018-12-13 2020-09-01 华北水利水电大学 一种环氧树脂器件与pcb印刷电路板基材的钎焊方法
CN109994660B (zh) * 2019-03-15 2023-12-05 福建南平南孚电池有限公司 一种具有改进的电路单元的可充电电池
JP7285123B2 (ja) * 2019-04-10 2023-06-01 上村工業株式会社 金めっき方法及びめっき皮膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3032436A (en) * 1960-11-18 1962-05-01 Metal Proc Co Inc Method and composition for plating by chemical reduction
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
US3807971A (en) * 1970-03-12 1974-04-30 Ibm Deposition of non-porous and durable tin-gold surface layers in microinch thicknesses
JPS5739189A (en) * 1980-08-19 1982-03-04 Furukawa Electric Co Ltd:The Stainless steel plated with noble metal
GB2109638B (en) * 1981-11-11 1984-11-28 Greenwoods Electronics Manufac Printed circuit boards
EP0468787A3 (en) * 1990-07-27 1993-08-04 Shinko Electric Industries Co. Ltd. Tape automated bonding in semiconductor technique
US5219815A (en) * 1991-09-23 1993-06-15 Applied Electroless Concepts Inc. Low corrosivity catalyst containing ammonium ions for activation of copper for electroless nickel plating
US5139890A (en) * 1991-09-30 1992-08-18 Olin Corporation Silver-coated electrical components
US5733599A (en) * 1996-03-22 1998-03-31 Macdermid, Incorporated Method for enhancing the solderability of a surface
US6083834A (en) * 1999-01-19 2000-07-04 Taiwan Semiconductor Manufacturing Company Zincate catalysis electroless metal deposition for via metal interconnection
US6259161B1 (en) * 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708299B1 (ko) * 2005-04-12 2007-04-17 주식회사 아큐텍반도체기술 전자장치 제조용 다층금속 기판
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100816843B1 (ko) * 2006-10-31 2008-03-26 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20020094449A1 (en) 2002-07-18
CN1318644C (zh) 2007-05-30
JP2002167676A (ja) 2002-06-11
CN1360086A (zh) 2002-07-24
EP1209958A3 (en) 2004-04-21
EP1209958A2 (en) 2002-05-29
TW526282B (en) 2003-04-01

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
US6586683B2 (en) Printed circuit board with mixed metallurgy pads and method of fabrication
KR20020040597A (ko) 전자 장치용 적층 구조체 및 무전해 금도금 방법
US7197820B2 (en) Circuit board and its manufacturing method
JP4619292B2 (ja) 配線基板のパッド構造及び配線基板
JP3345529B2 (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JPH06350234A (ja) 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
US9510446B2 (en) Printed circuit board and manufacture method thereof
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
EP0697805A1 (en) Printed circuit board manufacture utilizing electroless palladium
JP2501174B2 (ja) 表面実装用端子の製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JP2002111187A (ja) 配線基板
JPH0555750A (ja) 多層プリント配線板とその製造方法
JPH05226544A (ja) 半導体装置
JPH03194992A (ja) プリント基板の製造方法
JPH081980B2 (ja) プリント配線板及びその製造方法
JP2002111180A (ja) 配線基板
JPH0646672B2 (ja) 回路基板の製造方法
JP2000049430A (ja) フレキシブルプリント配線板およびその製造方法
JPH03165590A (ja) セラミック配線回路板およびその製造方法
JPS63260098A (ja) 電路付き基体
JP2002252305A (ja) 電子装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application