KR20020015183A - 전력증폭기의 전치 왜곡기 - Google Patents

전력증폭기의 전치 왜곡기 Download PDF

Info

Publication number
KR20020015183A
KR20020015183A KR1020000048363A KR20000048363A KR20020015183A KR 20020015183 A KR20020015183 A KR 20020015183A KR 1020000048363 A KR1020000048363 A KR 1020000048363A KR 20000048363 A KR20000048363 A KR 20000048363A KR 20020015183 A KR20020015183 A KR 20020015183A
Authority
KR
South Korea
Prior art keywords
imd
signal
order
amplifier
power divider
Prior art date
Application number
KR1020000048363A
Other languages
English (en)
Inventor
양재세
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000048363A priority Critical patent/KR20020015183A/ko
Publication of KR20020015183A publication Critical patent/KR20020015183A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력증폭기의 전치 왜곡기에 관한 것으로, 종래의 기술에 있어서는 차수가 높은 IMD성분을 제거하기 위해서 그 전차수의 IMD성분을 제거하기 위한 감쇠기 및 위상 시프터 등을 더 구비해야 하기 때문에, 제거하기 위한 IMD 성분의 차수가 증가할수록 회로 구성에 많은 공간이 필요하게 되는 문제점이 있었다. 따라서, 본 발명은 입력신호로부터 3차 IMD 성분을 생성 출력하는 3차 IMD 패스부와; 입력신호로부터 5차 및 7차의 고차 IMD 성분을 생성 출력하는 고차 IMD 패스부와; 입력신호로부터 캐리어 성분을 이득 증폭하는 캐리어 패스부와; 상기 3차 IMD 및 고차 IMD 성분을 합성하여 3차 IMD 성분을 상쇄시키는 전력 결합기와; 상기 3차 IMD 패스부에서 출력된 3차 IMD 및 고차 IMD 패스부에서 3차 IMD가 상쇄된 IMD를 메인앰프의 출력시 왜곡을 고려하여 각각 진폭 및 위상을 조절하는 진폭/위상 제어부와; 상기 진폭/위상 제어부에서 출력된 IMD신호와 캐리어 패스부에서 출력된 신호를 합성하여 출력하는 전력 결합기로 구성함으로써, 메인앰프에 사용된 소자와 IMD 특성이 동일한 에러 앰프용 소자를 찾아야 하는 어려움이 없고, 회로의 크기가 작고 제조원가가 낮출 수 있으며 어느 앰프에나 자유롭게 적용시킬 수 있는 효과가 있다.

Description

전력증폭기의 전치 왜곡기{PREDISTORTER OF POWER AMP}
본 발명은 전력증폭기의 선형화 방법에 관한 것으로, 특히 전단왜곡 선형화 기법에서 최소의 공간에서 많은 차수의 IMD성분을 제거할 수 있도록 하는 전력증폭기의 전치 왜곡기에 관한 것이다.
일반적으로, 전치 왜곡기란 고주파 전력 증폭시 발생하는 왜곡된 신호를 전력 증폭기 앞단에서 그 왜곡된 신호와 반대의 왜곡신호(진폭은 같고, 위상이 180°차이가 있는 신호)를 생성하여 증폭함으로써, 왜곡된 신호가 출력되지 않도록 하는 장치를 의미한다.
이때, 전단에서 임의적으로 왜곡된 신호(IMD : Inter Modulation Distortion)를 생성하는 장치를 에러앰프라고 한다.
도1은 종래 전력증폭기의 전치 왜곡기의 구성을 보인 블록도로서, 이에 도시된 바와 같이 신호 패스(Signal Path)는 크게 에러 패스(Error Path)와 캐리어 패스(Carrier Path)로 구분되며 또 에러 패스는 3차 IMD(이하, IMD3로 표기) 패스와 5차 IMD(이하, IMD5로 표기) 패스로 세분화된다.
먼저, IMD3패스는 입력신호가 이득 앰프(1)에서 적당히 전력 증폭되고, 전력 분배기(Power Splitter)(2,3)를 통해 에러 앰프(7)에 입력 되면, 에러 앰프(7)는 IMD3를 임의적으로 생성시킨다.
또한, 상기 이득 앰프(1)를 통해 증폭된 신호는 전력 분배기(4)를 통해 이득 앰프(5)에 입력되어 전력 증폭된 후 전력 분배기(6), 감쇠기(9), 위상 시프터(Phase shifter)(10)를 통과하면서 에러 앰프(7)에서 출력된 IMD3에 포함된 캐리어(Carrier)와 진폭(Amplitude)은 동일하고, 위상이 반대(180°)인 순수한 캐리어 성분의 신호를 출력한다.
다음, 상기 순수한 캐리어 성분의 신호는 전력 결합기(Power Combiner)(13)에서 IMD3와 합쳐짐으로써 캐리어 성분은 상쇄되고, 에러 앰프(7)에서 생성시켜 준 IMD3만이 남게 된다.
다음, 상기 IMD3는 전력 분배기(15), 감쇠기(20), 위상 시프터(21), 전력 결합기(24,25), 이득 앰프(26)를 통해 메인 앰프(미도시)로 출력된다.
다음, IMD5패스는 입력신호가 이득 앰프(1)에서 적당히 전력 증폭되고, 전력 분배기(2,3)를 통해 에러 앰프(8)에 입력 되면, 그 에러 앰프(8)는 IMD3와 IMD5를 임의적으로 생성시켜주게 된다.
이때, IMD5를 생성하게 되면 그보다 더 큰 진폭의 IMD3를 동반하게 된다.
또한, 상기 이득 앰프(1)를 통해 증폭된 신호는 전력 분배기(4)를 통해 이득 앰프(5)에 입력되어 전력 증폭된 후 전력 분배기(6), 감쇠기(11), 위상 시프터(12)를 통과하면서 에러 앰프(8)에서 출력된 IMD3에 포함된 캐리어(Carrier) 성분과 진폭(Amplitude)은 동일하고, 위상이 반대(180°)인 순수한 캐리어 성분의 신호를 출력한다.
다음, 상기 순수한 캐리어 성분의 신호는 전력 결합기(14)에서 IMD5와 합쳐짐으로써 캐리어 성분은 상쇄되고, 에러 앰프(8)에서 생성시켜 준 IMD3와 IMD5만이 남게 된다.
그리고, 이 IMD3와 IMD5신호는 전력 결합기(13)에서 캐리어 성분이 상쇄되고 남은 IMD3신호를 전력 분배기(15), 감쇠기(17), 위상 시프터(18)를 통하여 에러 앰프(8)에서 생성된 IMD3와 진폭은 동일하고, 반대 위상(180°)을 갖게 만든 신호와 전력 결합기(19)에서 전력결합 시킴으로써 IMD3는 상쇄시킨다.
다음, 상기 캐리어 성분과 IMD3가 상쇄되고 남은 IMD5는 감쇠기(22), 위상 시프터(23), 전력 결합기(24,25), 이득 앰프(26)를 통해 메인 앰프(미도시)로 출력된다.
다음, 캐리어 패스는 입력신호가 이득 앰프(1)에서 적당히 전력 증폭되고, 전력 분배기(2,4)를 통해 순수한 캐리어 성분만을 출력하여 지연부(16)를 통해 상기 IMD3와 IMD5의 에러패스와 타이밍이 맞도록 적당히 지연된 후 전력 결합기(26)에서 에러패스와 합쳐져 이득 앰프(26)를 통해 메인앰프(미도시)의 입력으로 필요한 만큼 증폭된다.
여기서, 감쇠기(9), 위상 시프터(10)는 에러 앰프(7) 출력에서의 캐리어 성분과 진폭은 동일하고, 반대의 위상을 갖도록 위상과 진폭을 조절하여 IMD3패스에 포함된 캐리어 성분을 제거하는 용도로 사용된다.
다음, 감쇠기(11), 위상 시프터(12)는 에러 앰프(8)를 통해 출력되는 캐리어 성분과 진폭은 동일하고, 반대의 위상을 갖도록 위상과 진폭을 조절하여 IMD5패스에 포함된 캐리어 성분을 제거하는 용도로 사용된다.
또한, 감쇠기(17), 위상 시프터(18)는 전력 분배기(15)에서 전력분배된 IMD3성분이 에러 앰프(8) 출력에서의 IMD3성분과 진폭은 동일하고, 반대의 위상을 갖도록 위상과 진폭을 조절하여 IMD5패스에 포함된 IMD3성분을 제거하는 용도로 사용된다.
그리고, 감쇠기(20), 위상 시프터(21)는 메인앰프(미도시)에서 증폭된 후 발생되는 IMD3성분이 잘 상쇄될 수 있도록 IMD3의 진폭과 위상을 조절하는 역할을 하고, 감쇠기(22), 위상 시프터(23)는 메인 앰프(미도시)의 IMD5성분이 잘 상쇄될 수 있도록 IMD5의 진폭과 위상을 조절하는 역할을 한다.
즉, 메인 앰프(미도시)를 통해 전력 증폭을 할 경우 순수한 캐리어 성분이외에 왜곡 성분이 함께 생성되는 것을 방지하기 위하여, 메인 앰프(미도시)의 전단에서 그 왜곡 성분을 상쇄시킬 왜곡 성분(IMD3,IMD5)을 미리 생성하여 전력 결합기(25)를 통해 순수한 캐리어 성분과 합한 후, 메인 앰프(미도시)를 통해 증폭함으로써 메인 앰프(미도시)의 비 선형성을 선형화할 수 있게 되는 것이다.
따라서, 상기 구성을 응용하여 다수의 에러앰프를 구비할 경우 더 많은 차수의 IMD성분들도 제거할 수 있게 된다.
그러나, 상기와 같이 종래의 기술에 있어서는 차수가 높은 IMD성분을 제거하기 위해서 그 전차수의 IMD성분을 제거하기 위한 감쇠기 및 위상 시프터 등을 더 구비해야 하기 때문에, 제거하기 위한 IMD 성분의 차수가 증가할수록 회로 구성에 많은 공간이 필요하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 최소의 공간에서 많은 차수의 IMD성분을 제거할 수 있도록 하여 제조원가를 낮출 수 있도록 하는 전력증폭기의 전치 왜곡기를 제공함에 그 목적이 있다.
도1은 종래 전력증폭기의 전치 왜곡기의 구성을 보인 블록도.
도2는 본 발명에 의한 전력증폭기의 전치 왜곡기의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
31 : 이득 앰프 32,33,34,43 : 전력 분배기
35,37 : 에러앰프 36,38 : 지연기
39,41,45,47 : 감쇠기 40,42,46,48 : 위상 시프터
44,49 : 전력 결합기 50 : 이득 앰프
이와 같은 목적을 달성하기 위한 본 발명은, 입력신호로부터 3차 IMD 성분을 생성 출력하는 3차 IMD 패스부와; 입력신호로부터 5차 및 7차의 고차 IMD 성분을 생성 출력하는 고차 IMD 패스부와; 입력신호로부터 캐리어 성분을 이득 증폭하는 캐리어 패스부와; 상기 3차 IMD 및 고차 IMD 성분을 합성하여 3차 IMD 성분을 상쇄시키는 전력 결합기와; 상기 3차 IMD 패스부에서 출력된 3차 IMD 및 고차 IMD 패스부에서 3차 IMD가 상쇄된 IMD를 메인앰프의 출력시 왜곡을 고려하여 각각 진폭 및 위상을 조절하는 진폭/위상 제어부와; 상기 진폭/위상 제어부에서 출력된 IMD신호와 캐리어 패스부에서 출력된 신호를 합성하여 출력하는 전력 결합기로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과같다.
도2는 본 발명에 의한 전력증폭기의 전치 왜곡기의 구성을 보인 블록도이다.
이에 도시한 바와 같이, 3차 IMD 성분을 생성하는 3차 IMD 패스부는 입력신호(INPUT)를 증폭하는 이득 앰프(31)와; 상기 증폭된 신호를 손실없이 다수의 패스로 분배하는 전력 분배기(32)와; 상기 전력 분배기(32)에서 분배된 패스 중 그 하나의 패스로부터 신호를 입력받아 다시 복수개의 패스로 분배하는 전력 분배기(33)와; 상기 전력 분배기(33)에서 분배된 패스 중 그 하나의 패스로부터 3차 IMD를 생성하는 에러앰프(35)와; 상기 전력 분배기(33)에서 분배된 패스 중 다른 하나의 패스로부터 입력된 캐리어 성분을 3차 IMD의 타이밍에 맞도록 지연 출력하는 지연기(36)와; 상기 에러앰프(35) 및 지연기(36)에서 출력된 신호를 합성하여 진폭 및 위상을 조절하는 감쇠기(39) 및 위상 시프터(40)로 구성한다.
다음, 상기 위상 시프터(40)에서 출력된 신호를 분배하는 전력 분배기(43)와; 상기 전력 분배기(43)에서 분배된 하나의 패스로 출력된 신호를 메인 앰프(미도시)에 포함될 왜곡 성분을 제거하기 위한 진폭 및 위상을 조절하는 감쇠기(45) 및 위상 시프터(46)로 구성한다.
다음, 5차 및 7차 IMD 성분을 생성하는 고차 IMD 패스부는 상기 전력 분배기(32)에서 분배된 패스 중 다른 하나의 패스로부터 신호를 입력받아 다시 복수개의 패스로 분배하는 전력 분배기(34)와; 상기 전력 분배기(34)에서 분배된 패스 중 그 하나의 패스로부터 5차 및 7차 IMD를 생성하는 에러앰프(37)와; 상기 전력 분배기(34)에서 분배된 패스 중 다른 하나의 패스로부터 입력된 캐리어 성분을 5차 및 7차 IMD의타이밍에 맞도록 지연 출력하는 지연기(38)와; 상기 에러앰프(37) 및 지연기(38)에서 출력된 신호를 합성하여 진폭 및 위상을 조절하는 감쇠기(41) 및 위상 시프터(42)로 구성한다.
다음, 상기 위상 시프트(42)와 전력 분배기(43)에서 출력된 신호를 합성하는 전력 결합기(44)와; 상기 전력 결합기(44)에서 합해진 신호를 메인 앰프(미도시)에 포함될 왜곡 성분을 제거하기 위해 진폭 및 위상을 조절하는 감쇠기(47) 및 위상 시프터(48)로 구성한다.
다음, 캐리어 성분을 이득 증폭하는 캐리어 패스부는 상기 전력 분배기(32)에서 분배된 패스 중 또 다른 하나의 패스로부터 신호를 입력받아 증폭하는 이득 앰프(50)와; 상기 위상 시프터(46,48) 및 이득 앰프(50)에서 출력된 신호를 합성하여 메인앰프(미도시)로 출력하는 전력 결합기(49)로 구성한다.
이와 같이, 본 발명에서는 종래와 비교하여 그 구성이 단순해졌다.
즉, 종래의 3차 IMD 패스부에서는 캐리어 성분을 제거하고 순수한 3차 IMD 성분만을 출력하고, 5차 IMD 패스부에서는 캐리어 성분 및 3차 IMD 성분을 제거하고 순수한 5차 IMD 성분만을 출력한 후 메인앰프에서 증폭될 경우 발생된 왜곡성분을 상쇄시킬 정도로 진폭 및 위상을 조정하였다.
그러나, 본 발명에서는 레벨이 가장 큰 3차 IMD 성분을 제거한 후 나머지 고차 IMD 성분(IMD5, IMD7)은 메인앰프에서 생성될 왜곡성분을 상쇄시킬 정도로만 위상과 진폭을 조정할 수 있도록 구성하였다.
따라서, 종래와 같이 메인앰프와 동일한 특성을 가진 소자로 에러 앰프를 구성하지않아도 되어 회로 구성이 쉬워지고, 회로의 크기를 작게할 수 있게 되는 것이다.
여기서, 3차 IMD가 생성되는 경로는 이득 앰프(31), 전력 분배기(32,33), 에러 앰프(35), 감쇠기(39), 위상 시프터(40), 전력 분배기(43), 감쇠기(45), 위상 시프터(46), 전력 결합기(49)의 경로로 원하는 IMD3의 크기와 위상을 만들고 조정한다.
또한, 5차와 7차는 그 하단에 도시된 것처럼 이득 앰프(31), 전력 분배기(32,34), 에러 앰프(37), 감쇠기(41), 위상 시프터(42)를 통하여 생성된 신호는 3차, 5차, 7차의 신호들이 포함되어져 있고, 이 신호를 전력 결합기(44)를 이용하여 합성시킨다.
이때 감쇠기(39,41)와 위상 시프터(40,42)을 이용하여 3차 IMD를 충분히 상쇄시킨 후 5차와 7차의 IMD 레벨을 잔류시킨다.
즉, 상기 5차와 7차의 IMD 신호는 감쇠기(47), 위상 시프터(48)를 통하여 메인앰프에서 전력증폭된 후 생성되는 5차와 7차 IMD를 상쇄시키기 위하여 필요한 적당한 크기와 위상을 만들 수 있기 때문이다.
다만, 이때 5차의 IMD 레벨은 3차의 생성 경로에서 발생된 5차의 IMD 레벨보다 그 크기가 상호 간섭이 되지 않을 정도의 레벨로 조정되어져야 하고, 7차의 IMD 레벨도 3차의 생성 경로에서 발생된 7차의 IMD 레벨보다 그 크기가 상호 간섭이 되지 않을 정도의 레벨로 조정해야 한다.
이상에서 설명한 바와 같이 본 발명 전력증폭기의 전치 왜곡기는 메인앰프에 사용된 소자와 IMD 특성이 동일한 에러 앰프용 소자를 찾아야 하는 어려움이 없고, 회로의 크기가 작고 제조원가가 낮출 수 있으며 어느 앰프에나 자유롭게 적용시킬 수 있는 효과가 있다.

Claims (3)

  1. 입력신호로부터 3차 IMD 성분을 생성 출력하는 3차 IMD 패스부와; 입력신호로부터 5차 및 7차의 고차 IMD 성분을 생성 출력하는 고차 IMD 패스부와; 입력신호로부터 캐리어 성분을 이득 증폭하는 캐리어 패스부와; 상기 3차 IMD 및 고차 IMD 성분을 합성하여 3차 IMD 성분을 상쇄시키는 전력 결합기와; 상기 3차 IMD 패스부에서 출력된 3차 IMD 및 고차 IMD 패스부에서 3차 IMD가 상쇄된 IMD를 메인앰프의 출력시 왜곡을 고려하여 각각 진폭 및 위상을 조절하는 진폭/위상 제어부와; 상기 진폭/위상 제어부에서 출력된 IMD신호와 캐리어 패스부에서 출력된 신호를 합성하여 출력하는 전력 결합기로 구성한 것을 특징으로 하는 전력증폭기의 전치 왜곡기.
  2. 제1항에 있어서, 상기 3차 IMD 패스부는 입력신호(INPUT)를 증폭하는 이득 앰프와; 상기 증폭된 신호를 손실없이 다수의 패스로 분배하는 제1 전력 분배기와; 상기 제1 전력 분배기에서 분배된 패스 중 그 하나의 패스로부터 신호를 입력받아 다시 복수개의 패스로 분배하는 제2 전력 분배기와; 상기 제2 전력 분배기에서 분배된 패스 중 그 하나의 패스로부터 3차 IMD를 생성하는 에러앰프와; 상기 제2 전력 분배기에서 분배된 패스 중 다른 하나의 패스로부터 입력된 캐리어 성분을 3차 IMD의 타이밍에 맞도록 지연 출력하는 지연기와; 상기 에러앰프 및 지연기에서 출력된 신호를 합성하여 진폭 및 위상을 조절하는 감쇠기 및 위상 시프터로 구성한 것을 특징으로 하는 전력증폭기의 전치 왜곡기.
  3. 제1항에 있어서, 상기 고차 IMD 패스부는 입력신호(INPUT)를 증폭하는 이득 앰프와; 상기 증폭된 신호를 손실없이 다수의 패스로 분배하는 제1 전력 분배기와; 상기 제1 전력 분배기에서 분배된 패스 중 다른 하나의 패스로부터 신호를 입력받아 다시 복수개의 패스로 분배하는 제2 전력 분배기와; 상기 제2 전력 분배기에서 분배된 패스 중 그 하나의 패스로부터 5차 및 7차 IMD를 생성하는 에러앰프와; 상기 제2 전력 분배기에서 분배된 패스 중 다른 하나의 패스로부터 입력된 캐리어 성분을 5차 및 7차 IMD의 타이밍에 맞도록 지연 출력하는 지연기와; 상기 에러앰프 및 지연기에서 출력된 신호를 합성하여 진폭 및 위상을 조절하는 감쇠기 및 위상 시프터로 구성한 것을 특징으로 하는 전력증폭기의 전치 왜곡기.
KR1020000048363A 2000-08-21 2000-08-21 전력증폭기의 전치 왜곡기 KR20020015183A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000048363A KR20020015183A (ko) 2000-08-21 2000-08-21 전력증폭기의 전치 왜곡기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000048363A KR20020015183A (ko) 2000-08-21 2000-08-21 전력증폭기의 전치 왜곡기

Publications (1)

Publication Number Publication Date
KR20020015183A true KR20020015183A (ko) 2002-02-27

Family

ID=19684231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000048363A KR20020015183A (ko) 2000-08-21 2000-08-21 전력증폭기의 전치 왜곡기

Country Status (1)

Country Link
KR (1) KR20020015183A (ko)

Similar Documents

Publication Publication Date Title
JP4896424B2 (ja) 歪補償増幅器
KR20010089465A (ko) 인터모드-보완 전치왜곡 경로를 갖는 병렬 알 에프 전력증폭기를 사용하는 알 에프 전력 증폭기 선형화 장치
US7791413B2 (en) Linearizing technique for power amplifiers
KR100801578B1 (ko) 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치
KR100425385B1 (ko) 왜곡 감소 방법 및 왜곡 감소 시스템
US6734726B2 (en) Balanced distortion reduction circuit
US6285252B1 (en) Apparatus and method for broadband feedforward predistortion
JP2006339888A (ja) 高周波増幅回路
KR100335147B1 (ko) 선형 증폭기
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
JP2003273658A (ja) フィードフォワード増幅回路
KR20020015183A (ko) 전력증폭기의 전치 왜곡기
US6654591B1 (en) Low distortion signal amplifier system and method
JP4299213B2 (ja) 歪み発生回路および歪み補償装置
KR100943049B1 (ko) 선형 ｒｆ 평형 전력 증폭기
KR100321872B1 (ko) 독립적으로 변조간 왜곡을 제거하는 다중 선형 증폭장치
JPH06224650A (ja) 歪補償増幅器
JP2006203271A (ja) 歪み発生回路および高周波回路
JP2007006436A (ja) 歪補償増幅器
JP2006186838A (ja) 歪生成器及び低歪増幅器
KR20040003532A (ko) 리니어 전력 증폭기에서의 위상, 크기 에러 추출장치
KR20060038793A (ko) 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법
JP4477163B2 (ja) フィードフォワード歪補償回路
KR20000009734U (ko) 전력증폭기의 다중 선형화 회로
JPH03195204A (ja) 低歪高周波増幅回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination