KR20020014543A - 안정된 파워온리셋신호 발생회로 - Google Patents

Abstract

본 발명은 안정된 파워온리셋(POR)신호 발생회로에 관한 것으로, 특히 칩 제작시 공정 변화나 변동이 적은 전원 리셋을 설계하여 칩의 환경 변화에도 안정적인 리셋 신호를 발생하도록 하는 안정된 POR신호 발생회로에 관한 것이다.

Description

안정된 파워온리셋신호 발생회로{Circuit for generating a stable power on reset signal}

본 발명은 안정된 파워온리셋(power on reset: 이하 POR이라 함) 신호 발생회로서, 특히, 리셋 신호의 발생시점을 제어하여 공정 변화나 사용환경의 변화에 적응이 강한 안정된 POR신호 발생회로에 관한 것이다.

일반적으로 반도체 메모리 소자의 워드라인이 온되어 셀의 데이터가 비트라인에 전하 분배되어 나타나게 되면 센스 앰프는 참조전압과 전하 분배된 전압을 비교하여 데이터가 하이인지 로우인지를 판단하게 된다.

따라서, 센스앰프는 메모리 셀에 저장된 데이터를 확실하게 감지하고 증폭하여 그 값을 외부에 연결시켜주는 역할을 하게 된다.

그런데, 이러한 센스앰프의 동작에 전원을 공급하는 전원회로에 있어서 리셋 신호가 인가될 경우 그 펄스가 안정적이지 못하게 되는 문제점이 있다.

즉, 칩의 제작시에 외부입력 펄스신호 및 소자 내부적으로 발생되는 펄스신호가 공정상의 변화 및 로딩차이 등으로 인해 리셋 신호가 안정적이지 못하게 되는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 리셋 신호의 발생시점을 제어하여 공정 변화나 사용환경의 변화에 적응이 강한 안정된 POR신호 발생회로를 제공함에 그 목적이 있다.

도 1은 본 발명에 따른 안정된 POR신호 발생회로의 회로도,

도 2는 본 발명에 따른 안정된 POR신호 발생회로의 1V동작시의 결과 그래프,

도 3은 본 발명에 따른 안정된 POR신호 발생회로의 AC특성에 대한 그래프.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 전압 분할부 M1 : PMOS트랜지스터

M2 : NMOS트랜지스터 20 : 센스앰프

30 : 캐패시터부 31∼33 : 인버터

34∼36 : 모스캐패시터

상기 목적을 달성하기 위하여, 본 발명에 의한 안정된 POR신호 발생회로는,입력되는 전압을 분할하기 위한 전압 분할부와, 전압 분할부로부터 분할된 입력전압과 문턱전압이 서로 만나는 시점의 전압보다 낮은 전압에서 리셋 신호를 발생하도록 하는 센스앰프와, 센스앰프로부터 리셋신호를 인가받아 리셋 펄스 폭을 제어하여 출력하는 캐패시터부를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

일반적으로 VCC의 변화에 따른 분할(Divide) 전압과, 센스앰프의 로직 문턱(Logic threshold)전압은 그 변화의 정도가 다르다.

따라서, 본 발명에서는 이 두 전압에 대한 변화의 차이를 이용하여 리셋 신호의 턴온시점을 제어하도록 한다.

먼저, VCC의 변화에 따른 분할 전압(Vdiv)과 센스 앰프의 문턱전압(Vsen_th) 변화의 변화량을 그래프로 그리면 두 전압이 만나는 점(A)이 생긴다.

이때, 이 점(A)보다 낮은 VCC에서는 항상 리셋 신호가 발생하게 되고 이 점보다 높은 VCC에서는 리셋 신호가 불활성 상태로 된다.

따라서, 이 POR(Power on reset)신호는 전원의 온시에 펄스를 발생하지만 일정 전압 이하로 VCC가 내려가면 역시 리셋이 엑티브 상태가 되어 이 리셋신호를 사용하는 로직을 리셋 상태로 유지하게 한다.

이러한 POR신호의 로직은 공정 변화나 사용환경의 변화에 강한 면역성을 가질수 있게 된다.

도 1은 본 발명에 따른 안정된 POR신호 발생회로의 회로도이다.

제 1도를 보면, 본 발명의 전압 분할부(10)는 소스 단자를 통하여 전원전압을 인가받고 게이트 접지된 PMOS트랜지스터(M1) 및 PMOS트랜지스터(M1)와 직렬연결되어 그 드레인 단자가 공통 연결되고 게이트 단자를 통하여 전원전압을 인가받으며 소스 단자는 접지된 NMOS트랜지스터(M2)를 구비한다.

그리고, 전압 분할부(10)의 후단에는 전압 분할부(10)로부터 분할된 전압이 입력되는 센스앰프(20)와, 센스앰프(20)의 출력을 입력으로 하여 리셋 펄스폭을 제어하기 위한 캐패시터부(30)가 연결되어 있다.

먼저, 전압 분할부(10)에서는 PMOS트랜지스터(M1)와 NMOS트랜지스터(M2)의 저항비에 의해서 입력되는 VCC가 분배된다.

그리고, 센스앰프(20)에서는 전압 분할부(10)에서 입력되는 분할 전압이 센스앰프(20)의 로직 문턱전압에 의해서 센스앰프의 출력으로 나타나게 된다.

또한, 캐패시터부(30)는 각각 직렬연결된 인버터(31∼33) 및 모스캐패시터(34∼36)를 구비하여 센스앰프(20)로부터 출력되는 신호에 의해 리셋 펄스폭을 제어하게 된다.

즉, 리셋 펄스 폭을 제어하기 위한 캐패시터부(30)는 펄스의 폭을 크게 하기 위하여 모스 캐패시터(34∼36)에 의한 딜레이를 사용하여 펄스의 폭을 조절할 수 있게 된다.

도 2를 보면, VCC를 변화시킴에 따라 분할 전압(Vdiv)과 센스앰프의 로직 문턱전압(Vsen_th)의 변화량이 다른데, 이러한 두 전압의 변화량을 그래프로 나타내면 서로 만나게 된다.

제 2도는 제 1도의 회로를 HSPICE로 시뮬레이션 한 결과를 보여주고 있다.

먼저, VCC신호는 전압 공급기의 0V 에서 5V까지의 변화를 보여주고 있다.

그리고, 분할전압(Vdiv)은 전압 분할부의 VCC의 변화에 따른 출력전압 레벨을 보여주고 있다.

또한, 센스앰프(20)의 문턱전압(Vsen_th)은 VCC의 변화에 따른 센스앰프(20)의 로직 문턱 전압의 변화를 보여주고 있다.

센스앰프(20)의 출력전압(Vsen_out)은 VCC의 변화에 따른 센스앰프(20)가 분할전압부(10)로부터 출력되는 분할전압(Vdiv)을 입력으로 받아 전압이 그에 따른전압이 출력됨을 보여주고 있다.

도 2에서 분할전압(Vdiv)은 도 1의 PMOS트랜지스터(M1) 및 NMOS트랜지스터(M2)가 문턱 전압 이상의 VCC가 인가되었을 때 갑자기 급경사로 올라가는 커브의 형태를 나타내고 있다.

본 발명은 이러한 분할전압(Vdiv)이 급경사의 커브의 형태를 나타내고 있고, 문턱전압(Vsen_th)은 VCC의 변화에 따라 거의 일정한 기울기로 변화하고 있는 것을 보여주고 있다.

이때, 분할전압(Vdiv)과 문턱전압(Vsen_th)이 교차되는 점(A)이 있는 것을 볼 수 있다.

그런데, 이러한 두 전압이 교차되는 지점의 각도(α)가 크면 실장에서의 변동이 작게되고, 반대로 각도(α)가 작으면 그 만큼 변동이 크게 된다.

따라서, 분할전압(Vdiv)이 급경사를 보여주는 커브를 이용하고 있어 그 만큼변동이 줄이는 것이 된다.

도 2에서 교차점의 VCC전압이 1.2V이므로 출력전압(Vsen_out)이 1.2V에서 반전되는 것을 볼 수 있고 VCC전압이 1,2V이하일 때 리셋 신호를 발생하게 된다.

제 3도는 제 1도의 회로에 대한 AC특성을 보여주고 있다.

캐패시터부(30)의 딜레이에 의한 VCC전압이 전원이 온 된 이후에 일정한 폭을 생성하고 있음을 보여주고 있다.

만약, VCC전압의 레벨이 갑자기 2V이하로 떨어지면 POR신호의 로직이 이를 검출하여 리셋 신호를 POR신호로 엑티브시키는 것을 볼 수 있다. 여기서, 리셋 신호의 POR은 로우 엑티브신호이다.

이상에서 설명한 바와 같이, 본 발명에 의한 안정된 POR신호 발생회로는 칩제작시 공정 변화나 칩 사용시 환경 변화에 안정적인 리셋 신호를 발생함으로써 이 POR을 이용하는 로직의 안정성을 증가시키 수 있다.

또한, 현재 여러 산업 분야에서 널리 사용되고 있는 스마트 카드 IC에 이 회로를 사용함으로써 스마트 카드 IC를 사용하면서 리셋에 의해 생길 수 있는 문제를 해결할 수 있게 된다.

Claims (3)

1. 파워온리셋 회로에 있어서,

   입력되는 전압을 분할하기 위한 전압 분할부;

   상기 전압 분할부로부터 분할된 입력전압과 문턱전압이 서로 만나는 시점의 전압보다 낮은 전압에서 리셋 신호를 발생하도록 하는 센스앰프;

   상기 센스앰프로부터 리셋신호를 인가받아 리셋 펄스 폭을 제어하여 출력하는 캐패시터부를 구비함을 특징으로 하는 안정된 파워온리셋 신호 발생회로.
2. 제 1항에 있어서, 상기 전압 분할부는

   그 소스 단자를 통하여 전원전압을 인가받고 게이트 접지된 PMOS트랜지스터; 및

   상기 PMOS트랜지스터와 직렬접속되어 그 드레인 단자가 공통 연결되고, 게이트단자를 통해 전원전압을 인가받으며 그 소스 단자는 접지된 NMOS트랜지스터를 구비함을 특징으로 하는 안정된 파워온리셋 신호 발생회로.
3. 제 1항에 있어서, 상기 캐패시터부는

   상기 센스 앰프의 출력신호를 지연하여 출력하는 복수개의 모스캐패시터 및인버터를 구비함을 특징으로 하는 안정된 파워온리셋 신호 발생회로.