KR20020012936A

KR20020012936A - 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항믹서

Info

Publication number: KR20020012936A
Application number: KR1020000046206A
Authority: KR
Inventors: 한충수
Original assignee: 송재인; 엘지이노텍 주식회사
Priority date: 2000-08-09
Filing date: 2000-08-09
Publication date: 2002-02-20

Abstract

본 발명은 MES형 FET를 이용한 주파수변환에 이용되는 저항 믹서에 관한 것으로서, 더욱 구체적으로는 MES형 에프이티 저항 믹서에 변조주파수를 제공하는 로컬 오실레이터(LO)의 누설전력특성을 개선한 에프이티 저항 믹서에 관한 것이다.

본 발명의 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항 믹서는, LO단자와, RF단자와, IF단자와, 상기 LO단자와 게이트단이 연결되고 상기 RF단자와 드레인단이 연결된 FET와, 상기 LO단자와 게이트단 사이에 삽입되어서 고주파대역에서의 정합을 위한 LO 정합회로와, 상기 RF단자와 드레인단 사이에 삽입되어 고주파대역에서의 정합을 위한 RF 정합회로와, 믹서의 고주파특성변화를 방지하기 위한 한 쌍의 고주파초오크와, 상기 FET의 게이트단과 드레인단 사이에 인덕터와 커패시터를 직렬연결한 것을 특징으로 한다.

따라서 상기 인덕터와 커패시터 쌍과 FET의 커패시터(Cgd)가 병렬공진회로를 구성하여 밴드 리젝션 필터(BRP) 형태를 이룸으로써 게이트단에 인가되는 LO전력이 드레인에 연결된 RF단에 끼치는 영향을 현저하게 감소시킬 수 있다.

Description

로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항 믹서{FET resistive mixer for improving leakage current characteristic of local oscillator}

주파수변환을 위하여 MES형 FET의 저항채널을 이용한 에프이티 저항 믹서(또는 혼합기)가 통신시스템에서 사용된다. 능동소자로서 사용되는 FET는 낮은 드레인-소스 전압에서 MES형 FET의 채널(channel)이 매우 선형적인 저항값을 가진다. 드레인-소스전압이 MES형 FET의 드리프트속도가 포화되도록 전자들을 가속하기에 충분한 크기를 가질 때에 선형성이 증가한다.

대부분의 FETs에서 이러한 현상은 수십 볼트에서 발생되며, 게이트 전압에 의존한다. 따라서 수 mV의 보통 소신호 전압에서 FET의 저항채널은 매우 선형적인 특성을 갖는다. 이러한 FETs의 특성을 이용하여 에프이티 저항 믹서(FET resistive mixer)를 구성한다. 상기 에프이티 저항 믹서는 고선형성, 낮은 IM 레벨, 그리고 스푸리어스 응답특성이 우수한 특징이 있다.

그러나 적용되는 드레인-소스 전압이 거의 0볼트가 되므로 게이트-드레인 사이의 결합 커패시턴스 Cgd 값이 매우 커지게 되어 LO(로컬 오실레이터)의 전력이 RF단으로 흐르는 누설(leakage) 전력이 증가하게 되는 문제점이 있다. 이러한 문제점을 개선하기 위하여 통상 RF단자에 LO 주파수트랩(frequency trap)등의 회로를 이용하기도 한다.

그러나, LO와 RF의 주파수가 상호 근접할수록 RF단에서 LO 주파수만을 트랩(trap)하는 회로를 이용하기 어려워진다. 특히 주파수가 높아질 수 록 Cgd의 임피던스는 더욱 작아지고 이에 따라서 LO의 누설전력이 증가됨으로서 시스템이 불안정해지는 등의 문제가 있었다.

도 1은 종래 MES형 FET를 이용한 에프이티 저항 믹서의 일례를 도시한 것으로서, 특히 FET의 등가회로가 상부측에 도시되어 있다. 에프이티 저항 믹서는 종래 능동믹서(active mixer)에 비하여 낮은 변환손실을 가지며, 낮은 IM 레벨, 우수한 스푸리어스 응답특성, 높은 IP3, 그리고 높은 P1db를 갖는다.

에프이티 저항 믹서는 FET를 선형저항으로 동작시키는데 이러한 목적을 위하여 드레인-소스 전압(Vds)을 "0" Volt로 조정하고 게이트-소스 전압(Vgs)은 핀치오프전압(pinch-off Voltage)(Vp)으로 조정함으로서 가능해진다. 이러한 경우에 있어서 FET의 등가회로로 해석하면, Cgd의 값이 증가함을 알 수 있다. 등가회로가 도 1의 상부측에 표시되어 있다.

이 때 커패시턴스의 임피던스는 1/(jωCgd)이 된다. 따라서 게이트-드레인 사이의 임피던스는 급격히 작아지게 되어 믹서 구동을 위해 게이트단에 인가한 LO 전력이 드레인단으로 유입되어서 누설전류특성을 저하시킨다. 이러한 현상은 고주파대역에서 더욱 심하게 발생되어서 전체 시스템이 불안정해지는 문제점이 발생된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 에프이티 저항 믹서에 변조주파수를 제공하는 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항 믹서를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항 믹서는, LO단자와, RF단자와, IF단자와, 상기 LO단자와 게이트단이 연결되고 상기 RF단자와 드레인단이 연결된 FET(Q1)와, 상기 LO단자와 게이트단 사이에 삽입되어서 고주파대역에서의 정합을 위한 LO 정합회로와, 상기 RF단자와 드레인단 사이에 삽입되어 고주파대역에서의 정합을 위한 RF 정합회로와, 믹서의 고주파특성변화를 방지하기 위한 한 쌍의 고주파초오크와, 상기 FET(Q1)의 게이트단과 드레인단 사이에 인덕터와 커패시터를 직렬연결한 것을 특징으로 한다.

도 1은 종래 사용되는 FET 저항믹서의 구조 및 FET의 등가회로도,

도 2는 본 발명에 의한 FET 저항믹서의 구조 및 FET의 등가회로도,

도 3은 본 발명에 의한 FET 저항믹서의 다른 실시예의 구조 및 등가회로도.

<도면의 주요 부분에 대한 부호의 설명>

1 : LO단자 2 : RF단자

3 : IF단자 4 : LO정합회로

5 : RF정합회로 6 : 게이트바이어스단자

7,8 : RF초오크 9 : 인덕터

10: 커패시터

이하 첨부된 도면을 참고하여 본 발명의 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항 믹서를 상세히 설명하면 다음과 같다.

본 발명은 에프이티 저항 믹서의 LO의 누설전력이 RF단으로 누설되는 것을 방지하기 위한 것으로서, 도 2 및 도 3을 참고하여 설명하면 다음과 같다.

먼저 도 2를 참고하면 본 발명의 에프이티 저항 믹서는 LO단자(1)와, RF단자(2), 그리고 IF단자(3)의 3단자를 가지고 있다. 또한 상기 단자들과 FET(Q1)를 고주파대역에서 정합하기 위한 LO정합회로(4)와 RF정합회로(5)를 포함한다. 또한 FET(Q1)를 핀치-오프 영역에서 동작시키기 위한 게이트 바이어스 단자(6)가 포함되어 있다.

고주파초오크(7)는 게이트바이어스 단자회로가 에프이티 저항 믹서의 고주파특성을 변경시키는 것을 방지하기 위하여 설치된다. 또한 고주파초오크(8)는 FET(Q1)의 드레인단을 접지시키고 고주파특성변화를 막기 위하여 설치된다.

또한 인덕터(9)와 커패시터(10)가 FET(Q1)의 드레인과 게이트 사이에 상호 직렬연결되어 있다. 상기 인덕터(9)와 커패시터(10)는 FET(Q1)의 드레인-게이트간커패시턴스 Cgd와 함께 병렬공진회로를 구성하고 결과적으로 밴드리젝션필터(Band Rejection Filter) 역할을 하도록 구성된다. 도 2에서 인덕터(9)와 커패시터(10)를 이용한 경우는 비교적 낮은 주파수대역에서 사용할 수 있는 회로구성이다.

이것을 원리적인 측면에서 살펴보면 다음과 같다.

에프이티 저항 믹서는 MES형 FET의 저항채널을 이용한 믹서회로로서, 선형채널의 저항은 FET(Q1)의 게이트단에 인가되는 LO 신호에 의하여 변화된다. LO 전압은 게이트 아래의 공핍층 영역의 깊이를 변화시켜서 전체 채널의 저항값을 변화시킨다.

게이트전압이 FET(Q1)이 턴온전압 Vp 아래로 떨어질 때 저항은 무한대가 된다. 또한 게이트전압이 FET(Q1)의 최대전압이 될 때 채널저항은 매우 낮아진다. 이러한 저항범위를 이용함으로서 에프이티 저항 믹서는 뛰어난 주파수변환성능을 얻을 수 있다.

물론 RF를 IF로부터 분리하고 드레인 컨덕턴스로부터 LO 펌핑(pumping)을 막기 위하여 적당한 필터링이 요구되며, 이러한 요구사항은 드레인이 바이어스 되지 않고 있기 때문에 FET(Q1)의 드레인-소스 커패시턴스 Cgd가 증폭기와 같은 기존의 사용상태에 비하여 훨씬 크기 때문에 더 중요한 문제가 된다.

특히 저항 FET의 커패시턴스 Cgd는 FET(Q1)의 전류가 포화될 때에 비하여 수십배 더 크다. 따라서 드레인으로 누설되는 LO 전압을 차단하기 위하여 인덕터(9), 커패시터(10)를 직렬로 연결하고, FET(Q1)의 드레인-게이트 사이의 커패시턴스 Cgd와 함께 병렬공진회로를 구성한다.

상기 병렬공진회로는 결과적으로 밴드리젝션필터(Band Rejection Filter)가 되어서 FET(Q1)의 게이트단에 인가된 LO 전력이 드레인단의 RF단자(2)에 미치는 영향을 현저하게 감소시킨다.

도 3은 높은 주파수대역에서 사용할 수 있도록 구성된 회로로서, 인덕터(9)와 커패시터(10)를 대치하여 다른 능동소자, 예를 들면 인덕턴스, 리액턴스를 가지는 스트립라인(9a,10a)을 사용한 경우이다.

다시말하면, 본 발명에서 사용된 FET(Q1)의 커패시턴스 Cgd와 병렬공진회로를 구성하여 밴드리젝션필터로 사용할 수 있는 어떤 능동소자라도 가능하며, 특히 고주파대역에서 사용할 수 있는 것이 바람직하다. 또한 중간주파수대역의 경우에는 주파수특성에 적합한 인덕터(9,9a), 커패시터(10,10a)를 혼용하여 사용하는 것도 가능함은 명백하다.

더욱이, 본 발명은 FET뿐만 아니라, FET와 유사한 저항채널을 갖는 다른 능동소자, 예를 들면 FET를 대신할 수 있는 BJT, HEMT, HBT류의 능동소자에도 유사하게 적용될 수 있음은 물론이다.

상기와 같이 본 발명은 종래의 에프이티 저항 믹서에 비하여 LO누설전력특성을 개선할 수 있어서, 낮은 주파수의 IF, 즉 RF와 LO주파수차가 적은 경우에 기존의 방법에 비하여 상당한 효과를 나타낼 수 있으며, 회로가 간편해지는 이점이 있는 것이다.

본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 첨부한 특허청구범위에 속한다 할 것이다.

Claims

LO단자와, RF단자와, IF단자와, 상기 LO단자와 게이트단이 연결되고 상기 RF단자와 드레인단이 연결된 전계효과트랜지스터(FET)와, 상기 LO단자와 게이트단 사이에 삽입되어서 고주파대역에서의 정합을 위한 LO 정합회로와, 상기 RF단자와 드레인단 사이에 삽입되어 고주파대역에서의 정합을 위한 RF 정합회로와, 믹서의 고주파특성변화를 방지하기 위한 한 쌍의 고주파초오크를 포함하고, 상기 FET의 게이트단과 드레인단 사이에 인덕터와 커패시터를 직렬연결한 것을 특징으로 하는 에프이티 저항 믹서.
제1항에 있어서,

상기 인덕터와 커패시터를 동일특성을 가진 고주파용 소자로 대치하여 고주파영역에서 사용가능한 것을 특징으로 하는 에프이티 저항 믹서.
제1항에 있어서,

상기 인덕터와 커패시터가 FET의 커패시턴스 Cgd와 병렬공진회로를 구성하여 밴드리젝션필터로 작용하는 것을 특징으로 하는 에프이티 저항 믹서.
제1항에 있어서,

상기 FET를 동일특성을 가지는 BJT, HEMT, HBT류의 능동소자로 대치가능한것을 특징으로 하는 에프이티 저항 믹서.