KR20020002164A - 반도체 소자분리막의 형성방법 - Google Patents

반도체 소자분리막의 형성방법 Download PDF

Info

Publication number
KR20020002164A
KR20020002164A KR1020000036649A KR20000036649A KR20020002164A KR 20020002164 A KR20020002164 A KR 20020002164A KR 1020000036649 A KR1020000036649 A KR 1020000036649A KR 20000036649 A KR20000036649 A KR 20000036649A KR 20020002164 A KR20020002164 A KR 20020002164A
Authority
KR
South Korea
Prior art keywords
film
dishing
forming
trench
semiconductor substrate
Prior art date
Application number
KR1020000036649A
Other languages
English (en)
Inventor
차용원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036649A priority Critical patent/KR20020002164A/ko
Publication of KR20020002164A publication Critical patent/KR20020002164A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자분리막의 형성방법에 관한 것으로써, 특히 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 산화막으로 채운 후, 그 상부에 디싱(Dishing)방지막을 형성함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법에 관한 것이다.

Description

반도체 소자분리막의 형성방법{Method of forming isolation layer of semiconductor device}
본 발명은 반도체 소자분리막 형성방법에 관한 것으로써, 보다 자세하게는 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 산화막으로 채운 후, 그상부에 디싱방지막을 형성함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법에 관한 것이다.
최근에는 반도체장치의 고집적화 추세에 따라 미세화 기술 중의 하나인 소자분리기술의 연구개발이 활발하게 진행되고 있다.
소자분리영역을 형성하는 것은 모든 제조공정 단계의 초기 단계 공정으로 활성영역의 크기와 후공정 단계의 공정마진을 좌우한다.
이러한 소자분리영역의 형성방법 중에서 특히, 트렌치 소자분리방법은 반도체기판의 소정 부분을 식각하여 트렌치를 형성한 후, 상기 트렌치 내부에 절연물질을 채움으로써 소자를 분리하는 방법을 말하는데, 이와 같은 트렌치 소자분리방법을 이용한 반도체 소자분리막의 형성방법이 도 1 내지 도 3에 도시되어 있다.
우선, 도 1에 도시된 바와 같이 반도체기판(10) 상부에 질화막(20)을 형성하고, 그 상부에 트렌치부 형성용 감광막패턴(30)을 형성한다.
이후, 도 2에 도시된 바와 같이 상기 감광막패턴(30)을 식각마스크로 하여 상기 질화막(20)을 식각해내어 상기 반도체기판(10)의 소정 부분을 노출시킨 후, 노출된 부분의 반도체기판(10)을 소정 깊이까지 식각하여 트렌치부(T)를 형성한다.
이후 상기 감광막패턴(30)을 제거하고, 상기 결과물 상부에 산화막(40)을 증착하여 트렌치부(T)를 채우고, 도 3에 도시된 바와 같이 상기 질화막(20)이 노출될 때까지 화학적 기계적 연마공정을 이용한 평탄화공정을 실시한다.
하지만, 상기와 같은 방법으로 반도체의 소자분리막을 형성할 때 질화막(20)과 산화막(40) 간의 식각선택비의 차이로 인해 산화막(40)이 더 빨리 연마되어 도 3에 도시된 바와 같이 트렌치부(T)를 채운 산화막(40)의 표면이 다른 부분보다 낮아지는 디싱(Dishing;D)현상이 발생함으로써, 반도체 소자분리막이 그 기능을 안정적으로 수행할 수 없게 되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 산화막으로 채운 후, 그 상부에 디싱방지막을 형성함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화 공정을 시행할 때, 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법을 제공하는데 있다.
도 1 내지 도 3은 종래의 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 도면들이다.
도 4 내지 도 9는 본 발명에 따른 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 도면들이다.
＊도면의 주요부분에 대한 부호의 설명＊
100 ; 반도체기판 110 ; 질화막
120, 140 ; 산화막 130 ; 디싱방지막
T ; 트렌치부 D ; 디싱
상기와 같은 목적을 달성하기 위한 본 발명은 반도체기판 상부에 질화막을 형성하는 단계와; 상기 질화막 상부에 트렌치부 형성용 감광막패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 하여 상기 질화막을 식각해내어 상기 반도체기판의 소정 영역을 노출시키는 단계와; 상기에서 노출된 부분의 반도체기판을 소정 깊이까지 식각해내어 트렌치부를 형성하고, 상기 감광막 패턴을 제거하는 단계와; 상기 결과물 상부에 제 1 산화막 및 디싱방지막을 차례로 형성한 후, 상기 트렌치부의 상부에 형성되어 있는 디싱방지막이 소정 두께 남아있도록 상기 디싱방지막 및 제1 산화막을 차례로 식각해내는 단계와; 상기 결과물 상부에 제 2 산화막을 형성한 후, 상기 트렌치부의 상부에 형성되어 있는 디싱방지막까지 제거되도록 화학적 기계적 연마공정을 이용하여 평탄화공정을 시행하는 단계와; 이후, 상기 반도체기판 상부에 형성되어 있는 질화막을 식각해내는 단계; 를 포함하여 이루어진 것을 특징으로 한다.
이때, 상기 제 1 산화막 및 제 2 산화막은 HDP 산화막을 CVD방식을 이용하여 형성하고, 상기 디싱방지막은 질화막인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. 또한, 본 실시예는 본 발명의 권리범위를 한정하는 것이 아니며 단지 예시로 제시된 것이다.
도 4 내지 도 9는 본 발명에 따른 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 도면들이다.
우선 도 4에 도시된 바와 같이, 반도체기판(100) 상부에 질화막(110)을 형성한 후, 그 상부에 트렌치부 형성용 감광막패턴(미도시)을 형성한다.
이후, 상기 감광막패턴을 식각마스크로 하여 상기 질화막(110)을 식각해내어 반도체기판(100)의 소정부분을 노출시킨 후, 상기에서 노출된 반도체기판(100)을 소정 깊이까지 식각하여 트렌치부(T)를 형성한다.
그리고 상기 결과물 상부에 제 1 산화막(120) 및 디싱방지막(130)을 차례로 형성한다.
이후, 도 5에 도시된 바와 같이, 상기 제 1 산화막(120)이 노출될 때까지 상기 디싱방지막(130)과 제 1 산화막(120)을 차례로 식각해낸다.
그러면 도 5에 도시된 바와 같은 식각라인이 형성되는데, 그 이유는 표면각도에 따라 식각정도가 달라지기 때문이다.
즉, 도 9에 도시된 바와 같이 경사면은 평면에 비해 식각정도가 커지는데, 도 4에서 보면 디싱방지막(130) 및 제 1 산화막(120)의 일부분이 경사면을 가지도록 증착되어 있어 상대적으로 식각정도가 큰 경사면으로 증착된 디싱방지막(Ⅰ)은 전부 제거되고, 평면으로 증착된 디싱방지막(Ⅱ)은 남게 되면서 도 5에 도시된 바와 같은 식각라인이 형성되는 것이다.
이후, 도 6에 도시된 바와 같이 상기 결과물 상부에 제 2 산화막(140)을 형성한 후, 상기 트렌치부의 상부에 형성된 디싱방지막(130')이 제거되도록 화학적 기계적 연마를 시행하면 도 7에 도시된 바와 같은 디싱현상이 방지된 결과물이 생기게 되는데, 이는 상기에서 식각되지 않고 남아있던 상기 디싱방지막(130')으로 인해 디싱현상이 방지되기 때문이다.
이후, 도 8에 도시된 바와 같이 상기 질화막(110)을 제거한다.
상기한 바와 같은 본 발명에 따른 반도체 소자분리막의 형성방법은 디싱방지막을 형성하여 디싱현상이 방지될 수 있도록 함으로써, 반도체소자의 특성 및 신뢰도를 향상시킬 수 있는 이점이 있다.
상기와 같은 반도체 소자분리막의 형성방법은 화학적 기계적 연마공정을 이용한 평탄화공정 시에도 응용될 수 있다.
상기한 바와 같은 본 발명은 반도체 소자분리막에 관한 것으로써, 특히 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 산화막으로 채운 후, 그 상부에 디싱방지막을 형성함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체기판 상부에 질화막을 형성하는 단계와;
    상기 질화막 상부에 트렌치부 형성용 감광막패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 하여 상기 질화막을 식각해내어 상기 반도체기판의 소정 영역을 노출시키는 단계와;
    상기에서 노출된 부분의 반도체기판을 소정 깊이까지 식각해내어 트렌치부를 형성하고, 상기 감광막 패턴을 제거하는 단계와;
    상기 결과물 상부에 제 1 산화막 및 디싱방지막을 차례로 형성한 후, 상기 트렌치부의 상부에 형성되어 있는 디싱방지막이 소정 두께 남아있도록 상기 디싱방지막 및 제 1 산화막을 차례로 식각해내는 단계와;
    상기 결과물 상부에 제 2 산화막을 형성한 후, 상기 트렌치부의 상부에 형성되어 있는 디싱방지막까지 제거되도록 화학적 기계적 연마공정을 이용하여 평탄화공정을 시행하는 단계와;
    상기 화학적 기계적 연마공정 이후, 상기 반도체기판 상부에 형성되어 있는 질화막을 식각해내는 단계;
    를 포함하여 이루어진 것을 특징으로 하는 반도체의 소자분리막 형성방법.
  2. 제 1항에 있어서,
    상기 제 1 산화막 및 제 2 산화막은 HDP 산화막을 CVD방식을 이용하여 형성하는 것을 특징으로 하는 반도체 소자분리막 형성방법.
  3. 제 1항에 있어서,
    상기 디싱방지막은 질화막인 것을 특징으로 하는 반도체 소자분리막 형성방법.
KR1020000036649A 2000-06-29 2000-06-29 반도체 소자분리막의 형성방법 KR20020002164A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036649A KR20020002164A (ko) 2000-06-29 2000-06-29 반도체 소자분리막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036649A KR20020002164A (ko) 2000-06-29 2000-06-29 반도체 소자분리막의 형성방법

Publications (1)

Publication Number Publication Date
KR20020002164A true KR20020002164A (ko) 2002-01-09

Family

ID=19674967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036649A KR20020002164A (ko) 2000-06-29 2000-06-29 반도체 소자분리막의 형성방법

Country Status (1)

Country Link
KR (1) KR20020002164A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991993B2 (en) 2003-01-24 2006-01-31 Samsung Electronics Co., Ltd. Method of fabricating trench isolation structure of a semiconductor device
KR100815962B1 (ko) * 2006-10-11 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991993B2 (en) 2003-01-24 2006-01-31 Samsung Electronics Co., Ltd. Method of fabricating trench isolation structure of a semiconductor device
KR100815962B1 (ko) * 2006-10-11 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路（宁波）有限公司 一种平坦化工艺方法
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Similar Documents

Publication Publication Date Title
KR100224700B1 (ko) 반도체장치의 소자분리방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20020002164A (ko) 반도체 소자분리막의 형성방법
KR100732737B1 (ko) 반도체 소자분리막 형성방법
KR100478496B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100548513B1 (ko) 에스티아이 공정을 개선하기 위한 리버스 에치백 방법
KR100195237B1 (ko) 개선된 트렌치와 로코스 조합형 소자분리방법
KR100226728B1 (ko) 격리영역 형성방법
KR100412138B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100318262B1 (ko) 반도체 소자의 얼라인먼트 키 형성방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR20040014070A (ko) 반도체 소자의 트랜치 매립 방법
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980040647A (ko) 반도체 장치의 소자분리방법
KR20020091439A (ko) 소자분리막 형성 방법
KR20000065984A (ko) 반도체 장치의 트렌치 소자분리 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination