KR200178748Y1 - Apparatus for duplicated clock generation/distribution in the atm switching system - Google Patents
Apparatus for duplicated clock generation/distribution in the atm switching system Download PDFInfo
- Publication number
- KR200178748Y1 KR200178748Y1 KR2019990024167U KR19990024167U KR200178748Y1 KR 200178748 Y1 KR200178748 Y1 KR 200178748Y1 KR 2019990024167 U KR2019990024167 U KR 2019990024167U KR 19990024167 U KR19990024167 U KR 19990024167U KR 200178748 Y1 KR200178748 Y1 KR 200178748Y1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- distribution
- clock generation
- generation
- switching system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 고안은 ATM(Asynchronous Transfer Mode) 교환 시스템에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배 기능을 수행할 수 있도록 한 ATM 교환 시스템에서의 이중화 클럭 발생/분배 장치에 관한 것이다.The present invention relates to an Asynchronous Transfer Mode (ATM) switching system, and in particular, a redundant clock in an ATM switching system capable of generating and distributing a system clock provided in a switch block and various matching blocks in one board. A generation / distribution apparatus.
종래에는 클럭 발생 수단과 클럭 분배수단이 별도의 케이블로 연결되어 있으므로, 해당 클럭 분배수단에서 입력받는 클럭에 지터가 발생하거나 동기 손실로 인하여 클럭 안정도를 신뢰할 수 없는 단점이 있으며, 다수의 클럭 발생 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있다.Conventionally, since the clock generation means and the clock distribution means are connected by separate cables, there is a disadvantage that jitter occurs in the clock input from the clock distribution means or the clock stability is not reliable due to synchronization loss. As the distribution board is used, component cost and manufacturing cost increase.
본 고안은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭을 발생 및 분배하는 경우에, 클럭 발생 및 분배 기능을 한 보드내에서 수행함으로써, 해당 시스템 클럭의 지연이나 지터를 방지하고 동기 손실을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능하며, 회로 보드의 수량 및 부피를 감소시킬 수 있어 경제성이 향상된다.In the present invention, when generating and distributing the system clock required in the switch block and various matching blocks of the ATM switching system, the clock generation and distribution function is performed in one board, thereby preventing delay or jitter of the system clock. It is possible to prevent the loss of synchronization to provide a stable system clock, and to reduce the number and volume of circuit boards, improving the economics.
Description
본 고안은 ATM(Asynchronous Transfer Mode) 교환 시스템에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배할 수 있도록 한 ATM 교환 시스템에서의 이중화 클럭 발생/분배 장치에 관한 것이다.The present invention relates to an Asynchronous Transfer Mode (ATM) switching system. In particular, a redundant clock generation / distribution in an ATM switching system capable of generating and distributing a system clock provided in a switch block and various matching blocks in one board. Relates to a device.
일반적으로, ATM 교환 시스템에서의 클럭 발생/분배 장치는 도 1에 도시된 바와 같이, 시스템 클럭을 발생하는 클럭발생수단(10)과 발생된 클럭을 분배해 주는 클럭분배수단(20)으로 구성되어 진다.In general, a clock generation / distribution apparatus in an ATM switching system includes a clock generation means 10 for generating a system clock and a clock distribution means 20 for distributing the generated clock as shown in FIG. 1. Lose.
클럭발생수단(10)은 외부에서 제공되는 동기 기준 클럭을 수신하여 DP-PLL(Digital Processing Phase Locked Loop) 방식으로 외부 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 클럭분배수단(20)에 제공하는 기능을 수행한다.The clock generating means 10 receives an externally provided synchronization reference clock, generates a system clock synchronized with an external synchronization reference clock in a DP-PLL (Digital Processing Phase Locked Loop) method, and provides the clock distribution means to the clock distribution means 20. Perform the function.
클럭분배수단(20)은 클럭발생수단(10)으로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록에 분배한다. 여기서, 해당 클럭발생수단(10)은 클럭의 안정도와 신뢰성을 고려하여 3개의 클럭발생보드(11~13)를 삼중화시켜 구성하되, 각각의 클럭발생보드(11~13)에서 발생된 시스템 클럭은 이중화 되어 클럭분배수단(20)측에 출력된다.The clock distribution means 20 distributes the system clock provided from the clock generation means 10 to a switch block and various matching blocks through an intermodule interface. Here, the clock generation means 10 is configured by triplexing the three clock generation boards (11 to 13) in consideration of the stability and reliability of the clock, the system clock generated from each clock generation board (11 to 13) Is duplicated and output to the clock distribution means 20 side.
또한, 클럭분배수단(20)은 신뢰도를 유지하기 위해 2개의 클럭분배보드(21,22)로 이중화되어 있고, 클럭발생수단(10)의 각 클럭발생보드(11~13)로부터 제공되는 시스템 클럭중의 하나를 선택하여 출력한다.In addition, the clock distribution means 20 is doubled into two clock distribution boards 21 and 22 in order to maintain reliability, and the system clock provided from each clock generation board 11 to 13 of the clock generation means 10 is provided. Select one of the outputs.
즉, 클럭발생수단(10)의 클럭발생보드(11~13)가 발생한 시스템 클럭(Clock0 ~ Clock2)을 클럭분배수단(20)측에 출력하면, 해당 클럭 분배수단(20)의 클럭분배보드(21,22)는 클럭발생수단(10)으로부터 제공되는 시스템 클럭 중에서 하나를 시스템 기준 클럭으로 선택하여 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록측에 분배한다.That is, when the system clocks (Clock0 to Clock2) generated by the clock generation boards 11 to 13 of the clock generation means 10 are outputted to the clock distribution means 20, the clock distribution board of the corresponding clock distribution means 20 ( 21 and 22 select one of the system clocks provided from the clock generating means 10 as a system reference clock and distribute the same to the switch block and various matching blocks through the inter-module interface.
전술한 바와 같은, 종래 이중화 클럭 발생/분배 장치에서는 클럭 발생 수단과 클럭 분배 수단이 별도의 케이블로 연결되어 있어 해당 클럭 분배수단에서 입력받는 클럭에 지터가 발생하거나 동기 손실로 인하여 클럭 안정도를 신뢰할 수 없는 문제점이 있으며, 다수의 클럭 발생 보드 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있다.As described above, in the conventional redundant clock generation / distribution apparatus, the clock generation means and the clock distribution means are connected by separate cables, so that the clock stability may be reliably clocked due to jitter or loss of synchronization from the clock inputted from the clock distribution means. There is a problem that is not present, and there is a problem that the unit cost and manufacturing cost increases as a plurality of clock generation boards or distribution boards are used.
본 고안은 전술한 문제점을 해결하기 위한 것으로, 그 목적은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드에서 수행함으로써, 해당 시스템 클럭의 지연이나 지터 발생을 방지함과 동시에 안정된 시스템 클럭의 제공이 가능케하고, 회로 보드의 수량 및 부피를 감소시키도록 하는데 있다.The object of the present invention is to solve the above-mentioned problems. The purpose of the present invention is to perform a clock generation and distribution function for a system clock required for a switch block and various matching blocks of an ATM switching system, thereby delaying the corresponding system clock. In addition to preventing jitter, it is possible to provide a stable system clock and to reduce the quantity and volume of circuit boards.
도 1은 종래의 ATM 교환 시스템에서의 이중화 클럭 발생/분배 장치의 구성 블록도.1 is a block diagram illustrating a redundant clock generation / distribution apparatus in a conventional ATM switching system.
도 2는 본 고안에 따른 ATM 교환 시스템에서의 이중화 클럭 발생/분배 장치의 구성 블록도.2 is a block diagram of a redundant clock generation / distribution apparatus in an ATM switching system according to the present invention;
도 3은 도 2에 있어서, 이중화 클럭 발생 및 분배 보드의 상세한 구성 블록도이다.3 is a detailed block diagram of the redundant clock generation and distribution board in FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
30 : 클럭발생보드 40a, 40b : 클럭발생및분배보드30: clock generation board 40a, 40b: clock generation and distribution board
41 : 클럭발생부 42, 43 : 클럭분배부41: clock generator 42, 43: clock divider
상기와 같은 목적을 달성하기 위한 본 고안은, 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 이중화 클럭 발생/분배 장치에 있어서, 외부로부터 제공되는 외부 기준 클럭에 동기된 시스템 클럭을 발생시켜 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭발생및분배보드를 포함하는데 있다.The present invention for achieving the above object, in the redundant clock generation / distribution apparatus of the ATM switching system for distributing the system clock to the switch block and various matching blocks, the system clock synchronized with the external reference clock provided from the outside It includes a redundant clock generation and distribution board that generates and distributes to the switch block and various matching blocks.
한편, 상기 클럭발생및분배보드는, 외부로부터 제공되는 외부 기준 클럭에 동기된 시스템 클럭을 발생시키는 클럭발생부와; 상기 클럭발생부로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭분배부를 더 포함하는 것을 특징으로 한다.On the other hand, the clock generation and distribution board, the clock generator for generating a system clock synchronized with an external reference clock provided from the outside; The apparatus may further include a redundant clock divider that receives a system clock from the clock generator and distributes the system clock to a switch block and various matching blocks through an interface between modules.
이하, 본 고안의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, an embodiment of the present invention in detail as follows.
본 고안에 따른 ATM 교환 시스템에서의 이중화 클럭 발생/분배 장치는 첨부한 도면 도 2와 같이 두 개의 클럭발생및분배보드(40a, 40b)를 구비하여 이루어진다. 해당 각 클럭발생및분배보드(40a, 40b)는 외부로부터 제공되는 외부 기준 클럭에 의거하여 시스템 클럭을 발생해서 스위치 블록 및 각종 정합 블록에 분배하되, 첨부한 도면 도 3에 도시한 바와 같이, 클럭발생부(41)와 두개의 클럭분배부(42, 43)로 이루어진다.The redundant clock generation / distribution apparatus in the ATM switching system according to the present invention includes two clock generation and distribution boards 40a and 40b as shown in FIG. 2. Each of the clock generation and distribution boards 40a and 40b generates a system clock based on an external reference clock provided from the outside, and distributes the clock to the switch block and various matching blocks, as shown in FIG. 3. It consists of a generator 41 and two clock dividers 42 and 43.
해당 클럭발생부(41)는 외부로부터 제공되는 외부 기준 클럭에 DP-PLL 동기 방식으로 안정도와 정확도가 양호한 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공하며, 해당 각 클럭분배부(42, 43)는 클럭발생부(41)로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배한다.The clock generator 41 generates a system clock having good stability and accuracy in a DP-PLL synchronization manner to an external reference clock provided from the outside and provides the clock to the clock dividers 42 and 43. The clock distributors 42 and 43 receive a system clock from the clock generator 41 and distribute the system clock to switch blocks and various matching blocks through an interface between modules.
이와 같이 구성된 본 고안에 따른 ATM 교환 시스템에서의 이중화 클럭 발생 및 분배 동작을 설명하면 다음과 같다.Referring to the redundant clock generation and distribution operation in the ATM switching system according to the present invention configured as described above are as follows.
즉, 각 클럭발생및분배보드(40a, 40b)에 외부 기준 클럭이 제공되고, 해당 각 클럭발생및분배보드(40a, 40b)의 클럭 발생부(41)는 외부 기준 클럭에 DP-PLL 동기 방식으로 안정도와 정확도가 양호한 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공함으로써 시스템 클럭을 이중화 하여 발생하게 된다.That is, an external reference clock is provided to each clock generation and distribution board 40a and 40b, and the clock generator 41 of each clock generation and distribution board 40a and 40b is DP-PLL synchronized with the external reference clock. Therefore, a system clock having good stability and accuracy is generated and provided to each of the clock distribution units 42 and 43 so that the system clock is duplicated.
한 편, 해당 클럭발생및분배보드(40a, 40b)의 클럭분배부(42, 43)는 클럭발생부(41)로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 제공하는데, 이때 해당 클럭분배부(42, 43)는 출력 포트를 통해 해당 시스템 클럭을 쌍(pair)으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 제공함으로써 시스템 클럭을 이중화 하여 분배하게 된다.On the other hand, the clock distribution units 42 and 43 of the clock generation and distribution boards 40a and 40b provide the system clock provided from the clock generation unit 41 to the switch block and various matching blocks through the inter-module interface. In this case, the clock distribution units 42 and 43 output the system clocks in pairs through the output ports and provide the corresponding switch blocks and various matching blocks to duplicate and distribute the system clocks.
즉, 클럭발생및분배보드(40a, 40b)에서 자체적으로 시스템 클럭을 발생함과 동시에 스위치 블록 및 각종 정합 블록으로 시스템 클럭을 이중화하여 분배하므로 ATM 시스템 및 망 클럭을 필요로 하는 시스템에서 안정된 클럭을 분배받을 수 있게 된다. 또한, 해당 클럭발생및분배보드(40a, 40b)에 클럭발생부와 클럭분배부가 포함되어 있어 회로 보드의 수량 및 부피를 감소 시킬 수 있게 된다.That is, the clock generation and distribution boards 40a and 40b generate their own system clocks and simultaneously distribute and distribute the system clocks to switch blocks and matching blocks. Can be distributed. In addition, the clock generation and distribution boards 40a and 40b include a clock generation unit and a clock distribution unit, thereby reducing the quantity and volume of the circuit board.
이상과 같이, 본 고안은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내에서 수행함으로써, 해당 시스템 클럭의 지연이나 지터 발생을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능하며, 회로 보드의 수량 및 부피를 감소시킬 수 있어 경제성이 향상된다.As described above, the present invention performs the clock generation and distribution functions for the system clocks required by the switch block and various matching blocks of the ATM switching system in one board, thereby preventing the delay or jitter of the system clock. This provides a stable system clock, and can reduce the number and volume of circuit boards, improving the economics.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019990024167U KR200178748Y1 (en) | 1999-11-05 | 1999-11-05 | Apparatus for duplicated clock generation/distribution in the atm switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019990024167U KR200178748Y1 (en) | 1999-11-05 | 1999-11-05 | Apparatus for duplicated clock generation/distribution in the atm switching system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200178748Y1 true KR200178748Y1 (en) | 2000-04-15 |
Family
ID=19595214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019990024167U KR200178748Y1 (en) | 1999-11-05 | 1999-11-05 | Apparatus for duplicated clock generation/distribution in the atm switching system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200178748Y1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440572B1 (en) * | 2001-12-24 | 2004-07-21 | 한국전자통신연구원 | A system for clock synchronization between switch boards with redundancy and line boards |
KR100440571B1 (en) * | 2001-12-24 | 2004-07-21 | 한국전자통신연구원 | A system for clock synchronization between switch boards with redundancy and line boards |
-
1999
- 1999-11-05 KR KR2019990024167U patent/KR200178748Y1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440572B1 (en) * | 2001-12-24 | 2004-07-21 | 한국전자통신연구원 | A system for clock synchronization between switch boards with redundancy and line boards |
KR100440571B1 (en) * | 2001-12-24 | 2004-07-21 | 한국전자통신연구원 | A system for clock synchronization between switch boards with redundancy and line boards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1133728B1 (en) | Clock generation and distribution in an emulation system | |
US6836851B2 (en) | Two-step synchronization method in which two modules are synchronized first by frequency followed by a synchronization in phase | |
KR20040089624A (en) | Seamless clock | |
KR200178748Y1 (en) | Apparatus for duplicated clock generation/distribution in the atm switching system | |
KR100280210B1 (en) | Clock generation / distribution apparatus and method in ATM switching system | |
KR20010029434A (en) | Time-walking prevention in a digital switching implementation for clock selection | |
US6269414B1 (en) | Data rate doubler for electrical backplane | |
US6463069B1 (en) | Arrangement and method relating to a telecommunications system handling redundant signals | |
US5475719A (en) | Method and device for accurate phase switching of similar pulse trains having different phase positions | |
KR20040104387A (en) | Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals | |
KR100406863B1 (en) | Device for generating clock of multi-computer system | |
KR100293939B1 (en) | Apparatus for supplying clock of multi line telecommunication system | |
KR100440571B1 (en) | A system for clock synchronization between switch boards with redundancy and line boards | |
JPH0616277B2 (en) | Event distribution / combining device | |
KR100440572B1 (en) | A system for clock synchronization between switch boards with redundancy and line boards | |
KR100439148B1 (en) | Frame Synchronous Signal Output Apparatus And Method In Multi System | |
KR100328761B1 (en) | A device of switching system clock unit for optical communication system | |
KR950003655B1 (en) | Network synchronous input clock selecting circuit and dividing circuit of full electronics exchanger | |
KR20230103155A (en) | Master reference oscillator system | |
KR100242706B1 (en) | Apparatus for receiving trunk clock in an electronic switching system | |
KR0153913B1 (en) | Clock signal gnerator | |
JP2713004B2 (en) | Clock supply method | |
KR100447397B1 (en) | bit-error preventing equipment of communication system | |
KR100260090B1 (en) | Method for controlling fine phase in a network synchronization system | |
KR970056315A (en) | Spatial Switching Device in Broadband Line Distribution System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090130 Year of fee payment: 10 |
|
EXPY | Expiration of term |