KR200158126Y1 - 사설교환기에서 클럭보드의 이중화 회로 - Google Patents

사설교환기에서 클럭보드의 이중화 회로 Download PDF

Info

Publication number
KR200158126Y1
KR200158126Y1 KR2019950028344U KR19950028344U KR200158126Y1 KR 200158126 Y1 KR200158126 Y1 KR 200158126Y1 KR 2019950028344 U KR2019950028344 U KR 2019950028344U KR 19950028344 U KR19950028344 U KR 19950028344U KR 200158126 Y1 KR200158126 Y1 KR 200158126Y1
Authority
KR
South Korea
Prior art keywords
clock
active
output
board
state
Prior art date
Application number
KR2019950028344U
Other languages
English (en)
Other versions
KR970019831U (ko
Inventor
정홍철
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR2019950028344U priority Critical patent/KR200158126Y1/ko
Publication of KR970019831U publication Critical patent/KR970019831U/ko
Application granted granted Critical
Publication of KR200158126Y1 publication Critical patent/KR200158126Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
    • H04Q3/62—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to private branch exchanges
    • H04Q3/625—Arrangements in the private branch exchange
    • H04Q3/627—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 고안은 사설교환기의 시스템에 클럭 공급시 클럭의 흔들림 없이 안정적인 클럭이 제공되도록 하기 위해 디지탈 위상동기루프를 이용하여 클럭을 제공하도록 한 사설교환기에서 클럭보드의 이중화 회로에 관한 것이다.
즉, 본 고안은 사설교환기내의 클럭보드의 시스템클럭 생성을 위한 위상동기루프를 디지탈신호를 이용하여 구성하고, 스탠바이상태의 클럭보드가 액티브상태의 클럭보드의 동작상태를 항상 홀딩하고 있도록 하는 이중화 회로로서, 스탠바이상태의 클럭보드가 액티브상태로 전환될 시 출력되는 시스템클럭이 그 전 액티브상태에서 출력되던 시스템클럭과 동일한 상태로 출력되도록 함을 목적으로 한다.
이에 따라, 스탠바이상태가 액티브상태로 전환되는 순간 생성되는 시스템클럭에 어떤 흔들림도 발생하지 않게 되어 각 시스템의 신호 입출력에 대한 안정도가 향상된다.

Description

사설교환기에서 클럭보드의 이중화 회로
제1도는 일반적인 사설교환기에서 클럭보드의 이중화 회로의 개략도.
제2도는 제1도에서 클럭보드의 상세 구성 블럭도.
제3도는 본 고안 사설교환기에서 클럭보드의 이중화 회로의 개략도.
제4도는 제3도에서 클럭보드의 상세 구성 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10,100 : 제1클럭보드 20,200 : 제2클럭보드
30 : 주회로부 11,101 : 시스템클럭 인네이블 회로부
12,102 : 위상비교기 13 : 루프필터
14,109 : 전압제어발진기 15,110 : 분주회로
16 : 버퍼 103 : 카운터
104 : 액티브감지부 105 : 마이크로프로세서
106 : 롬 107 : 램
108 : 디지탈 아날로그 변환기 111 : 제1버퍼
112 : 병렬/직렬변환기 113 : 제2버퍼
114 : 인버터 115 : 제3버퍼
116 : 직렬/병렬변환기
본 고안은 사설교환기의 시스템 클럭 공급시 클럭의 흔들림 없이 안정적인 클럭이 제공되도록 하기 위해 디지탈 위상동기루프를 이용하여 클럭을 제공하도록 한 사설교환기에서 클럭보드의 이중화 회로에 관한 것이다.
일반적인 사설교환기에서 클럭보드의 이중화 회로는 제1도와 같이 개략적으로 구성되는 바, 이중화된 클럭보드는 주회로부(30)에 의해 제어를 받아 액티브상태와 스탠바이상태로 나뉘어져 제어를 받게 된다. 여기서, 액티브상태의 클럭보드를 제1클럭보드(10)라 하고, 스탠바이상태의 클럭보드를 제2클럭보드(20)라 한다.
즉, 주회로부(30)에서 제1클럭보드(10)로 인네이블신호를 출력하면 그 신호를 받은 제1클럭보드(10)는 액티브상태가 되고, 다른 제2클럭보드(20)는 스탠바이상태가 된다. 이때, 액티브상태의 제1클럭보드(10)가 슬롯에서 빠지거나 단선이 되어 에러상태가 되면 주회로부(30)에서 이를 감지하여 스탠바이상태의 제2클럭보드(20)로 인네이블신호를 출력하게 된다. 이렇게 하여 각 시스템에 필요한 클럭이 연속해서 공급된다.
상기와 같이 주회로부(30)의 제어를 받아 액티브상태와 스탠바이상태로 구분되어 동작하는 클럭보드는 제2도와 같이 구성된다.
주회로부(30)의 인네이블 또는 디저블신호를 받아 액티브신호를 출력하는 시스템클럭 인네이블 회로부(11)와, 국설교환기를 통해 공급되는 동기용클럭과 위상동기루프의 최종출력 시스템클럭의 위상을 비교하는 위상비교기(12)와, 상기 위상비교기(12)이 위상차를 필터링하는 루프필터(13)와, 상기 루프필터(13)에서 필터링된 신호의 전압치에 따라 해당 주파수를 출력하는 전압제어발진기(14)와, 상기 전압제어발진기(14)의 출력 주파수를 각 시스템에 공급될 각종 클럭으로 분주시키는 분주회로(15) 및 상기 시스템클럭 인네이블 회로부(12)에서 출력되는 액티브신호에 의해 상기 분주회로(15)에서 출력되는 시스템클럭이 해당 시스템으로 공급되도록 제어하는 버퍼(15)를 포함하여 구성된다.
이와 같은 구성은 액티브상태의 제1클럭보드(10)와 스탠바이상태의 제2클럭보드(20) 모두 동일하다.
즉, 액티브상태의 제1클럭보드(10)는 주회로부(30)로부터 인네이블신호를 시스템클럭 인네이블 회로부(11)로 입력하여 액티브신호를 생성하게된다. 이에 따라 위상비교기(12)와 루프필터(13)와 전압제어발진기(14)와 분주회로(15)에 의해 생성된 시스템클럭이 상기 액티브신호에 의해 동작하는 버퍼(16)를 통해 각 시스템으로 공급된다.
한편, 스탠바이상태의 제2클럭보드(20)는 주회로부(30)로부터 출력되는 디저블신호에 의해 시스템클럭 인네이블 회로부(11)는 액티브신호를 출력하지 않는다. 즉, 스탠바이상태가 된다. 이와 같이 스탠바이상태의 시스템클럭 인네이블 회로부(11)에서 신호가 출력되지 않으므로 버퍼(16)가 인네이블되지 않아 위상동기루프를 통해 생성되는 시스템클럭은 버퍼(16)를 통해 출력되지 못하게 된다.
그런데, 동기용클럭과 시스템클럭의 위상차를 필터링하는 루프필터(13)와 전압제어발진기(14)의 동작특성에 따라 액티브상태의 제1클럭보드(10)와 스탠바이상태의 제2클럭보드(20)에서 생성되는 시스템클럭은 일치하지 않게 된다.
즉, 액티브상태의 제1클럭보드(10)가 동작을 하고 있다가 보드가 슬롯에서 빠지거나 단선이 되어 에러가 발생했을 경우, 주회로부(30)에서 이를 감지하고 스탠바이상태의 제2클럭보드(20)를 액티브상태로 전환시키게 된다. 이때 액티브상태로 전환된 제2클럭보드(20)에서 생성되고 있던 시스템클럭과 액티브상태에 있던 제1클럭보드(10)에서 생성되었던 시스템클럭에 차이가 생겨 스탠바이상태의 제2클럭보드(20)가 액티브상태로 전환되는 순간 출력되고 있던 시스템클럭에 순간적인 흔들림이 생겨 시스템에서 입출력되는 신호들의상태가 불완전해지는 문제점이 발생한다.
본 고안은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 사설교환기내의 클럭보드의 시스템클럭 생성을 위한 위상동기루프를 디지탈신호를 이용하여 구성하고, 스탠바이상태의 클럭보드가 액티브상태의 클럭보드의 동작상태를 항상 홀딩하고 있도록 하는 이중화 회로를 구성하여 스탠바이상태의 클럭보드가 액티브상태로 전환될 시 출력되는 시스템클럭이 그 전 액티브상태에서 출력되던 시스템클럭과 동일한 상태로 출력되도록 함을 목적으로 한다.
상기 목적을 달성하기 위한 본 고안 사설교환기에서 클럭보드의 이중화 회로는, 사설교환기내로 시스템클럭이 연속해서 공급되도록 하기 위해 시스템클럭을 생성하는 클럭보드를 위상동기루프를 이용하여 시스템클럭을 생성하는 액티브상태의 클럭보드와 액티브상태의 클럭보드 에러가 발생할 시 액티브상태의 클럭보드가 수행하던 동작을 계속 수행하도록 대기하는 스탠바이상태의 클럭보드로 이중화시키는 클럭보드의 이중화 회로에 있어서, 주회로부의 인네이블 또는 디저블신호를 받아 액티브신호를 출력하는 시스템클럭 인네이블 회로부와; 국설교환기를 통해 공급되는 동기용클럭과 위상동기루프의 최종출력 시스템클럭의 위상을 비교하는 위상비교기와; 상기 위상비교기의 위상차를 카운트하는 카운터와; 상대방 액티브상태의 클럭보드의 시스템클럭 인네이블 회로부에서 출력되는 액티브신호를 감지하면서 에러상태를 감지하는 액티브감지부와; 상기 액티브감지부의 감지신호에 따라 그 동작상태를 스탠바이 또는 액티브상태로 결정하여 스탠바이상태에서는 상대방 액티브상태의 클럭보드의 동작상태를 홀딩하고, 액티브상태에서는 상기 카운터에서 카운팅된 위상차를 계산하는 마이크로프로세서와; 상기 마이크로프로세서의 동작 수행을 위한 프로그램을 저장하고 있는 롬과; 상기 마이크로프로세서에서 처리하고 있는 데이타를 저장하는 램과; 상기 마이크로프로세서에 의해 계산된 위상차를 입력하여 아날로그신호로 변환시키는 디지탈 아날로그 변환기와; 상기 디지탈 아날로그 변환기에서 아날로그신호로 변환된 위상차의 전압치에 따라 해당 주파수를 출력하는 전압제어발진기와; 상기 전압제어발진기의 출력 주파수를 각 시스템에 공급될 각종 클럭으로 분주시키는 분주회로와; 상기 시스템클럭 인네이블 회로부에서 출력되는 액티브신호에 의해 상기 분주회로에서 출력되는 시스템클럭이 해당 시스템으로 공급되도록 제어하는 제1버퍼와; 상기 마이크로프로세서가 액티브상태에서 계산하여 출력하는 위상차에 대한 데이타를 직렬데이타로 변환시키는 병렬/직렬변환기와; 상기 시스템클럭 인네이블 회로부에서 출력되는 액티브신호에 의해 상기 병렬/직렬변환기에서 변환된 직렬데이타가 기준클럭데이타로서 상대방 스탠바이상태의 클럭보드로 출력되도록 제어하는 제2버퍼와; 상기 시스템클럭 인네이블 회로부에서 출력되는 액티브신호를 인버팅하는 인버터와; 상기 인버터의 출력신호에 의해 상대방 액티브상태의 클럭보드에서 출력되는 직렬 데이타의 기준클럭데이타가 입력되도록 제어하는 제3버퍼 및; 상기 제3버퍼를 통해 입력된 상대방 액티브상태의 클럭보드의 직렬데이타의 기준클럭데이타를 병렬데이타로 변환시켜 상기 디지탈 아날로그 변환기로 입력되도록 하는 직렬/병렬변환기를 포함하여 구성됨을 특징으로 한다.
이로써, 액티브상태의 클럭보드에 에러가 발생하여 스탠바이상태의 클럭보드가 액티브상태로 전환될 시, 스탠바이상태의 클럭보드가 액티브상태의 클럭보드의동작상태를 계속해서 홀딩하고 있었음으로 해서 스탠바이상태의 클럭보드에서 출력되는 시스템클럭은 그 전 상태에서 출력되던 시스템클럭에 대해 어떤 흔들림도 없이 정상적으로 출력된다.
이하, 본 고안의 일실시예를 첨부 도면을 참조로 하여 좀 더 상세히 설명하면 다음과 같다.
제3도는 본 고안의 개략적인 구성도로서, 주회로부(30)의 제어에 의해 인네이블되어 액티브상태가 되는 제1클럭보드(100)와, 주회로부(30)의 제어에 의해 디저블되어 스탠바이상태가 되는 제2클럭보드(200)로 구성된다.
이때, 액티브상태의 제1클럭보드(100)는 현재 생성되고 있는 시스템클럭에 대한 기준클럭데이타를 스탠바이상태의 제2클럭보드(200)로 전달하여 제2클럭보드(200)에서 이에 따른 동작상태를 계속해서 홀딩하도록 한다. 이로써, 액티브상태의 제1클럭보드(100)에 이상이 발생하여 스탠바이상태의 제2클럭보드(200)가 액티브상태로 전환될 시, 제2클럭보드(200)는 액티브상태의 제1클럭보드(100)에서 출력하던 시스템클럭과 동일한 시스템클럭을 생성할 수 있게 된다.
이와 같은 동작을 수행하기 위한 클럭보드의 이중화 회로는 제4도와 같이 구성된다.
그 구성은 액티브상태의 제1클럭보드(100)와 스탠바이상태의 제2클럭보드(200)가 동일하다.
즉, 시스템클럭 인네이블 회로부(101)와, 위상비교기(102)와, 카운터(103)와, 액티브감지부(104)와, 마이크로프로세서(105)와, 롬(106)과, 램(107)과, 디지탈 아날로그 변환기(108)와, 전압제어발진기(109)와, 분주회로(110)와, 제1버퍼(111)와, 병렬/직렬변환기(112)와, 제2버펴(113)와, 인버터(114)와, 제3버퍼(115) 및 직렬/병렬변환기(116)로 구성된다.
상기 시스템클럭 인네이블 회로부(101)는 주회로부(30)의 제어를 받아 인네이블되면 액티브신호를 출력하고, 디저블되면 스탠바이상태로 있게 된다. 이때, 액티브신호는 로우상태이다.
상기 위상비교기(102)는 국설교환기를 통해 공급되는 동기용클럭과 클럭보드의 위상동기루프를 통해 출력되는 시스템클럭과의 위상을 비교하고, 상기 카운터(103)는 상기 위상비교기(102)에서 출력되는 위상차를 카운트한다.
상기 액티브감지부(104)는 스탠바이상태에서 동작하는 것으로, 상대방 액티브상태의 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호의 상태와 에러상태를 감지한다. 이때, 액티브상태의 클럭보드의 에러상태는 주회로부(30)에서도 감지한다.
상기 마이크로프로세서(105)는 스탠바이상태에서는 상기 액티브감지부(104)를 통해 액티브감지신호가 없거나 에러감지신호가 있을시 상대방 액티브상태의 클럭보드의 동작상태를 홀딩하고, 액티브상태에서는 상기 카운터(103)에서 카운트된 위상차를 계산한다.
상기 롬(106)은 상기 마이크로프로세서(105)의 동작 수행을 위한 프로그램을 저장하고 있고, 상기 램(107)은 상기 마이크로프로세서(105)에서 처리한 데이타를 저장한다.
상기 디지탈 아날로그 변환기(108)는 상기 마이크로프로세서(105)에서 출력되는 데이타를 아날로그신호로 변환시키고, 상기 전압제어발진기(109)는 상기 변환된 아날로그신호의 전압치에 대한 주파수를 생성하며, 상기 분주회로(110)는 상기 생성된 주파수를 각 시스템으로 공급될 각종 클럭으로 분주시킨다.
상기 제1버퍼(111)는 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호에 의해 상기 분주회로(110)에서 출력되는 시스템클럭을 출력한다. 이때, 시스템클럭 인네이블 회로부(101)가 액티브상태가 아니면 상기 제1버퍼(111)가 동작하지 않아 상기 분주회로(110)에서 출력되는 시스템클럭은 각 시스템으로 공급되지 못한다. 즉, 스탠바이상태에서는 시스템클럭이 출력되지 않는다.
상기 병렬/직렬변환기(112)는 상기 마이크로프로세서(105)가 액티브상태에서 출력하는 신호를 직렬데이타로 변환시키고, 상기 제2버퍼(113)는 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호에 의해 상기 변환된 직렬데이타가 상대방 스탠바이상태의 클럭보드의 기준클럭데이타로서 출력되도록 제어한다.
상기 인버터(114)는 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 신호를 인버팅하고, 상기 제3버퍼(115)는 상기 인버터에 의해 인버팅된 신호에 의해 상대방 액티브상태의 제2버퍼(113)를 통해 출력되는 기준클럭데이타가 입력되도록 제어하고, 상기 직렬/병렬변환기(116)는 상기 제3버퍼(115)를 통해 입력되는 기준클럭데이타의 직렬데이타를 상기 마이크로프로세서(105)로 홀딩하면서 상기 디지탈 아날로그 변환기(108)에 기록한다. 이 회로들은 스탠바이상태의 클럭보드에서 동작하는 것으로, 액티브상태의 클럭보드에서는 수행되지 않는다.
상기와 같은 구성으로 이루어지는 본 고안의 동작은 다음과 같다.
우선, 액티브상태의 제1클럭보드(100)의 동작을 설명한다.
제1클럭보드(100)가 액티브상태가 되기 위해서는 주회로부(30)에서 시스템클럭 인네이블 회로부(101)로 인네이블신호를 출력해야 한다. 이에 따라 시스템클럭 인네이블회로부(101)는 액티브신호를 출력하게 되어 제1버퍼(111)와 제2버퍼(113)를 구동시킨다. 이때, 제3버퍼(115)는 액티브신호를 인버터(114)를 통해 인버팅하여 입력하기 때문에 인네이블되지 않는다.
이와 같은 상태에서 국설교환기를 통해 공급된 동기용클럭과 디지탈 아날로그 변환기(108)와 전압제어발진기(109)와 부주회로(110)를 통해 생성된 시스템클럭은 위상비교기(102)로 입력된다. 상기 위상비교기(102)에서 구해진 위상차는 카운터(103)에서 카운팅되어 마이크로프로세서(105)에서 계산된다. 이때, 마이크로프로세서(105)의 동작은 롬(106)내에 내장되어 있는 프로그램에 의한다. 그리고, 마이크로프로세서(105)에서 계산된 데이타는 램(107)에 저장된다.
이와 같이 마이크로프로세서(105)에서 계산된 위상차는 디지탈신호로서 디지탈 아날로그 변환기(108)에서 아날로그신호로 변환되어 전압제어발진기(109)에서 그 전압치에 따른 해당 주파수를 생성한다. 이렇게 생성된 주파수는 분주회로(110)에서 각 시스템으로 공급될 각종 클럭으로 분주되어 시스템클럭으로서 출력된다. 이 시스템클럭은 상기 위상비교기(102)로 다시 입력되어 국설교환기를 통해 공급되는 동기용클럭과 비교되어 상기 동작을 반복 수행하게 된다. 또한, 분주회로(110)에서 출력된 시스템클럭은 액티브신호의 출력으로 동작하게 된 제1버퍼(111)를 통해 각 시스템으로 출력된다. 이때, 마이크로프로세서(105)에 의해 디지탈 아날로그 변환기(108)에 기록되는 위상차에 대한 데이타는 병렬/직렬변환기(112)를 통해 직렬데이타로 변환되어 제2버퍼(113)를 통해 기준클럭데이타로서 스탠바이상태의 제2클럭보드(200)의 제3버퍼로 출력된다.
상기 액티브상태의 제1클럭보드(100)의 동작상태에 따른 스탠바이상태의 제2클럭보드(200)의 동작은 다음과 같다.
우선, 주회로부(30)의 제어에 의해 시스템클럭 인네이블 회로부(101)는 디저블되어 하이상태의 신호를 출력하게 된다. 이는 제1버퍼(111)와 제2버퍼(113)가 구동하지 못하도록 제어한다. 그리고, 제3버퍼(115)는 인버터(114)를 통해 로우상태가 된 신호에 의해 인네이블 된다. 즉, 액티브상태의 제1클럭보드(100)의 제2버퍼를 통해 출력되는 기준클럭데이타를 제3버퍼(115)를 통해 입력하여 직렬/병렬변환기(116)에서 병렬데이타로 변환시킨다. 이와 같이 변환된 데이타는 디지탈 아날로그 변환기(108)로 기록된다. 이렇게 기록된 데이타는 위상동기루프를 통해 시스템클럭을 생성하나 제1버퍼(111)가 동작하지 않으므로 외부로 출력되지는 못한다. 이때, 마이크로프로세서(105)는 상기와 같이 생성되는 시스템클럭과 동기용클럭의 위상차를 구하여 그 상태를 램(107)에 저장하고 있다가, 액티브감지부(104)에서 액티브상태의 제1클럭보드(100)에 이상이 생겨 액티브신호가 출력되지 않음을 확인하게 되면 제1클럭보드(100)의 상태를 그대로 홀딩하여 동작하게 된다.
이로써, 스탠바이상태의 제2클럭보드(200)가 액티브상태가 되면 제1클럭보드(100)에서 수행하고 있던 동작상태를 그대로 이어 동작하게 되므로 시스템클럭 생성에 있어 어떤 흔들림도 없이 상태 전환을 할 수 있게 된다.
이상에서 살펴본 바와 같이 본 고안에 따르면, 스탠바이상태의 클럭보드가 액티브상태의 클럭보드의 동작상태를 계속해서 홀딩하고 있음으로 해서 스탠바이상태가 액티브상태로 전환되는 순간 생성되는 시스템클럭에 어떤 흔들림도 발생하지 않게 되어 각 시스템의 신호 입출력에 대한 안정도가 향상된다.

Claims (1)

  1. 사설교환기내로 시스템클럭이 연속해서 공급되도록 하기 위해 시스템클럭을 생성하는 클럭보드를 위상동기루프를 이용하여 시스템클럭을 생성하는 액티브상태의 클럭보드와 액티브상태의 클럭보드 에러가 발생할 시 액티브상태의 클럭보드가 수행하던 동작을 계속 수행하도록 대기하는 스탠바이상태의 클럭보드로 이중화시키는 클럭보드의 이중화 회로에 있어서, 주회로부(30)의 인네이블 또는 디저블신호를 받아 액티브신호를 출력하는 시스템클럭 인네이블 회로부(101)와; 국설교환기를 통해 공급되는 동기용클럭과 위상동기루프의 최종출력 시스템클럭의 위상을 비교하는 위상비교기(102)와; 상기 위상비교기(102)의 위상차를 카운트하는 카운터(103)와; 상대방 액티브상태의 클럭보드의 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호를 감지하면서 에러상태를 감지하는 액티브감지부(104)와; 상기 액티브감지부(104)의 감지신호에 따라 그 동작상태를 스탠바이 또는 액티브상태로 결정하여 스탠바이상태에서는 상대방 액티브상태의 클럭보드의 동작상태를 홀딩하고, 액티브상태에서는 상기 카운터(103)에서 카운팅된 위상차를 계산하는 마이크로프로세서(105)와; 상기 마이크로프로세서(105)의 동작 수행을 위한 프로그램을 저장하고 있는 롬(106)과; 상기 마이크로프로세서(105)에서 처리하고 있는 데이타를 저장하는 램(107)과; 상기 마이크로프로세서(107)에 의해 계산된 위상차를 입력하여 아날로그신호로 변환시키는 디지탈 아날로그 변환기(108)와; 상기 디지탈 아날로그 변환기(108)에서 아날로그신호로 변환된 위상차의 전압치에 따라 해당 주파수를 출력하는 전압제어발진기(109)와; 상기 전압제어발진기(109)의 출력 주파수를 각 시스템에 공급될 각종 클럭으로 분주시키는 분주회로(110)와; 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호에 의해 상기 분주회로(101)에서 출력되는 시스템클럭이 해당 시스템으로 공급되도록 제어하는 제1버퍼(111)와; 상기 마이크로프로세서(105)가 액티브상태에서 계산하여 출력하는 위상차에 대한 데이타를 직렬데이타로 변환시키는 병렬/직렬변환기(112)와; 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호에 의해 상기 병렬/직렬변환기(112)에서 변환된 직렬데이타가 기준클럭데이타로서 상대방 스탠바이상태의 클럭보드로 출력되도록 제어하는 제2버퍼(113)와; 상기 시스템클럭 인네이블 회로부(101)에서 출력되는 액티브신호를 인버팅하는 인버터(114)와; 상기 인버터(114)의 출력신호에 의해 상대방 액티브상태의 클럭보드에서 출력되는 직렬 데이타의 기준클럭데이타가 입력되도록 제어하는 제3버퍼(115) 및; 상기 제3버퍼(115)를 통해 입력된 상대방 액티브상태의 클럭보드의 직렬데이타의 기준클럭데이타를 병렬데이타로 변환시켜 상기 디지탈 아날로그 변환기(108)로 입력되도록 하는 직렬/병렬변환기(116)를 포함하여 구성됨을 특징으로 하는 사설교환기에서 클럭보드의 이중화 회로.
KR2019950028344U 1995-10-10 1995-10-10 사설교환기에서 클럭보드의 이중화 회로 KR200158126Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950028344U KR200158126Y1 (ko) 1995-10-10 1995-10-10 사설교환기에서 클럭보드의 이중화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950028344U KR200158126Y1 (ko) 1995-10-10 1995-10-10 사설교환기에서 클럭보드의 이중화 회로

Publications (2)

Publication Number Publication Date
KR970019831U KR970019831U (ko) 1997-05-26
KR200158126Y1 true KR200158126Y1 (ko) 1999-10-15

Family

ID=19425702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950028344U KR200158126Y1 (ko) 1995-10-10 1995-10-10 사설교환기에서 클럭보드의 이중화 회로

Country Status (1)

Country Link
KR (1) KR200158126Y1 (ko)

Also Published As

Publication number Publication date
KR970019831U (ko) 1997-05-26

Similar Documents

Publication Publication Date Title
US6359945B1 (en) Phase locked loop and method that provide fail-over redundant clocking
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
JPH10336025A (ja) 位相同期ループのためのロック検出回路
KR200158126Y1 (ko) 사설교환기에서 클럭보드의 이중화 회로
JP2758258B2 (ja) 電源同期位相固定装置
US5859996A (en) Clock signal supply for fault tolerant data processing
US6147562A (en) Apparatus for synchronizing master and slave processors
JP2543138B2 (ja) 網同期装置および網同期方法
US6999546B2 (en) System and method for timing references for line interfaces
KR200248167Y1 (ko) 홀드오버기능을갖는아날로그-위상고정루프
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
KR200185362Y1 (ko) 시스템 클럭 이중화 장치
JPH09146654A (ja) クロック信号発生装置
JP2536959Y2 (ja) 基準クロック信号生成装置
JP3489556B2 (ja) クロック切替方法及びクロック供給装置
KR20000001673A (ko) 클럭 동기 회로
JPH0267820A (ja) 標準周波数クロック発生装置
JPH0356038A (ja) インバータの並列運転制御装置
JPH11355259A (ja) クロック交絡分配装置
JP3144735B2 (ja) 同期信号発生器
JP2921461B2 (ja) 位相同期クロック信号生成装置
JP3160904B2 (ja) 位相同期発振回路装置
SU928605A1 (ru) Устройство дл управлени вентильным преобразователем
JPH0652975B2 (ja) 無停電電源装置
JPH0936734A (ja) 警報機能付発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee