KR200153410Y1 - Test message output apparatus. - Google Patents
Test message output apparatus. Download PDFInfo
- Publication number
- KR200153410Y1 KR200153410Y1 KR2019970001929U KR19970001929U KR200153410Y1 KR 200153410 Y1 KR200153410 Y1 KR 200153410Y1 KR 2019970001929 U KR2019970001929 U KR 2019970001929U KR 19970001929 U KR19970001929 U KR 19970001929U KR 200153410 Y1 KR200153410 Y1 KR 200153410Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- message
- unit
- storage unit
- clock
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/025—General constructional details concerning dedicated user interfaces, e.g. GUI, or dedicated keyboards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 고안은 테스트 메시지 출력장치에 관한 것으로서, 특히 클럭신호의 분주 설정과 데이터선 연결단자를 통해 입력되는 데이터 의미 및 형태를 설명하는 메시지 데이터 등을 입력시키는 키입력부; 상기 키입력부에서 설정된 클럭분주에 따라 내부 클럭신호를 분주하는 클럭 분주부; 상기 클럭 분주부의 클럭신호에 동기하여 상기 데이터선 연결단자를 통해 입력되는 데이터를 저장시키는 데이터 저장부; 상기 메시지 데이터를 저장시키는 메시지 저장부; 상기 메시지 저장부에 저장된 메시지 데이터를 화면으로 출력하는 메시지 출력부; 및 상기 키입력부에서 입력된 메시지 데이터를 상기 메시지 저장부로 전송시키고, 상기 데이터 저장부의 데이터에 대응하는 상기 메시지 저장부의 메시지를 찾아 상기 메시지 출력부로 전송시키는 제어부를 구비하는 것을 특징으로 한다.The present invention relates to a test message output device, and more particularly, comprising: a key input unit for inputting message data for explaining the meaning and form of data inputted through a clock signal division setting and a data line connection terminal; A clock divider for dividing an internal clock signal according to a clock division set by the key input unit; A data storage unit for storing data input through the data line connection terminal in synchronization with a clock signal of the clock division unit; A message storage unit for storing the message data; A message output unit which outputs the message data stored in the message storage unit to the screen; And a control unit which transmits the message data input from the key input unit to the message storage unit, finds a message of the message storage unit corresponding to the data of the data storage unit, and transmits the message to the message output unit.
따라서, 본 고안은 하드웨어의 테스트시 입력 데이터의 순서대로 메시지를 저장한 후 화면으로 출력시키므로 종래와 같이 외부에서 공급되는 제어신호 없이도 사용자는 하드웨어에 발생된 에러를 쉽게 추적할 수 있어 하드웨어의 개발이 용이해진다.Therefore, the present invention stores the messages in the order of input data in the test of the hardware, and then outputs them to the screen, so that the user can easily track the errors generated in the hardware without a control signal supplied from the outside. It becomes easy.
Description
본 고안은 테스트 메시지 출력장치에 관한 것으로서, 특히 사용자가 하드웨어 테스트시 특정 데이터선의 데이터 및 코드를 설명하는 메시지를 화면으로 볼 수 있는 테스트 메시지 출력장치에 관한 것이다.The present invention relates to a test message output device, and more particularly, to a test message output device that allows a user to view a message describing a data and a code of a specific data line on a screen during a hardware test.
종래에는 하드웨어 개발시 에러가 발생할 경우 특정 데이터선의 코드와 신호를 사용자가 완전하게 숙지하고 있지 않으면 하드웨어에 발생된 에러를 찾는데 많은 어려움이 있었다.In the related art, when an error occurs in hardware development, there are many difficulties in finding an error in hardware unless a user fully understands a code and a signal of a specific data line.
그러므로, 특정 데이터선의 코드와 신호가 정확한가를 테스트하기 위해 클럭신호, 인에이블신호 및 선택신호 등과 같이 외부에서 공급되는 여러 제어신호를 사용하여 사용자가 복잡한 에러 추적과정을 거쳐야만 하는 문제점이 있었다.Therefore, in order to test whether the code and the signal of a specific data line are correct, there is a problem that a user has to go through a complicated error tracking process by using various external control signals such as a clock signal, an enable signal and a selection signal.
본 고안의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 외부에서 공급되는 제어신호 없이도 사용자가 하드웨어에 발생된 에러를 순서적으로 추적할 수 있도록 하드웨어의 특정 데이터선에서 발생되는 신호 내지 코드를 설명하는 메시지를 저장한 후, 화면으로 출력시키는 테스트 메시지 출력장치를 제공하는데 있다.The object of the present invention is to solve the problems of the prior art as described above, the signal or code generated from a specific data line of hardware so that the user can sequentially track the error occurred in the hardware without a control signal supplied from the outside The present invention provides a test message output device that stores a message to be described and then outputs it to a screen.
상기 목적을 달성하기 위하여 본 고안의 장치는 클럭신호의 분주 설정과 데이터선 연결단자를 통해 입력되는 데이터 의미 및 형태를 설명하는 메시지 데이터 등을 입력시키는 키입력부; 상기 키입력부에서 설정된 클럭분주에 따라 내부 클럭신호를 분주하는 클럭 분주부; 상기 클럭 분주부의 클럭신호에 동기하여 상기 데이터선 연결단자를 통해 입력되는 데이터를 저장시키는 데이터 저장부; 상기 메시지 데이터를 저장시키는 메시지 저장부; 상기 메시지 저장부에 저장된 메시지 데이터를 화면으로 출력하는 메시지 출력부; 및 상기 키입력부에서 입력된 메시지 데이터를 상기 메시지 저장부로 전송시키고, 상기 데이터 저장부의 데이터에 대응하는 상기 메시지 저장부의 메시지를 찾아 상기 메시지 출력부로 전송시키는 제어부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the device of the present invention comprises: a key input unit for inputting message data for explaining the meaning and shape of data inputted through the clock signal division setting and the data line connection terminal; A clock divider for dividing an internal clock signal according to a clock division set by the key input unit; A data storage unit for storing data input through the data line connection terminal in synchronization with a clock signal of the clock division unit; A message storage unit for storing the message data; A message output unit which outputs the message data stored in the message storage unit to the screen; And a control unit which transmits the message data input from the key input unit to the message storage unit, finds a message of the message storage unit corresponding to the data of the data storage unit, and transmits the message to the message output unit.
상기 데이터 저장부는 상기 클럭 분주부의 클럭신호와 상기 제어부의 선택신호를 논리곱하는 논리 게이트; 입력되는 데이터 열에 대응하는 복수 개의 래치를 구비하는 것을 특징으로 한다.The data storage unit may include a logic gate that logically multiplies a clock signal of the clock divider by a selection signal of the controller; And a plurality of latches corresponding to input data strings.
도 1 은 본 고안에 따른 테스트 메시지 출력장치를 나타낸 도면.1 is a view showing a test message output device according to the present invention.
도 2 는 본 고안에 따른 테스트 메시지 출력장치의 일 실시예를 나타낸 블록도.Figure 2 is a block diagram showing an embodiment of a test message output device according to the present invention.
도 3 은 본 고안에 따른 테스트 메시지 출력장치를 상세하게 나타낸 도면.3 is a view showing in detail the test message output device according to the present invention.
도 4a 및 도 4b 는 본 고안에 의한 테스트 메시지 출력장치의 작동을 설명하는 타이밍도.4A and 4B are timing diagrams for explaining the operation of the test message output device according to the present invention;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
20 : 키입력부. 30 : 메시지 출력부.20: key input unit. 30: message output unit.
40 : 클럭 분주부. 50 : 데이터 저장부.40: clock division unit. 50: data storage.
60 : 메시지 저장부. 70 : 제어부.60: message storage unit. 70: control unit.
이하, 첨부한 도면을 참조하여 본 고안을 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 본 고안에 따른 테스트 메시지 출력장치를 나타낸 도면으로서, 하드웨어의 에러를 테스트하기 위해 데이터 및 코드를 직렬 내지 병렬로 입력하기 위한 데이터선 연결단자(10)와, 상기 데이터선 연결단자(10)를 통해 입력된 데이터 및 코드를 설명하는 메시지 데이터와, 클럭분주 설정 등을 입력하는 키입력부(20) 및 상기 키입력부(20)를 통해 입력된 메시지 데이터를 화면으로 출력하는 메시지 출력부(30)로 구성된다.1 is a diagram illustrating a test message output device according to the present invention, a data line connecting terminal 10 for inputting data and codes in series or parallel to test an error of hardware, and the data line connecting terminal 10. Message data describing the data and code input through the key, the key input unit 20 for inputting the clock division setting, etc. and the message output unit 30 for outputting the message data input through the key input unit 20 to the screen It is composed of
도 2 는 본 고안에 따른 테스트 메시지 출력장치를 나타내는 일 실시예의 블록도로서, 미리 사용자가 테스트하고자 하는 데이터의 의미 및 형태를 설명하는 메시지 데이터와 클럭신호의 분주 설정 등을 입력시키는 키입력부(20)와, 상기 키입력부(20)에서 설정된 클럭분주에 따라 내부 클럭신호를 분주시키는 클럭 분주부(40)와, 상기 클럭 분주부(40)에서 공급되는 클럭신호에 동기하여 데이터선 연결단자를 통해 입력되는 데이터를 복수개의 래치로 저장시키는 데이터 저장부(50)와, 상기 메시지 데이터를 저장시키는 메시지 저장부(60)와, 상기 메시지 저장부(60)에 저장된 데이터를 화면으로 출력하는 메시지 출력부(30) 및 상기 키입력부(20)에서 입력된 메시지 데이터를 상기 메시지 저장부(60)로 전송시키고, 상기 데이터 저장부(50)의 데이터에 대응하는 상기 메시지 저장부(60)의 메시지를 찾아 상기 메시지 출력부(30)로 전송시키며 상기 키입력부(20), 상기 메시지 출력부(30), 상기 데이터 저장부(50), 상기 메시지 저장부(60)를 초기화시키는 제어신호를 출력하는 제어부(70)로 구성된다.FIG. 2 is a block diagram of an exemplary embodiment of a test message output apparatus according to the present invention, and includes a key input unit 20 for inputting message data and clock signal division settings for explaining the meaning and form of data to be tested by a user in advance ), A clock divider 40 for dividing an internal clock signal according to the clock divider set by the key input unit 20, and a data line connection terminal in synchronization with a clock signal supplied from the clock divider 40. A data storage unit 50 for storing input data in a plurality of latches, a message storage unit 60 for storing the message data, and a message output unit for outputting data stored in the message storage unit 60 to a screen 30 and the image data input from the key input unit 20 to the message storage unit 60, the image corresponding to the data of the data storage unit 50 The message storage unit 60 finds a message and transmits the message to the message output unit 30. The key input unit 20, the message output unit 30, the data storage unit 50, and the message storage unit 60 are transmitted. The control unit 70 for outputting a control signal for initializing the.
도 3 은 본 고안에 따른 테스트 메시지 출력장치의 데이터 저장부를 상세하게 나타낸 도면으로서, 클럭 분주부(40)를 통해 발생되는 클럭신호와 제어부(70)의 선택신호를 논리곱하는 논리 게이트(54)와, 상기 클럭 분주부(40)의 클럭신호를 칩인에이블신호로 입력받고, 상기 논리 게이트(54)를 통해 출력되는 칩선택신호에 응답하여 상기 제어부(70)로 데이터를 전송시키는 복수개의 래치(51,52,53)로 구성된다.3 is a detailed view illustrating a data storage unit of a test message output device according to the present invention, and includes a logic gate 54 for logically multiplying a clock signal generated through the clock divider 40 and a selection signal of the controller 70. And a plurality of latches 51 for receiving a clock signal of the clock divider 40 as a chip enable signal and transmitting data to the controller 70 in response to a chip select signal output through the logic gate 54. , 52, 53).
도 1 내지 도 3 을 참조하여 보면, 사용자는 상기 키입력부(20)를 통해 테스트하고자 하는 데이터의 형태(직렬 또는 병렬인가를 구분), 입력 데이터와 동기를 맞추기 위한 클럭설정 및 상기 테스트 대상의 데이터를 설명하는 메시지 데이터 등을 입력한다.Referring to FIGS. 1 to 3, the user inputs the type of data to be tested (different in serial or parallel) through the key input unit 20, a clock setting for synchronizing with input data, and data of the test target. Enter message data, etc. to explain.
상기 데이터선 연결단자(10)를 통해 1 이라는 데이터 코드가 입력될 경우 상기 데이터 코드의 의미를 설명하는 리세트라는 메시지를 화면에 출력하기 위해 “1 리세트”를 상기 키입력부(20)로 입력시킨다. 상기 키입력부(20)로부터 입력된 메시지 데이터는 상기 제어부(70)를 거쳐 상기 메시지 저장부(60)에 저장된다.When a data code of 1 is input through the data line connection terminal 10, a “1 reset” is input to the key input unit 20 to output a message, “Reset,” explaining the meaning of the data code on the screen. Let's do it. The message data input from the key input unit 20 is stored in the message storage unit 60 via the control unit 70.
상기 키입력부(20)를 통해 입력될 데이터열에 따라 미리 클럭분주를 다르게 설정시킨 상기 클럭 분주부(40)의 한 클럭동안 입력 데이터를 복수개의 래치로 저장시킨다. 이때, 상기 클럭신호는 입력된 데이터를 상기 데이터 저장부(50)에 저장시키기 위한 인에이블 신호로 사용된다.The input data is stored as a plurality of latches during one clock of the clock divider 40 in which the clock divider is differently set in advance according to the data string to be input through the key input unit 20. In this case, the clock signal is used as an enable signal for storing the input data in the data storage unit 50.
상기 제어부(70)는 사용자가 입력한 메시지를 상기 메시지 출력부(30)로 출력하기 위해 선택신호를 발생하고, 상기 논리 게이트(54)는 클럭신호와 상기 선택신호를 논리곱한 후, 상기 복수개의 래치에 저장된 데이터를 선택하기 위한 칩선택신호를 출력한다. 이에 따라, 상기 복수개의 래치는 상기 논리 게이트(54)의 칩선택신호에 응답하여 상기 클럭 분주부(40)의 한 클럭마다 한 래치에 저장된 데이터를 상기 제어부(70)로 전송시킨다.The control unit 70 generates a selection signal for outputting a message input by the user to the message output unit 30, and the logic gate 54 logically multiplies a clock signal with the selection signal, Outputs a chip select signal for selecting data stored in the latch. Accordingly, the plurality of latches transmits data stored in one latch for each clock of the clock divider 40 to the controller 70 in response to the chip select signal of the logic gate 54.
그리고, 상기 제어부(70)는 상기 데이터 저장부(50)에서 읽어들인 데이터에 맞는 메시지를 상기 메시지 저장부(60)에서 찾아 상기 메시지 출력부(30)로 출력한다.In addition, the controller 70 searches for the message corresponding to the data read by the data storage unit 50 in the message storage unit 60 and outputs the message to the message output unit 30.
상기 메시지 출력부(30)를 통해 사용자가 입력한 메시지가 화면상에 출력되고 난 후, 상기 제어부(70)는 주변에 연결된 상기 키입력부(20), 상기 클럭 분주부(40), 상기 메시지 저장부 및 상기 메시지 출력부(30)를 초기화시키는 제어신호를 발생하여 새로운 데이터 및 코드를 입력받기 위해 초기화 상태로 만든다.After the message input by the user through the message output unit 30 is output on the screen, the control unit 70 is the key input unit 20, the clock divider 40, the message storage connected to the peripheral The controller generates a control signal for initializing the message output unit 30 and makes it initialized to receive new data and codes.
도 4a 및 도 4b 는 본 고안에 따른 테스트 메시지 출력장치의 작동을 설명하기 위한 타이밍도로서, 도 4a 및 도 4b 를 참조하여 보면 다음과 같다.4A and 4B are timing diagrams for explaining the operation of the test message output device according to the present invention. Referring to FIG. 4A and FIG.
최소한의 데이터(1 데이터선)가 입력되어 상기 데이터 저장부에 정상적으로 저장될 때까지 1클럭이 소요되므로 데이터는 1클럭으로 유지되어야 한다. 또한, 입력되는 직렬 또는 병렬 데이터가 8클럭이상의 0 내지 1을 가질 경우 이때의 데이터는 유효한 데이터로 인정하지 않는다.Since one clock is required until the minimum data (one data line) is inputted and stored normally in the data storage unit, the data should be kept at one clock. In addition, when the input serial or parallel data has 0 to 1 or more than 8 clocks, the data at this time is not recognized as valid data.
그러므로, 클럭신호의 하강 에지 및 상승에지에 동기하여 입력 데이터를 래치에 저장 시킨 후, 2회 연속으로 동일한 데이터값이 래치에 저장된 경우에만 유효한 데이터로 인정한다.Therefore, after the input data is stored in the latch in synchronization with the falling edge and the rising edge of the clock signal, it is regarded as valid data only when the same data value is stored in the latch twice in succession.
본 고안에서는 8∼256 데이터선의 병렬 또는 직렬 데이터를 입력시킬 수 있고, 입력되는 데이터가 많더라도 입력 데이터 열에 대응하여 상기 데이터 저장부(60)의 래치수를 다르게 장착하여 데이터를 저장시킨다.According to the present invention, parallel or serial data of 8 to 256 data lines can be input, and even if a lot of data is input, the number of latches of the data storage unit 60 is mounted differently to store the data corresponding to the input data string.
따라서, 본 고안은 하드웨어 개발시 하드웨어 동작에 맞추어 현재 어떠한 동작을 하고 있는가 내지 프로그램의 진행 상태를 알기 위해 특정 데이터를 입력할 경우 상기 특정 데이터의 의미를 설명하는 메시지도 함께 입력하여 화면에 출력시키므로 사용자의 이해를 보다 쉽게 할 수 있다.Therefore, the present invention inputs a message describing the meaning of the specific data and outputs it on the screen when the specific data is input to know what operation is currently performed according to the hardware operation during the hardware development or the progress of the program. Makes it easier to understand.
또한, 테스트하고자 하는 입력 데이터의 순서에 따라 메시지를 저장시킬 수 있기 때문에 외부에서 공급되는 여러 제어신호에 의한 복잡한 에러 추적과정을 거치지 않고 화면에 출력된 메시지를 보면서 하드웨어에 발생된 에러의 추적이 가능하다.In addition, since messages can be stored in the order of input data to be tested, it is possible to trace errors generated in hardware while viewing the messages displayed on the screen without going through the complicated error tracking process by various control signals supplied from the outside. Do.
본 고안은 하드웨어 테스트시 입력 데이터의 순서대로 메시지를 저장한 후 화면으로 출력시키므로 외부에서 공급되는 제어신호 없이도 에러를 쉽게 추적할 수 있어 이로 인해 하드웨어의 개발이 용이해진다.The present invention stores the messages in the order of input data in hardware test and outputs them to the screen, so that the error can be easily traced without a control signal supplied from the outside, thereby facilitating the development of hardware.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970001929U KR200153410Y1 (en) | 1997-02-11 | 1997-02-11 | Test message output apparatus. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970001929U KR200153410Y1 (en) | 1997-02-11 | 1997-02-11 | Test message output apparatus. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057664U KR19980057664U (en) | 1998-10-15 |
| KR200153410Y1 true KR200153410Y1 (en) | 1999-08-02 |
Family
ID=19495391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970001929U KR200153410Y1 (en) | 1997-02-11 | 1997-02-11 | Test message output apparatus. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200153410Y1 (en) |
-
1997
- 1997-02-11 KR KR2019970001929U patent/KR200153410Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057664U (en) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752928A (en) | Transaction analyzer | |
| US4553090A (en) | Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion | |
| US4701918A (en) | Logic analyzer | |
| US5043985A (en) | Integrated circuit testing arrangement | |
| KR200153410Y1 (en) | Test message output apparatus. | |
| JPH05265943A (en) | Serial data transfer equipment | |
| JPS59183377A (en) | Logic waveform display device | |
| EP0381448A2 (en) | Apparatus and method for changing frequencies | |
| US4779271A (en) | Forced error generating circuit for a data processing unit | |
| CN109036038B (en) | Digital circuit experiment system and method | |
| US7345496B2 (en) | Semiconductor apparatus and test execution method for semiconductor apparatus | |
| US5224103A (en) | Processing device and method of programming such a processing device | |
| JPH10285146A (en) | Bit error measurement circuit | |
| JPH07129486A (en) | Serial communication circuit | |
| US6344800B1 (en) | Vending machine display | |
| SU1571552A1 (en) | Device for checking program automatic machines | |
| SU1714606A1 (en) | Channel simulator | |
| RU1800464C (en) | Operator trainer | |
| RU63957U1 (en) | SYSTEM FOR CHECKING THE KNOWLEDGE OF USERS OF AUTOMATED SYSTEMS OF A UNIFIED TRAINING CENTER | |
| SU1532978A1 (en) | Device for checking online memory with test march with binary-growing address step | |
| JP2853374B2 (en) | Frame synchronization circuit | |
| JP2710456B2 (en) | Scan path data collection method | |
| SU1553984A1 (en) | Microprogram processor | |
| SU1213481A1 (en) | Device for test diagnostic checking | |
| SU1218390A1 (en) | Device for test checking of large-scale integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |