KR200150443Y1 - Electrode connection device of flat display panel - Google Patents

Electrode connection device of flat display panel Download PDF

Info

Publication number
KR200150443Y1
KR200150443Y1 KR2019950011808U KR19950011808U KR200150443Y1 KR 200150443 Y1 KR200150443 Y1 KR 200150443Y1 KR 2019950011808 U KR2019950011808 U KR 2019950011808U KR 19950011808 U KR19950011808 U KR 19950011808U KR 200150443 Y1 KR200150443 Y1 KR 200150443Y1
Authority
KR
South Korea
Prior art keywords
electrode
fluorescent layer
flat panel
panel display
fluorescent
Prior art date
Application number
KR2019950011808U
Other languages
Korean (ko)
Other versions
KR960038317U (en
Inventor
김봉철
Original Assignee
김영남
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기주식회사 filed Critical 김영남
Priority to KR2019950011808U priority Critical patent/KR200150443Y1/en
Publication of KR960038317U publication Critical patent/KR960038317U/en
Application granted granted Critical
Publication of KR200150443Y1 publication Critical patent/KR200150443Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/22Applying luminescent coatings
    • H01J9/227Applying luminescent coatings with luminescent material discontinuously arranged, e.g. in dots or lines

Abstract

본 고안은 평판표시소자의 제조시 다수의 접속성의 선택적 접속에 적합한 신규의 접속장치를 개시한다.The present invention discloses a novel connection device suitable for selective connection of a plurality of connectivity in the manufacture of a flat panel display element.

본원인의 다른 출원 "평판표시소자의 형광층 형성방법"은 제거가능한 절연층에 의해 형광층별로 다른 레벨의 창을 형성하여 이 창을 통해 복수의 형광층을 순차적으로 전착시킬수 있도록 하였는데, 종래에는 이 방법을 구현할 적절한 접속장치가 없었다.Another application of the present application, "a method of forming a fluorescent layer of a flat panel display device," has formed a window having a different level for each fluorescent layer by means of a removable insulating layer so that a plurality of fluorescent layers can be sequentially deposited through the window. There was no suitable interface to implement this method.

본 고안에서는 접속될 도전전극들간의 피치보다 조밀한 피치의 다수의 금속세선을 배열하여 이를 각 레벨의 창에 선택적으로 접속시킬 수 있도록 하여, 칼라형광층의 전착형성이 가능하도록 하였다.In the present invention, a plurality of fine metal wires having a pitch that is denser than that of the conductive electrodes to be connected are arranged so that they can be selectively connected to windows of each level, thereby enabling electrodeposition formation of the color fluorescent layer.

Description

평판표시소자의 전착전극 접속장치Electrode electrode connection device of flat panel display device

제1도는 전계발광소자의 구성을 보이는 단면도.1 is a cross-sectional view showing the configuration of an electroluminescent device.

제2a도, 제2b도는 그 형광층 배열방식을 보이는 평면도.2A and 2B are plan views showing the fluorescent layer arrangement method.

제3도는 본원인의 형광면 형성방법을 보이는 패널의 평면도.3 is a plan view of a panel showing the phosphor surface forming method of the present application.

제4도는 본 고안의 접속장치의 기본적 구성을 보이는 정면도.Figure 4 is a front view showing the basic configuration of the connection device of the present invention.

제5도 및 제6도는 본 고안의 접속장치의 접속상태를 보이는 단면도 및5 and 6 are cross-sectional views showing a connection state of the connection device of the present invention and

정면도이다.Front view.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

N : 패널 1 : 도전전극N: panel 1: conductive electrode

2 : 절연층 3 : 몸체2: insulation layer 3: body

4 : 금속세선 4a : 헤드(head)부4: fine metal wire 4a: head

5 : 전원공급선 W : 창 (window)5: power supply line W: window

본 고안은 평판표시소자(Flat Display Panel)의 제조에 관한 것으로, 특히 형광층의 전착(電着)형성을 위한 접속장치에 관한 것이다.The present invention relates to the manufacture of a flat display panel, and more particularly, to a connection device for electrodeposition formation of a fluorescent layer.

고휘도와 속동성등에 의해 영상표시장치의 주종을 이루고 있는 음극선관은 그 크기가 크고 대화면의 구성이 어려우며 고전압을 사용하므로 소비전력이 크고 전자파발생등의 문제가 있다. 이에따라 저소비전력의 휴대용 영상표시장치의 구현을 위해 여러가지 평판표시소자가 개발되어 사용되고 있다.Cathode ray tube, which is mainly dominated by video display device due to high brightness and high speed, has large size, difficult configuration of large screen, high voltage, high power consumption and electromagnetic wave generation. Accordingly, various flat panel display devices have been developed and used to implement a portable image display device having low power consumption.

이러한 평판표시소자로서 현재 가장 널리 사용되고 있는 것은 액정표시소자(LCD ; Liquid Crystal Display)인데, 이는 전계의 인가에 따른 액정분자 배열의 변화를 이용하여 광을 투과 및 차단시킴으로써 화상을 표시하는 장치이다. LCD에 있어서 칼라화상을 표시하는 방법은 R, G, B 각 색의 칼라필터를 화소상에 배열하여 각 화소를 선택적으로 구동하는 방법이다. 그런데 LCD는 자체발광이 없는 수동(Passive)형 화상표시소자이므로 칼라필터는 가능한한 얇은 층으로 구성되어야 고휘도의 화상을 형성할 수 있다. 또한 고해상도의 동화상의 구현을 위한 화소의 미세화에 따른 얇은 칼라필터, 즉 형광층의 미세형성은 고화질 LCD의 구현에 관건이 되고 있다.The most widely used as such a flat panel display device is a liquid crystal display (LCD), which is an apparatus for displaying an image by transmitting and blocking light by using a change in the arrangement of liquid crystal molecules according to the application of an electric field. A method of displaying a color image in an LCD is a method of selectively driving each pixel by arranging color filters of R, G, and B colors on the pixels. However, since the LCD is a passive image display device without self-luminous, the color filter should be composed of as thin layers as possible to form a high brightness image. In addition, the thin color filter, that is, the fine formation of the fluorescent layer due to the miniaturization of pixels for the realization of high resolution moving images has become a key to the realization of high quality LCD.

한편 이러한 평판표시소자의 발전과 함께 음극선관 분야에 있어서도 박형 표시소자로서의 평판음극선관의 구현을 위해 많은 연구가 진행되어 왔다. 이러한 평판 음극선관중의 하나가 제1도에 도시된 바와같은 전계발광소자(FED ; Field Emission Display)이다.On the other hand, with the development of such flat panel display devices, many studies have been conducted for the implementation of flat panel cathode ray tubes as thin display devices in the field of cathode ray tubes. One such flat cathode ray tube is a field emission display (FED) as shown in FIG.

FED는 제1도에 도시된 바와같이 전면기판(F)측의 아노드(anode)부와 배면기판(R)측의 캐소드(cathode)부로 대향 구성되는데, 아노드부에는 소정패턴으로 형성된 ITO(Indium Tin Oxide)등의 투명도전막으로 구성된 아노드(A)상에 형광층(P)이 형성되어 있고, 캐소드부에는 절연층(1)으로 분리된 게이트(gate)전극(G)사이에 전자를 방출하는 에미터(emitter ; E)들이 배열되어 있다.As shown in FIG. 1, the FED is composed of an anode portion on the front substrate F side and a cathode portion on the back substrate R side, and the ITO (ITO) formed in a predetermined pattern on the anode portion. The fluorescent layer P is formed on the anode A made of a transparent conductive film such as indium tin oxide, and electrons are interposed between the gate electrode G separated by the insulating layer 1 in the cathode portion. Emitting emitters (E) are arranged.

이러한 FED는 도시된 바와같이 예를들어 중앙의 한 아노드(A)에 선택전압을 인가하면 인접한 에미터(E)들로부터 이 아노드(A)를 향해 전자가 방출되어 형광층(P)을 발광시키는 소위 전계발광으로 구동된다.For example, as shown in FIG. 1, when a selection voltage is applied to a central anode A, electrons are emitted from adjacent emitters E toward the anode A to emit the fluorescent layer P. As shown in FIG. It is driven by so-called electroluminescence which emits light.

제2a도, 제2b도에는 제1도에 도시된 FED등의 평판표시소자의 형광층의 배열방식을 도시하고 있다. 먼저 제2a도는 도트(dot)방식으로 패널(N)에 스트라이프상으로 배열된 도전전극(C)상에 형광층(P)이 서로 분리된 형태로 형성되어 있어서, 이 형광층(P)이 형성된 부분이 화상을 표시하는 표시부(D)가 되고, 형성되지 않은 부분이 표시부(D)에 구동전압을 접속시키는 버스부(B)가 된다.2A and 2B show the arrangement of fluorescent layers of a flat panel display element such as FED shown in FIG. First, as shown in FIG. 2A, the fluorescent layers P are formed on the conductive electrodes C arranged in a stripe pattern on the panel N in a dot manner so that the fluorescent layers P are separated from each other. The part becomes the display part D which displays an image, and the part which is not formed becomes the bus part B which connects a drive voltage to the display part D. As shown in FIG.

그런데 일반적인 음극선관은 형광체 입자가 크고 형광층의 두께가 어느 이상으로 두꺼워야 고휘도의 화상이 표시되는 반면, FED는 형광체 입자가 작고 형광층(P)이 얇을수록 고휘도로 발광되는 현상이 나타난다. 그 이유는 음극선관이 적어도 수십 KV의 고전압을 여기전압으로 사용하는 반면, FED는 수백 V이하의 저전압을 여기전압으로 사용하므로 형광층(P)에서 표면 발광만이 발생되기 때문이다.However, a typical cathode ray tube exhibits a high brightness image when the phosphor particles are large and the thickness of the phosphor layer is at least thick, whereas the FED exhibits a phenomenon in which the phosphor particles are smaller and the phosphor layer P is thinner to emit light with higher luminance. This is because the cathode ray tube uses a high voltage of at least several tens of KV as the excitation voltage, whereas the FED uses a low voltage of several hundred V or less as the excitation voltage, so only surface light emission occurs in the fluorescent layer P.

이상과 같이 LCD의 칼라필터나 FED의 형광층(P)은 매우 얇은 두께, 바람직하기로는 5㎛ 이하로 형성되지 않으면 안되는 바, 이는 실제 제조상 많은 문제를 야기하고 있다.As described above, the color filter of the LCD and the fluorescent layer P of the FED must be formed in a very thin thickness, preferably 5 μm or less, which causes many problems in actual manufacturing.

즉 화상표시장치의 형광층의 제조에는 침전법(흑백음극선관), 사진식각법(칼라음극선관)외에 미세층의 형성방법으로 더스팅(dusting)법, 광점착법, 인쇄법, 증착법, 전착(電着)법 등이 사용될 수 있으며, 평판표시장치의 제조에는 이중 인쇄법과 증착법이 주로 사용되고 있다.In other words, in the manufacture of the fluorescent layer of the image display device, in addition to the precipitation method (black and white cathode ray tube) and the photolithography (color cathode ray tube), the method of forming a micro layer is a dusting method, a light deposition method, a printing method, a deposition method, an electrodeposition method. The denaturing method and the like can be used, and the duplex printing method and the vapor deposition method are mainly used for the manufacture of flat panel display devices.

그런데 인쇄법으로 형성할 수 있는 형광층의 최소 두께는 30㎛ 정도로서 3색이상 다색의 패턴을 고해상도로 얇게 형성하기는 매우 어렵다. 또한 증착법의 경우에는 공정이 매우 복잡하여 비용이 많이 드는 단점이 있다.By the way, the minimum thickness of the fluorescent layer that can be formed by the printing method is about 30㎛, it is very difficult to form a thin pattern of three or more colors of multicolor in high resolution. In addition, the deposition method has a disadvantage that the process is very complicated and expensive.

이에따라 박막트랜지스터(TFT) LCD등의 고해상도 LCD는 엄청난 고가이며, FED는 겨우 실험실단계의 단색 표시장치 이외에는 제조되지 못하고 있는 실정이다.As a result, high-resolution LCDs, such as thin-film transistor (TFT) LCDs, are extremely expensive, and FED is barely manufactured except for lab-level monochrome display devices.

한편 전술한 전착법을 평판표시장치의 형광층 형성에 이용하고자 하는 시도가 있었다. 이것은 전극패턴을 음극으로 하여 형광체가 포함된 전착액에 침지시켜 통전시킴으로써 전극패턴상에 형광층을 부착시키는 구성이다. 전착법은 미세한 두께의 형광층을 균일하게 얻을 수 있는 우수한 효과가 있다.Meanwhile, an attempt has been made to use the electrodeposition method described above for forming a fluorescent layer of a flat panel display. This is a structure in which a fluorescent layer is attached onto the electrode pattern by immersing and energizing the electrodeposition liquid containing the phosphor using the electrode pattern as a cathode. The electrodeposition method has an excellent effect of uniformly obtaining a fluorescent layer having a fine thickness.

그러나 전착법의 사용시 각 전극패턴을 전기적으로 상호 분리할 수 없으므로 표시부에만 형광층을 선별적으로 형성한다든가 복수색의 형광층을 별도로 형성할 수 없어서 이는 단색의 형광층 형성에나 제한적으로 사용할 수 있을 뿐 복수종류의 형광층 형성에는 사용할 수 없는 문제가 있다.However, the electrode pattern cannot be electrically separated from each other when the electrodeposition method is used. Therefore, the fluorescent layer may not be selectively formed only on the display unit or the fluorescent layer of a plurality of colors may be separately formed. In addition, there is a problem that cannot be used for forming a plurality of kinds of fluorescent layers.

이와같은 문제의 해결을 위해 본원인은 제3도에 도시된 바와같은 구성원리를 가지는 "평판표시소자"의 형광층 형성방법을 동일자로 출원(출원번호 추후보정)하고 있다.In order to solve such a problem, the present applicant has filed the same method (application number later corrected) for forming a fluorescent layer of a "flat display element" having the membership as shown in FIG.

이 방법은 도전전극(1)상에 표시부(D)를 노출시키는 동시에 버스부(B)의 일부를 노출시키는 창(W)을 가지는 절연층(2)을 형성하는데, 창(W)은 형광층(P)의 색에 따라 복수의 레벨(L1~L3)을 가진다. 즉 동일한 색의 형광층(P)이 형성될 도전전극(1)들의 창(W)은 동일레벨(L1~L3)에 위치하여 각 레벨(L1~L3)의 창(W1~W3)들을 선택적으로 접속시킴으로써 각 형광층(P ; PR, PG, PB)을 순차적으로 전착시킬 수 있게 된다.This method forms an insulating layer (2) having a window (W) exposing the display portion (D) on the conductive electrode (1) while exposing a portion of the bus portion (B), wherein the window (W) is a fluorescent layer. According to the color of (P), it has several levels L1-L3. That is, the windows W of the conductive electrodes 1 on which the fluorescent layers P of the same color are to be formed are located at the same level L1 to L3 to selectively select the windows W1 to W3 of each level L1 to L3. By connecting, each fluorescent layer P (PR; PG, PB) can be electrodeposited sequentially.

즉 한 형광층(PR, PG, PB)의 형성시에는 한 레벨(L1~L3)의 창(W1~W3)들을 통해 해당 도전전극(1)들을 모두 동시에 접속시켜야 하는데, 도전전극(1)간의 피치(pitch)가 매우 조밀하므로 일반적인 접속장치로는 그 접속이 불가능하다. 미세피치의 다수의 전기적접속을 동시에 수행하는 접속장치로는 다수의 도전셀(conductive cell)을 배열한 제브라 커넥터(Zebra connector)등이 있으나 이는 동일한 전원의 동시공급에 부적절할 뿐만 아니라 접속저항이 커서 전착용 접속장치로는 적절하지 못하다.That is, when the fluorescent layers PR, PG, and PB are formed, all of the conductive electrodes 1 should be simultaneously connected through the windows W1 to W3 of one level L1 to L3. Since the pitch is very dense, the connection is impossible with a general connecting device. Connection devices that simultaneously perform multiple electrical connections of fine pitches include a zebra connector with a plurality of conductive cells, but this is not only suitable for simultaneous supply of the same power supply but also has a large connection resistance. It is not suitable as an electrodeposition device.

이와같은 종래의 문제점을 감안하여 본 고안의 목적은 미세피치로 배열된 다수의 접속점에 동시에 전압을 인가할 수 있어서, 특히 동일자의 "평판표시장치의 형광층 형성방법"의 구현에 적합한 접속장치를 제공하는 것이다.In view of such a conventional problem, an object of the present invention is to apply a voltage to a plurality of connection points arranged at a fine pitch at the same time, and in particular, a connection device suitable for implementing the same method of forming a fluorescent layer of a flat panel display device. To provide.

상술한 목적의 달성을 위해 본 고안에 의한 접속장치는 패널의 도전전극의 연장방향에 교차하도록 연장되는 몸체와, 도전전극간의 피치보다 조밀하게 배열되어 모체와 직교방향으로 소정길이만큼 연장되는 다수의 금속세선 (細線)들과, 이들 금속세선에 공통적으로 전원을 공급하는 전원공급선을 구비하는 것을 특징으로 한다.In order to achieve the above object, a connecting device according to the present invention includes a body extending to intersect the extending direction of the conductive electrode of the panel and a plurality of densely arranged than the pitch between the conductive electrodes and extending by a predetermined length in the direction perpendicular to the mother body. It is characterized by including a metal fine wire and a power supply line which supplies power to these metal fine wires in common.

본 고안의 한 특징에 의하면 금속세선들은 도전전극측을 향해 만곡된 헤드(head)부를 가진다.According to one feature of the present invention, the thin metal wires have a head portion curved toward the conductive electrode side.

이와같은 본 고안 접속장치의 구체적 특징과 이점들은 첨부된 도면을 참조한 이하의 바람직한 실시예의 설명으로 더욱 명확해질 것이다.Such specific features and advantages of the inventive device will become more apparent from the following description of the preferred embodiments with reference to the accompanying drawings.

제4도에서, 본 고안에 따른 접속장치는 패널(N ; 제4도에는 도시안됨)의 횡방향, 즉 도전전극(1)의 연장방향에 교차하는 방향으로 연장되는 몸체(3)와 이 몸체(3)에 직교하도록 소정길이만큼 연장되는 복수의 금속세선(4)을 구비한다. 금속세선(4)은 소정의 탄성과 도전성을 가지는 금속선으로 접속될 패널(N)의 도전전극(1)간의 피치보다 조밀한 피치로 배열된다.In FIG. 4, the connecting device according to the present invention includes a body 3 and a body extending in the transverse direction of the panel N (not shown in FIG. 4), that is, in a direction crossing the extending direction of the conductive electrode 1. A plurality of fine metal wires 4 extending by a predetermined length so as to be perpendicular to (3) are provided. The fine metal wires 4 are arranged at a pitch that is denser than the pitch between the conductive electrodes 1 of the panel N to be connected by metal wires having a predetermined elasticity and conductivity.

금속세선(4)들을 지지하는 몸체(3)는 다시 네크(neck ; 6)에 의해 지지되는 것이 바람직한데, 이 네크(6)는 또한 각 금속세선(4)들에 공통적으로 전원을 공급하는 전원공급선(5)을 지지한다.The body 3 supporting the fine metal wires 4 is preferably supported by a neck 6 again, which is also a power source for supplying power to each of the fine metal wires 4 in common. Support the supply line (5).

바람직하기로 각 금속세선(4)은 제5도에 잘 도시된 바와 같이 접속점, 즉 창(W)내의 도전전극(1)부위를 향해 만곡된 헤드부(4a)를 가져 도전전극(1)의 창(W)부위에 탄성접촉하게 된다.Preferably, each of the fine metal wires 4 has a head portion 4a curved toward the connection point, that is, the portion of the conductive electrode 1 in the window W, as shown in FIG. The window W is elastically contacted.

이러한 접속장치는 그 자체로서 또는 별도의 프레임(frame)에 의해 패널(N)을 지지 및 접속하는데, 이를 위해 몸체(3) 또는 프레임에는 패널(N)을 고정하는 적절한 클램핑(clamping)수단을 구비할 수 있다. 이때 접촉부위의 손상을 방지하기 위해 몸체(3)의 배면에는 적절한 탄성패드(7)가 구비될 수 있다.This connection device supports and connects the panel N on its own or by a separate frame, for which the body 3 or frame is provided with suitable clamping means for fixing the panel N. can do. In this case, an appropriate elastic pad 7 may be provided on the rear surface of the body 3 to prevent damage to the contact portion.

이와같은 본 고안 접속장치에 의해 제3도의 패널(N)을 접속시키는 과정을 제6도를 통해 살펴보기로 한다.The process of connecting the panel N of FIG. 3 by the device of the present invention as described above will be described with reference to FIG.

제6도에서, 본 고안 접속장치는 한 형광층(P), 예를들어 R 형광층(PR)의 형성을 위해 해당 레벨(L1)의 창(W1)들상에 위치하여 이를 통해 그 내부의 도전전극(1)들에 접속된다. 이때 다른 형광층(PG, PB)이 형성될 도전전극(1)들의 창(W2, W3)들은 다른 레벨(L2, L3)에 위치하므로 R 형광층(PR)이 형성될 도전전극(1)들만의 전기적 접속이 이루어지게 된다. 이때 금속세선(4)들간의 피치는 도전전극(1)들간의 피치보다 충분히 작으므로 창(W1)내의 각 도전전극(1)들에는 복수의 금속세선(4)들이 접속될 수 있다.In FIG. 6, the inventive connection device is located on the windows W1 of the corresponding level L1 for the formation of one fluorescent layer P, for example the R fluorescent layer PR, and thereby through the conductive material therein. Connected to the electrodes 1. At this time, since the windows W2 and W3 of the conductive electrodes 1 on which the other fluorescent layers PG and PB are to be formed are located at different levels L2 and L3, only the conductive electrodes 1 on which the R fluorescent layer PR is to be formed. Electrical connection is made. At this time, since the pitch between the fine metal wires 4 is sufficiently smaller than the pitch between the conductive electrodes 1, a plurality of fine metal wires 4 may be connected to each of the conductive electrodes 1 in the window W1.

이와같이 접속을 완료한 상태로 R 형광체가 포함된 전착조에서 전착을 진행하면 해당 도전전극(1)들의 표시부(D)상에 R 형광층(PR)이 형성된다.In this way, when electrodeposition is performed in the electrodeposition tank including the R phosphor with the connection completed, the R phosphor layer PR is formed on the display portion D of the conductive electrodes 1.

다음 본 고안 접속장치를 제2레벨(L2) 및 제3레벨(L3)에 접속시켜 순차적으로 G 형광층(PG)과 B 형광층(PB)을 전착시키면 칼라 형광면 또는 칼라필터가 완성된다.Next, the connection device of the present invention is connected to the second level L2 and the third level L3 to sequentially electrodeposit the G fluorescent layer PG and the B fluorescent layer PB, thereby completing a color fluorescent surface or a color filter.

이와같이 본 고안에 의하면 다수의 접속점에 대한 선택적 접속이 가능해지므로, 특히 동일자의 "평판표시소자의 형광층 형성방법"의 구현에 기여하여, 고화질 칼라 LCD나 칼라 FED의 구현에 큰 효과가 있다.As such, the present invention enables selective connection to a plurality of connection points, and thus contributes to the implementation of the same method of forming a "fluorescence layer of a flat panel display device" of the same, and has a great effect on the implementation of a high quality color LCD or color FED.

Claims (2)

절연층에 의해 도전전극의 표시부와, 버스부의 일부를 형광층의 색에 따른 다른 레벨의 창으로 노출시킨 평판표시소자의 전착을 위한 전극을 접속하는 장치로서, 상기 도전전극(1)의 연장방향에 교차하도록 연장되는 몸체(3)와, 상기 도전전극(1)의 피치보다 조밀하게 배열되어 상기 몸체(3)와 직교방향으로 소정길이만큼 연장되는 금속세선(4)들과, 상기 금속세선(4)들에 공통적으로 전원을 공급하는 전원공급선(5)을 구비하는 것을 특징으로 하는 평판표시소자의 전착전극 접속장치.A device for connecting the display portion of the conductive electrode and an electrode for electrodeposition of the flat panel display device in which a portion of the bus portion is exposed to a window of a different level according to the color of the fluorescent layer by an insulating layer, the extending direction of the conductive electrode 1 A body 3 extending to intersect with the body, metal wires 4 arranged more densely than the pitch of the conductive electrode 1 and extending by a predetermined length in a direction perpendicular to the body 3, and the metal wires ( Electrode electrode connection device of a flat panel display element characterized in that it comprises a power supply line (5) for supplying power in common to the 4). 제1항에 있어서, 상기 금속세선(4)이 상기 도전전극(1)측을 향해 만곡된 헤드부(4a)를 가지는 것을 특징으로 하는 평판표시소자의 전착전극 접속장치.2. The electrode electrode connection apparatus according to claim 1, wherein the thin metal wire (4) has a head portion (4a) curved toward the conductive electrode (1) side.
KR2019950011808U 1995-05-30 1995-05-30 Electrode connection device of flat display panel KR200150443Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950011808U KR200150443Y1 (en) 1995-05-30 1995-05-30 Electrode connection device of flat display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950011808U KR200150443Y1 (en) 1995-05-30 1995-05-30 Electrode connection device of flat display panel

Publications (2)

Publication Number Publication Date
KR960038317U KR960038317U (en) 1996-12-18
KR200150443Y1 true KR200150443Y1 (en) 1999-07-01

Family

ID=19414369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950011808U KR200150443Y1 (en) 1995-05-30 1995-05-30 Electrode connection device of flat display panel

Country Status (1)

Country Link
KR (1) KR200150443Y1 (en)

Also Published As

Publication number Publication date
KR960038317U (en) 1996-12-18

Similar Documents

Publication Publication Date Title
KR940008176B1 (en) Display device
US7068265B2 (en) Scan structure in display device, method for driving the display device, and method for manufacturing the same
US6965363B2 (en) Display module
US7963757B2 (en) Apparatus and method for patterning pixels of an electro-luminescent display device
JP2840641B2 (en) High efficiency panel display
JP2002287698A (en) Display device
JP3452380B2 (en) Organic EL display device and manufacturing method thereof
KR20080043541A (en) Display device
US20100317250A1 (en) Method of fabricating a color backlight device
CN101868753B (en) Field emission back light unit, cathode structure thereof and method for fabricating the same
JP3547360B2 (en) Field emission type display device and driving method thereof
KR200150443Y1 (en) Electrode connection device of flat display panel
KR200147978Y1 (en) Connecting apparatus of electrodeposited electrodes of flat panel display device
KR100201130B1 (en) Manufacturing method of fluorescent layer of flat panel display
KR20090013914A (en) Light emission device and display device provided with the same
KR100226167B1 (en) Fabricating method of fluorescent layer of flat panel display device
KR100201133B1 (en) Manufacturing method and board of fluorescent plane of plate display element
US8013512B1 (en) Flat panel display incorporating a control frame
JP4650840B2 (en) Light emitting device and display device
JP2008288203A (en) Light emitting device, and display device using the same as light source
US7671526B2 (en) Light emission device and display device including the light emission device
KR20080109213A (en) Light emission device and display device
KR100608888B1 (en) Mother Glass And Fabricating Method of Organic Electro Luminescence Device Using The Same
CN100578723C (en) Light emission device, method of manufacturing the light emission device, and display device
KR100766927B1 (en) Light emitting device and liquid crystal display with the light emitting device as back light unit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020326

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee