KR100201133B1 - Manufacturing method and board of fluorescent plane of plate display element - Google Patents
Manufacturing method and board of fluorescent plane of plate display element Download PDFInfo
- Publication number
- KR100201133B1 KR100201133B1 KR1019950022373A KR19950022373A KR100201133B1 KR 100201133 B1 KR100201133 B1 KR 100201133B1 KR 1019950022373 A KR1019950022373 A KR 1019950022373A KR 19950022373 A KR19950022373 A KR 19950022373A KR 100201133 B1 KR100201133 B1 KR 100201133B1
- Authority
- KR
- South Korea
- Prior art keywords
- fluorescent
- layer
- blocking layer
- conductive electrode
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
- H01J9/22—Applying luminescent coatings
- H01J9/221—Applying luminescent coatings in continuous layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/08—Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted or stored, e.g. backing-plates for storage tubes or collecting secondary electrons
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
본 발명은 평판표시소자에 복수의 형광층을 전착으로 형성할 수 있는 방법과 이에 적합한 기판을 개시한다.The present invention discloses a method for forming a plurality of fluorescent layers by electrodeposition on a flat panel display device and a substrate suitable for the same.
본원인의 선출원은 전착에 의한 형광층의 형성을 제안하였으나, 도전전극의 선택적 접속이 필요하여 고피치의 소자 제작시에는 어려움이 있었다.The applicant of the present application proposed the formation of a fluorescent layer by electrodeposition, but there was a difficulty in fabricating a high pitch device because the selective connection of the conductive electrode was required.
본 발명에서는 도전전극을 커먼 접속하고 차단층에 의해 형광층을 선택적으로 형성할 수 있도록 하였으며, 도전전극의 커먼접속에 특히 적합한 기판의 구성도 제안한다.In the present invention, it is possible to form a fluorescent layer selectively by a common connection between the conductive electrode and the blocking layer, and also propose a configuration of a substrate particularly suitable for common connection of the conductive electrode.
Description
제1도는 전계발광소자의 구성을 보이는 단면도.1 is a cross-sectional view showing the configuration of an electroluminescent device.
제2도 (a), (b)는 그 형광층 배열방식을 보이는 평면도.2 (a) and 2 (b) are plan views showing the fluorescent layer arrangement method.
제3도 및 제4도는 각각 본원인의 선출원 전착방식을 받는 평면도들.3 and 4 are plan views, respectively, subject to the applicant's prior application method.
제5도는 본 발명 방법을 보이는 흐름도.5 is a flow chart showing the method of the present invention.
제6도는 본 발명에 따른 제1방법의 흐름을 순차적으로 보이는 단면도들.6 is a cross-sectional view sequentially showing the flow of the first method according to the present invention.
제7도는 본 발명에 따른 제2방법의 흐름을 순차적으로 보이는 단면도들.7 is a cross-sectional view sequentially showing the flow of the second method according to the present invention.
제8도는 본 발명 방법의 구현에 적합한 기판의 구성을 보이는 평면도이다.8 is a plan view showing the configuration of a substrate suitable for implementing the method of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
N : 패널(panel) P : PR, PG, PB : 형광층N: panel P: PR, PG, PB: fluorescent layer
1, 1R, 1G, 1B : 도전전극 4 : 4R, 4G, 4B : 차단층1, 1R, 1G, 1B: conductive electrode 4: 4R, 4G, 4B: blocking layer
10 : 기판 40 : 전착(電着)접속부(接續部)10: substrate 40: electrodeposition connection part
41 : 커먼패턴(common pattern)41: common pattern
본 발명은 평판표시소자(Flat Display Panel0의 제조에 관한 것으로, 특히 미세박막층의 형광면을 제조할 수 있는 방법과 이를 구현하는데 적합한 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of flat display panels, and more particularly, to a method for manufacturing a fluorescent surface of a micro thin film layer and a device suitable for implementing the same.
고휘도와 속동성등에 의해 영상표시장치의 주종을 이루고 있는 음극선관은 그 크기가 크고 대화면의 구성이 어려우며 고전압을 사용하므로 소비전력이 크고 전자파발생등의 문제가 있다. 이에따라 저소비전력의 휴대용 영상표시장치의 구현을 위해 여러가지 평판표시 소자가 개발되어 사용되고 있다.Cathode ray tube, which is mainly dominated by video display device due to high brightness and high speed, has large size, difficult configuration of large screen, high voltage, high power consumption and electromagnetic wave generation. Accordingly, various flat panel display devices have been developed and used to implement a portable image display device having low power consumption.
이러한 평판표시소자로서 현재 가장 널리 사용되고 있는 것은 액정표시소자(LCD; Liquid Crystal Display)인데, 이는 전계의 인가에 따른 액정분자 배열의 변화를 이용하여 광을 투과및 차단시킴으로써 화상을 표시하는 장치이다. LCD에 있어서 칼라화상을 표시하는 방법은 R, G, B 각 색의 칼라필터를 화소상에 배열하여 각 화소를 선택적으로 구동하는 방법이다. 그런데 LCD는 자체발광이 없는 수동(Passive)형 화상표시소자이므로 칼라필터는 가능한한 얇은 층으로 구성되어야 고휘도의 화상을 형성할 수 있다. 또한 고해상도의 동화상의 구현을 위한 화소의 미세화에 따라 얇은 칼라필터, 즉 형광층의 미세형성은 고화질 LCD의 구현에 관건이 되고 있다.The most widely used as such a flat panel display device is a liquid crystal display (LCD), which is an apparatus for displaying an image by transmitting and blocking light by using a change in the arrangement of liquid crystal molecules according to the application of an electric field. A method of displaying a color image in an LCD is a method of selectively driving each pixel by arranging color filters of R, G, and B colors on the pixels. However, since the LCD is a passive image display device without self-luminous, the color filter should be composed of as thin layers as possible to form a high brightness image. In addition, with the miniaturization of pixels for realizing high resolution moving images, fine formation of thin color filters, ie, fluorescent layers, has become a key to the realization of high quality LCDs.
한편 이러한 평판표시소자의 발전과 함께 음극선관 분야에 있어서도 박형 표시소자로서의 평판음극선관의 구현을 위해 많은 연구가 진행되어 왔다. 이러한 평판 음극선관중의 하나가 제1도에 도시된 바와같은 전계발광소자(FED; Field Emission Display)이다.On the other hand, with the development of such flat panel display devices, many studies have been conducted for the implementation of flat panel cathode ray tubes as thin display devices in the field of cathode ray tubes. One such flat cathode ray tube is a field emission display (FED) as shown in FIG.
FED는 제1도에 도시된 바와같이 전면기판(F)측의 아노드(anode)부와 배면기판(R)측의 캐소드(cathode)부로 대향 구성되는데, 아노드부에는 소정패턴으로 형성된 ITO(Indium Tin Oxide)등의 투명도전막으로 구성된 아노드(A)상에 형광층(P)이 형성되어 있고, 캐소드부에는 절연층(1)으로 분리된 게이트(gate)전극(G)사이에 전자를 방출하는 에미터(emitter; E)들이 배열되어 있다.As shown in FIG. 1, the FED is composed of an anode portion on the front substrate F side and a cathode portion on the back substrate R side, and the ITO (ITO) formed in a predetermined pattern on the anode portion. The fluorescent layer P is formed on the anode A made of a transparent conductive film such as indium tin oxide, and electrons are interposed between the gate electrode G separated by the insulating layer 1 in the cathode portion. Emitting emitters E are arranged.
이러한 FED는 도시된 바와같이 예를들어 중앙의 한 아노드(A)에 선택전압을 인가하면 인접한 에미터(E)들로부터 이 아노드(A)를 향해 전자가 방출되어 형광층(P)을 발광시키는 소위 전계발광으로 구동된다.For example, as shown in FIG. 1, when a selection voltage is applied to a central anode A, electrons are emitted from adjacent emitters E toward the anode A to emit the fluorescent layer P. As shown in FIG. It is driven by so-called electroluminescence which emits light.
그런데 일반적인 음극선관은 형광체 입자가 크고 형광층의 두께가 어느 이상으로 두꺼워야 고휘도의 화상이 표시되는 반면, FED는 형광체 입자가 작고 형광층(P)이 얇을수록 고휘도로 발광되는 현상이 나타난다. 그 이유는 음극선관이 적어도 수십 KV의 고전압을 여기전압으로 사용하는 반면, FED는 수백 V 이하의 저전압을 여기전압으로 사용하므로 형광층(P)에서 표면 발광만이 발생되기 때문이다.However, a typical cathode ray tube exhibits a high brightness image when the phosphor particles are large and the thickness of the phosphor layer is at least thick, whereas the FED exhibits a phenomenon in which the phosphor particles are smaller and the phosphor layer P is thinner to emit light with higher luminance. This is because the cathode ray tube uses a high voltage of at least several tens of KV as the excitation voltage, whereas the FED uses a low voltage of several hundred V or less as the excitation voltage, so that only surface light emission occurs in the fluorescent layer P.
이상과 같이 LCD의 칼라필터나 FED의 형광층(P)은 매우 얇은 두께, 바람직하기로는 5㎛ 이하로 형성되지 않으면 안되는 바, 이는 실제 제조상 많은 문제를 야기하고 있다.As described above, the color filter of the LCD and the fluorescent layer P of the FED must be formed in a very thin thickness, preferably 5 μm or less, which causes many problems in actual manufacturing.
즉 화상표시장치의 형광층의 제조에는 침전법(흑백음극선관), 사진식각법(칼라음극선관)외에 미세층의 형성방법으로 더스팅(dusting)법, 광점착법, 인쇄법, 증착법, 전착(電着)법 등이 사용될 수 있으며, 평판 표시장치의 제조에는 이중 인쇄법과 증착법이 주로 사용되고 있다.That is, in the manufacture of the fluorescent layer of the image display apparatus, in addition to the precipitation method (black and white cathode ray tube) and the photolithography method (color cathode ray tube), the formation method of the micro layer is a dusting method, a light adhesion method, a printing method, a deposition method, an electrodeposition method. The denaturing method and the like can be used, and the duplex printing method and the vapor deposition method are mainly used for the manufacture of flat panel display devices.
그런데 인쇄법으로 형성할 수 있는 형광층의 최소 두께는 30㎛정도로 3색이상 다색의 패턴을 고해상도로 얇게 형성하기는 매우 어렵다. 또한 증착법의 경우에는 공정이 매우 복잡하여 비용이 많이 드는 단점이 있다.By the way, the minimum thickness of the fluorescent layer that can be formed by the printing method is about 30㎛ it is very difficult to form a thin pattern of three colors or more multi-color in high resolution. In addition, the deposition method has a disadvantage that the process is very complicated and expensive.
이에따라 박막트랜지스터(TFT) LCD등의 고해상도 LCD는 엄청난 고가이며, FED는 겨우 실험실단계의 단색 표시장치 이외에는 제조되지 못하고 있는 실정이다.As a result, high-resolution LCDs, such as thin-film transistor (TFT) LCDs, are extremely expensive, and FED is barely manufactured except for lab-level monochrome display devices.
한편 전술한 전착법을 평탄표시장치의 형광층 형성에 이용하고자 하는 시도가 있었다. 이것은 전극패턴을 음극으로 하여 형광체가 포함된 전착액에 침지시켜 통전시킴으로써 전극패턴상에 형광층을 부착시키는 구성이다. 전착법은 미세한 두께의 형광층을 균일하게 얻을 수 있는 우수한 효과가 있다.Meanwhile, an attempt has been made to use the electrodeposition method described above for forming a fluorescent layer of a flat panel display. This is a structure in which a fluorescent layer is attached onto the electrode pattern by immersing and energizing the electrodeposition liquid containing the phosphor using the electrode pattern as a cathode. The electrodeposition method has an excellent effect of uniformly obtaining a fluorescent layer having a fine thickness.
그러나 전착법의 사용시 각 전극패턴을 전기적으로 상호 분리할 수 없으므로 표시부에만 형광층을 선별적으로 형성한다든가 복수개의 형광층을 별도로 형성할 수 없어서 이는 단색의 형광층 형성에나 제한적으로 사용할 수 있을 뿐 복수종류의 형광층 형성에는 사용할 수 없는 문제가 있다.However, when the electrodeposition method is used, the electrode patterns cannot be electrically separated from each other, and thus, a fluorescent layer cannot be selectively formed only on the display unit or a plurality of fluorescent layers can be separately formed, which can be used only for forming a monochromatic fluorescent layer. There is a problem that it cannot be used to form plural kinds of fluorescent layers.
이에 따라 본원인은 LCD의 칼라필터나 FED의 형광층등 미세박막의 형광층을 전착(電着)에 의해 제조할 수 있는 방법들을 각각 평판표시소자의 형광층 형성방법이라는 명칭으로 1995. 5. 30자로 출원(2건 출원번호 추후보정)한 바 있다.Accordingly, the present inventors named the method of forming the fluorescent layer of the micro thin film such as the color filter of the LCD or the fluorescent layer of the FED by the electrodeposition, respectively. He applied for 30 characters (two revisions later).
이 방법들은 제3도 및 제4도에 도시된 바와 같이 패널(N)의 도전전극(1)상에 절연층(2)을 도포하여 형광층(P; PR, PG, PB)을 순차적으로 전착시킨뒤 절연층(2)을 열분해등으로 제거시키는 과정으로 수행된다.In these methods, as shown in FIGS. 3 and 4, the insulating layer 2 is applied on the conductive electrode 1 of the panel N to sequentially deposit the fluorescent layers P (PR, PG, and PB). After the insulating layer 2 is removed by pyrolysis or the like.
이러한 방법은 R, G, B 각 형광층(PR, PG, PB)이 형성될 도전전극(1)을 각 형광층(PR, PG, PB)의 전착시 선별적으로 통전시켜야 한다. 이에 따라 제3도에 도시된 방법에서는 절연층(2)상의 형광층(PR, PG, PB)별로 서로 다른 레벨(L1∼L3)에 창(Window; W; W1∼W3)을 형성하고 이 창(W; W1∼W3)을 통해 도전전극(1)을 선택적으로 접속시키게 구성된다.In this method, the conductive electrodes 1 on which R, G, and B fluorescent layers PR, PG, and PB are to be formed must be selectively energized during electrodeposition of each of the fluorescent layers PR, PG, and PB. Accordingly, in the method illustrated in FIG. 3, windows W and W1 to W3 are formed at different levels L1 to L3 for each of the fluorescent layers PR, PG, and PB on the insulating layer 2. It is configured to selectively connect the conductive electrode 1 via (W; W1 to W3).
한편 제4도에 도시된 방법에서는 각 레벨(L1∼L3)의 창(W; W1∼W3)상에 커먼전극(3)을 형성하여 각 레벨(L1∼L3)의 커먼전극(3)을 선택적으로 접속함으로써 각 형광층(PR, PG, PB)을 선별적으로 형성하도록 구성되어 있다.On the other hand, in the method shown in FIG. 4, the common electrode 3 is formed on the windows W (W1 to W3) of each level L1 to L3 to selectively select the common electrode 3 of each level L1 to L3. Each fluorescent layer PR, PG, PB is selectively formed by connecting with each other.
그러나 이와같은 방법들은 도전전극(1)들을 선별적으로 접속시켜야 하므로 미세 피치(pitch)로 구성되는 고해상도의 평판표시소자에서는 그 제조가 어려워지는 문제가 있다.However, such methods have a problem in that manufacturing is difficult in a high resolution flat panel display device having a fine pitch since the conductive electrodes 1 must be selectively connected.
이에 따라 본 발명의 목적은 도전전극들을 선택적으로 접속하지 않고도 복수의 형광층을 선별적으로 전착시킬 수 있는 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for selectively electrodepositing a plurality of fluorescent layers without selectively connecting conductive electrodes.
본 발명의 다른 목적은 이러한 방법의 구현에 적합한 기판을 제공하는 것이다.Another object of the present invention is to provide a substrate suitable for the implementation of this method.
본 발명 목적을 달성하는 제1의 형광층 형성방법은 복수의 형광층을 전착시키는 방법에 있어서, 도전전극을 커먼(common) 접속시킨 상태로, 한 형광층의 전착후 이를 차단층으로 피복하여 다음 형광층을 전착시키는 과정을 반복함으로써 복수의 형광층을 순차적으로 형성시키는 것을 특징으로 한다.According to a first method of forming a fluorescent layer, the method of electrodepositing a plurality of fluorescent layers is carried out in a state in which a conductive electrode is connected to a common electrode, and after the electrodeposition of one fluorescent layer is coated with a blocking layer, By repeating the process of electrodepositing the fluorescent layer is characterized in that to form a plurality of fluorescent layers sequentially.
본 발명 목적을 달성하는 제2의 방법은 차단층에 의해 해당 형광층이 형성될 도전전극만을 노출시켜 형광층을 전착시키는 과정을 반복함으로써 복수의 형광층을 순차적으로 형성시키는 것을 특징으로 한다.A second method of achieving the object of the present invention is characterized in that a plurality of fluorescent layers are sequentially formed by repeating a process of electrodeposition of the fluorescent layer by exposing only the conductive electrode on which the corresponding fluorescent layer is to be formed by the blocking layer.
이와같은 차단층은 패터닝(patterning)이 가능하며 각 형광층의 형성후 제거되어야 하므로 포로레지스터(photo register)로 구성되는 것이 바람직하다. 또한 제1방법이나 제2방법 어느 것이나 포지티브(positive) 또는 네가티브(negative)형 포토레지스터의 사용이 가능하지만, 제1방법은 포지티브, 제2방법은 네가티브형 포토레지스터가 사용되는 것이 더욱 바람직하다.Such a blocking layer may be patterned and should be removed after the formation of each fluorescent layer, so that the blocking layer is preferably composed of a photo register. In addition, either the first method or the second method can use a positive or negative type photoresist, but it is more preferable that the first method is a positive type and the second method is a negative type photoresist.
한편 이와같은 방법의 구현에 적합한 본 발명 기판은 표시부와 접속부를 가지는 기판의 외측에 접속부의 도전층 패턴과 연결되어 이를 커먼접속시키는 접속전극패턴이 형성된 전착접속부가 구비되는 것을 특징으로 한다.On the other hand, the substrate of the present invention suitable for the implementation of such a method is characterized in that the electrodeposition connection portion is formed on the outer side of the substrate having a display portion and the connection portion is formed with a connection electrode pattern connected to the conductive layer pattern of the connection portion for common connection.
이러한 본 발명의 구체적 특징과 이점들은 첨부된 도면을 참조한 이하의 바람직한 실시예들의 설명으로 더욱 명확해질 것이다.These specific features and advantages of the present invention will become more apparent from the following description of the preferred embodiments with reference to the accompanying drawings.
먼저 제5도에는 본 발명 방법의 기본적인 흐름이 도시되어 있는데, 단계(100)에서 패턴(N)상에 도전층을 형성하고 이를 패터닝(patterning)하여 도전전극(1)을 형성하고 나면 단계(110)∼단계(130)에서 R, G, B 각 형광층(P; PR, PG, PB)을 차단층(4)으로 마스킹(masking) 및 전착하여 형성하게 된다. 다음 단계(140)에서 잔류하는 차단층(4)을 제거한뒤, 단계(150)에서 전착접속부(5)를 절단해냄으로써 패널(N)상에 복수의 형광층(P; PR, PG, PB)의 형성이 완료된다.First, the basic flow of the method of FIG. 5 is illustrated in FIG. 5. In step 100, after the conductive layer is formed on the pattern N and patterned, the conductive electrode 1 is formed. In steps 130 to 130, R, G, and B fluorescent layers P (PR; PG, PB) are formed by masking and electrodepositing the blocking layer 4. After removing the remaining blocking layer 4 in the next step 140, and cutting the electrodeposition connecting portion 5 in step 150, a plurality of fluorescent layers (P; PR, PG, PB) on the panel (N) The formation of is completed.
여기서 단계(150)의 전착접속부(5)의 구성과 작용은 제8도를 통해 살펴보기로 하고, 먼저 단계(110)∼(130)의 마스킹 및 전착에 대해 살펴본다.Herein, the configuration and operation of the electrodeposition connecting part 5 of step 150 will be described with reference to FIG. 8, and first, the masking and electrodeposition of steps 110 to 130 will be described.
R, G, B 각 형광층(PR, PG, PB)의 마스킹 및 전착은 본 발명의 제1방법과 제2방법에 의해 수행될 수 있는바, 먼저 제6도를 참조하여 본 발명의 제1방법의 흐름을 설명한다.Masking and electrodeposition of each of the R, G, and B fluorescent layers PR, PG, and PB may be performed by the first and second methods of the present invention. First, referring to FIG. Describe the flow of the method.
제6도 (a) 내지 (j)에 도시된 본 발명의 제1방법은 차단층(4)이 먼저 형성된 형광층(PR, PG, PB)을 절연 차폐시키는 방식으로 이루어지는바, 이하의 설명에서는 세 형광층(PR, PG, PB)에 R, G, B 순으로 형성되는 예를 들기로 한다.The first method of the present invention shown in Figs. 6 (a) to (j) is performed by insulating shielding the fluorescent layers PR, PG, and PB in which the blocking layer 4 is formed first. An example in which the three fluorescent layers PR, PG, and PB are formed in the order of R, G, and B will be given.
제6도 (a)에서 도전전극(1;1R, 1G, 1B)이 패터닝된 패널(N)은 먼저 R전착조에 투입되어 모든 도전전극(1R, 1G, 1B)들이 커먼접속된 상태로 전착됨으로써 제6도 (b)와 같이 모든 도전전극(1R, 1G, 1B)상에 R형광층(PR)이 부착형성된다.In FIG. 6A, the panel N, in which the conductive electrodes 1; 1R, 1G, and 1B are patterned, is first introduced into the R electrodeposition electrode and electrodeposited with all the conductive electrodes 1R, 1G, and 1B connected in a common connection state. As shown in FIG. 6 (b), R-fluorescence layer PR is attached to all conductive electrodes 1R, 1G, and 1B.
다음 제6도 (c)와 같이 그 상부에 포토레지스터(4')를 도포한뒤, 제6도 (d)와 같이 마스크(M)를 통해 R 형광층(PR)이 형성될 부분만을 선택적으로 노광한다.Next, as shown in FIG. 6 (c), the photoresist 4 'is applied on the upper portion thereof, and then only a portion where the R fluorescent layer PR is to be formed through the mask M as shown in FIG. 6 (d). It exposes.
이 패널(N)을 세정등으로 현상하면 제6도 (e)와 같이 R형광층(PR)이 형성될 도전전극(1R)의 외부에만 포토레지스터(4')가 잔류하여 차단층(4R)을 형성하고, 나머지 도전전극(1G, 1B)상의 형광층(PR)은 현상에 의해 제거된 상태가 된다.When the panel N is developed by washing or the like, as shown in FIG. 6E, the photoresist 4 'remains only outside the conductive electrode 1R on which the R-fluorescence layer PR is to be formed, thereby blocking the blocking layer 4R. Is formed, and the fluorescent layer PR on the remaining conductive electrodes 1G and 1B is removed by development.
다음 이 패널(N)을 다시 G 전착조에 투입하여 전착시키면 제6도(f)와 같이 G, B 도전전극(1G, 1B)상에 G형광층(PG)이 부착형성되고, 차단층(4R)에 의해 절연된 R 도전전극(1R)상에는 G 형광층(PG)이 부착되지 않게 된다.Next, when the panel N is put back into the electrodeposition electrode G and electrodeposited, the G-fluorescence layer PG is attached to the G and B conductive electrodes 1G and 1B as shown in FIG. 6 (f), and the blocking layer 4R is formed. The G fluorescent layer PG is not adhered to the R conductive electrode 1R insulated by).
그러면 제6도 (g)와 같이 포토레지스터(4')를 상부에 도포하여 G 형광층(PG)이 형성될 부분을 선택적으로 노광하여 현상하면 제6도 (h)와 같이 R, G 도전전극(1R, 1G) 및 형광층(PR, PG)이 각각 차단층(4R, 4G)으로 절연차폐되고 B도전전극(1B)만이 노출된 상태가 된다.Then, as shown in FIG. 6 (g), the photoresist 4 'is applied on the upper portion to selectively expose and develop the portion where the G fluorescent layer PG is to be formed. As shown in FIG. (1R, 1G) and the fluorescent layers PR, PG are insulated and shielded with the blocking layers 4R, 4G, respectively, and only the B conductive electrode 1B is exposed.
그러면 이 패널(N)을 B전착조에 투입하여 전착하면 B형광층(PB)은 제6도 (i)에 도시된 바와 같이 B 도전전극(1B)상에만 부착형성된다.Then, when the panel N is placed in the electrodeposition electrode B and electrodeposited, the B-fluorescence layer PB is attached to only the B conductive electrode 1B as shown in Fig. 6 (i).
다음 차단층(4R, 4G)을 제거하고 나면 제6도 (j)와 같이 각 형광층(PR, PG, PB)이 각 해당 도전전극(1R, 1G, 1B)상에 형성된 패널(N)이 완성된다.After removing the blocking layers 4R and 4G, as shown in FIG. 6 (j), each of the fluorescent layers PR, PG, and PB is formed on the respective conductive electrodes 1R, 1G, and 1B. Is completed.
여기서 차단층(4; 4R, 4G)은 포토레지스터(4'), 특히 포지티브형 포토레지스터로 형성되는 것으로 설명되었는바, 차단층(4)은 이와같이 자외선등 빛의 조사(照射)로 경화되고 도전전극(1)이나 형광층(PR, PG, PB)에 영향을 미치지 않는 적절한 방법으로 제거될 수 있는 재질로 형성된다.It has been described here that the blocking layers 4 (4R, 4G) are formed of a photoresist 4 ', in particular a positive type photoresist, so that the blocking layer 4 is cured by irradiation of ultraviolet light and thus conductive. It is formed of a material that can be removed by an appropriate method that does not affect the electrode 1 or the fluorescent layers PR, PG, PB.
여기서 차단층(4)의 제거에 적절한 방법은 열분해방법인바, 예를들어 포토레지스터(4')가 PVA계 포지티브형으로 조성된 경우 적절한 분해온도는 200℃ 이상이다. 이러한 온도는 패널(N)의 봉합(sealing)을 위한 가열시 충분히 발휘될수 있으므로, 차단층(4)의 제거는 별도로 수행되지 않도록 구성될 수도 있다.The suitable method for removing the blocking layer 4 is a thermal decomposition method. For example, when the photoresist 4 'is formed into a PVA positive type, an appropriate decomposition temperature is 200 ° C or more. This temperature can be sufficiently exerted upon heating for sealing of the panel N, so that the removal of the barrier layer 4 may be configured so that it is not performed separately.
그런데 이러한 본 발명의 제1방법은 형광층(PR, PG, PB)을 형성하는 일부 형광체의 소모가 큰 문제가 있다. 즉 6도의 실시예에서는 R 형광층(PR)의 형광체는 최종 부착량의 3배, G형광층(PG)의 형광체는 최종 부착량의 2배 정도가 소요된다. 이러한 문제에 따라 R, G, B 각 형광층 (PR, PG, PB)의 형성순서를 원가순으로, 즉 가장 낮은 원가의 형광체를 먼저 전착시키고 원가가 높은 형광체를 최종적으로 도포시키는 방법이나, 소모된 형광체를 회수하여 재사용하는 방법등의 강구가 필요하게 된다.However, the first method of the present invention has a problem in that some of the phosphors for forming the fluorescent layers PR, PG, and PB are largely consumed. That is, in the embodiment of FIG. 6, the phosphor of the R fluorescent layer PR takes about three times the final deposition amount, and the phosphor of the G fluorescent layer PG takes about twice the final deposition amount. According to this problem, the order of forming the R, G, and B fluorescent layers (PR, PG, PB) in the order of the cost, that is, the electrode of the lowest cost is first electrodeposited and the high cost of the phosphor is finally applied or consumed. Steel balls such as a method of recovering and reusing the used phosphors are needed.
그러므로 제7도에 도시된 본 발명의 제2방법에서는 형광체의 소모량을 절감할 수 있도록 하였다.Therefore, in the second method of the present invention shown in FIG. 7, it is possible to reduce the consumption of the phosphor.
제7도 (a)와 같이 패터닝된 패널(N)의 도전전극(1)상에 제7도(b)와 같이 포토레지스터(4')를 전면적으로 도포한다.A photoresist 4 'is entirely coated on the conductive electrode 1 of the patterned panel N as shown in FIG. 7A as shown in FIG. 7B.
다음 제7도 (c)와 같이 마스크(M)를 통해 R 도전전극(1R) 상부를 선택적으로 노광시켜 현상하면 제7도 (d)와 같이 R 도전전극(1R)만이 노출되고, 나머지 도전전극(1G, 1B)들은 포토레지스터(4')의 잔류부에 의한 차단층(4R)으로 절연 차폐된 상태가 된다. 여기서 포토레지스터(4')는 부분적 제거를 위한 것이므로 네가티브형인 것이 바람직하다.Next, when the upper portion of the R conductive electrode 1R is selectively exposed and developed through the mask M as shown in FIG. 7 (c), only the R conductive electrode 1R is exposed as shown in FIG. 7 (d), and the remaining conductive electrodes are exposed. 1G and 1B are insulated and shielded by the blocking layer 4R by the remaining portion of the photoresist 4 '. Since the photoresist 4 'is intended for partial removal, the photoresist 4' is preferably negative.
그러면 패널(N)을 R 전착조에 투입하여 R 형광층(PR)을 형성하는데, G, B 도전전극(1G, 1B)은 차단층(4R)으로 차폐되고 R 도전전극(1R)만이 노출되어 있으므로 R 형광층(PR)은 제7도 (a)와 같이 R 도전전극(1R)상에만 형성된다.Then, the panel N is introduced into the R electrodeposition tank to form the R fluorescent layer PR. Since the G and B conductive electrodes 1G and 1B are shielded by the blocking layer 4R and only the R conductive electrode 1R is exposed. The R fluorescent layer PR is formed only on the R conductive electrode 1R as shown in FIG.
그러면 열분해등을 통해 차단층(4R)을 제거해 제7도 (f)와 같은 상태로 한뒤, 다시 그 상부에 포토레지스터(4')를 도포한다.Then, the barrier layer 4R is removed through pyrolysis and the like, as shown in FIG. 7 (f), and then the photoresist 4 'is applied to the upper portion.
그 다음 G 도전전극(1G)만을 선택적 노광 및 현상하여 G 도전전극(1G)만을 노출시킨다. 이를 G 전착조에 투잉하여 전착시키면 제7도 (h)와 같이 G 도전전극(1G)상에만 G 형광층(PG)이 부착형성된다.Then, only the G conductive electrode 1G is selectively exposed and developed to expose only the G conductive electrode 1G. When the electrode is deposited in a G electrodeposition tank, the G fluorescent layer PG is attached to only the G conductive electrode 1G as shown in FIG.
그러면 차단층(4G)을 다시 열분해등으로 제거한뒤 포토레지스터(4')를 다시 도포하고 노광 및 현상하여 B 도전전극(1B)만을 노출시키는 차단층(4B)을 형성하고 이를 B 전착조에서 전착시킴으로써 제7도 (i)와 같은 패널(N)을 얻게 된다.Then, the barrier layer 4G is removed again by pyrolysis or the like, and the photoresist 4 'is then applied again, exposed and developed to form a barrier layer 4B exposing only the B conductive electrode 1B and electrodeposited in the B electrodeposition tank. By doing so, panel N as shown in FIG. 7 (i) is obtained.
다음 잔여 차단층(4B)을 제거하고 나면 제7도 (j)와 같이 각 도전전극(1R, 1G, 1B)상에 해당 형광층(PR, PG, PB)이 형성된 패널(N)이 완성된다.After removing the remaining blocking layer 4B, the panel N in which the corresponding fluorescent layers PR, PG, and PB are formed on each of the conductive electrodes 1R, 1G, and 1B is completed as shown in FIG. 7 (j). .
이와같은 제2방법의 경우에는 제1방법에 비해 차단층(4)의 제거과정이 2회 추가되나 형광체의 소모량은 감소된다. 따라서 제1방법과 제2방법은 경제성이나 생산성등에 따라 선택될 수 있고, 경우에 따라서는 양 방법의 부분적인 병행도 가능하게 된다.In the case of the second method, the removal process of the blocking layer 4 is added twice compared with the first method, but the consumption of the phosphor is reduced. Therefore, the first method and the second method can be selected according to economical efficiency or productivity, and in some cases, partial parallelism of both methods is also possible.
이와같이 본 발명에 의하면 미세한 피치로 형성된 도전전극(1)을 형광층(PR, PG, PB)별로 선택적 접속하는 대신, 도전전극(1)은 커먼접속하고 차단층(4)에 의해 각 형광층(PR, PG, PB)을 선택적으로 형성할 수 있어서 고피치의 고해상도 평판표시소자의 제조에도 용이하게 적용할 수 있게 된다.As described above, according to the present invention, instead of selectively connecting the conductive electrodes 1 formed with a fine pitch for each of the fluorescent layers PR, PG, and PB, the conductive electrodes 1 are connected in common and the respective blocking layers 4 are separated by the blocking layer 4. PR, PG, PB) can be selectively formed, and thus it can be easily applied to the manufacture of high pitch high resolution flat panel display devices.
그런데 커먼접속의 경우에도 각 도전전극(1)은 그 패드부에서 하나씩 접촉식으로 접속할 수밖에 없으므로, 접속의 신뢰성이 낮고 접촉저항이 높아지는 문제가 있게 된다.However, even in the case of common connection, since each conductive electrode 1 can only be contacted by the pad part one by one, there is a problem of low connection reliability and high contact resistance.
이에따라 제8도에 도시된 기판(10)에 있어서는 패널(N)의 외측단을 연장하여 이에 전착접속부(40)를 형성하게 된다. 즉 패널(N)은 형광층(PR, PG, PB)이 형성될 표시부(20)와, 표시부(20)의 도전전극(1)이 외부로 접촉될 패드부(30)를 가지게 된다. 본 발명에서는 이 패널(N)의 소요크기보다 큰 폭으로 기판(10)을 형성하여 패드부(30)의 도전전극(1)을 연결하는 커먼패턴(4)을 형성한 전착접속부(40)를 구비한다.Accordingly, in the substrate 10 shown in FIG. 8, the outer end of the panel N is extended to form the electrodeposition connecting portion 40. That is, the panel N has a display unit 20 on which the fluorescent layers PR, PG, and PB are to be formed, and a pad unit 30 to which the conductive electrode 1 of the display unit 20 is to be contacted to the outside. In the present invention, the electrodeposition connecting portion 40 having a common pattern 4 for connecting the conductive electrode 1 of the pad portion 30 by forming the substrate 10 with a width larger than the required size of the panel N is formed. Equipped.
이 커먼패턴(41)에 전착전원등을 접속함으로써 모든 도전전극(1)은 커먼접속될 수 있고, 도전전극(1)상에 형광층(PR, PG, PB)의 형성이 완료되고 나면 전착접속부(40)는 절단되어 제거된다. 그러면 커먼접속되었던 패드부(30)의 도전전극(1)은 다시 분리되어, 외부 구동회로등으로부터 적절한 구동신호나 데이타를 선택적으로 공급하여 구동할 수 있게 된다.By connecting an electrodeposition power supply or the like to the common pattern 41, all the conductive electrodes 1 can be connected in common, and after the formation of the fluorescent layers PR, PG, PB on the conductive electrode 1 is completed, the electrodeposition connecting portion 40 is cut off and removed. Then, the conductive electrode 1 of the pad portion 30 which has been connected in common is separated again, so that it is possible to selectively supply appropriate driving signals or data from an external driving circuit or the like to drive the same.
이상과 같이 본 발명에 의하면 복수의 형광층을 전착에 의해 수 ㎛의 얇고 균일한 층으로 임의의 패턴으로 얻을 수 있게 되어 TFT LCD등의 칼라 구현과, 칼라 FED의 구성을 가능하게 하는 효과가 있다.As described above, according to the present invention, a plurality of fluorescent layers can be obtained in an arbitrary pattern by a thin and uniform layer of several micrometers by electrodeposition, which has the effect of enabling color realization such as TFT LCD and construction of color FED. .
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950022373A KR100201133B1 (en) | 1995-07-27 | 1995-07-27 | Manufacturing method and board of fluorescent plane of plate display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950022373A KR100201133B1 (en) | 1995-07-27 | 1995-07-27 | Manufacturing method and board of fluorescent plane of plate display element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008281A KR970008281A (en) | 1997-02-24 |
| KR100201133B1 true KR100201133B1 (en) | 1999-06-15 |
Family
ID=19421709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950022373A KR100201133B1 (en) | 1995-07-27 | 1995-07-27 | Manufacturing method and board of fluorescent plane of plate display element |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100201133B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990034468A (en) * | 1997-10-29 | 1999-05-15 | 엄길용 | Method of forming fluorescent layer in plasma display device |
-
1995
- 1995-07-27 KR KR1019950022373A patent/KR100201133B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990034468A (en) * | 1997-10-29 | 1999-05-15 | 엄길용 | Method of forming fluorescent layer in plasma display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008281A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7963757B2 (en) | Apparatus and method for patterning pixels of an electro-luminescent display device | |
| KR100750061B1 (en) | Method for forming color filter, method for forming light emitting element layer, method for manufacturing color display device comprising them, or color display device | |
| KR101586673B1 (en) | Organic light emitting display device and method for fabricating the same | |
| KR940008176B1 (en) | Display device | |
| CN106611826B (en) | Quantum stippling film display panel and preparation method thereof | |
| KR101252083B1 (en) | Organic electro-luminescence display device and fabricating method thereof | |
| CN109216413A (en) | OLED shows equipment and its manufacturing method | |
| US7724323B2 (en) | Pattern-forming method for manufacturing device having partitioning layer formed on foundation layer with preliminary partitioning and residue fragment formed by removing part of partitioning layer | |
| US6380673B1 (en) | Organic electroluminescence display | |
| CN1638546B (en) | Dual panel type organic electroluminescent display device and method of fabricating the same | |
| US7452567B2 (en) | Method for fabricating color filter of liquid crystal display device | |
| US6388387B1 (en) | Optical element | |
| US20080055509A1 (en) | Color backlight device and liquid crystal display thereof | |
| US11456342B2 (en) | Organic light emitting diode back plate and method of manufacturing same | |
| JPH03105894A (en) | Thin film el device | |
| KR100201133B1 (en) | Manufacturing method and board of fluorescent plane of plate display element | |
| JPH10512690A (en) | Electroluminescence display device | |
| EP1580812A2 (en) | Organic electro-luminescence device and fabricating method thereof | |
| KR100201130B1 (en) | Manufacturing method of fluorescent layer of flat panel display | |
| KR100226167B1 (en) | Fabricating method of fluorescent layer of flat panel display device | |
| US20050052594A1 (en) | Liquid crystal display and method of fabricating the same | |
| KR100228778B1 (en) | Fabricating method of fluorescent layer of flat panel display device | |
| KR200147978Y1 (en) | Connecting apparatus of electrodeposited electrodes of flat panel display device | |
| KR200150443Y1 (en) | Electrode connection device of flat display panel | |
| US20060290643A1 (en) | Organic electroluminscent display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030226 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |