KR200148384Y1 - 차동 증폭 회로 - Google Patents
차동 증폭 회로 Download PDFInfo
- Publication number
- KR200148384Y1 KR200148384Y1 KR2019960062915U KR19960062915U KR200148384Y1 KR 200148384 Y1 KR200148384 Y1 KR 200148384Y1 KR 2019960062915 U KR2019960062915 U KR 2019960062915U KR 19960062915 U KR19960062915 U KR 19960062915U KR 200148384 Y1 KR200148384 Y1 KR 200148384Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- output
- collector terminal
- input unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시키기 위한 차돌 증폭 회로가 개시되어 있다. 제1 입력부에서 양의 전압을 입력받는 제1 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시킨다. 제2 입력부 에서 제1 입력부와 저항을 통하여 상호 접속되고, 음의 전압을 입력받는 제2 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시킨다 제1 출력부에서 제1 입력부(10)의 출력단에 접속되고, 제1 출력 단자가 형성되어 변화된 전류를 외부로 출력시킨다 그리고,제2 출력부에서 제2 입력부의 출력단에 접속되고,제2 출력 단자가 형성되어 변화된 전류를 출력시킨다. 차동 증폭 회로의 구성이 간단하고, 온도 특성 및 노이즈 특성이 우수하다.
Description
본 고안은 차동 증폭 회로에 관한 것으로, 특히 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시키기 위한 차동 증폭 회로에 관한 것이다.
일반적으로, 연산 증폭 회로(Operational .Amplifier CirGuit)는 증폭 회로의 일종으로서, 가산이나 감산 또는 미분이나 적분 등의 여러 가지 연산을 수행하도록 구 성된 장치이다 연산 증폭 회로는 차동 증폭기, 에미터 플로어, 에미터 접지 증폭기 및 전력 증폭기가 내장되어 구성된다.
그러나, 이와 같은 종래의 연산 증폭 회로는 회로의 구성이 복잡하다. 또한, 입력 전압에 비하여 출력되는 전압이 선형적이지 못하였으며,온도 및 노이즈 특성이 우수하지 못하는 문제점이 있었다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로, 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시킴으로써, 온도 특성 및 노이즈 특성이 우수하여 각종 측정 장비에 범용적으로 사용될 수 있는 차동 연상 증폭 회로를 제공하는 데 그 목적이 있다.
제1도는 본 고안에 따른 차돌 증폭 회로를 보여주기 위한 회로도이다.
제2도는 제1도의 차동 증폭 회로를 이용한 대역 통과 필터의 동작을 설명하기 위한 블록도이다.
제3도는 제1도의 차동 증폭 회로의 출력 특성을 보여주기 위한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1 입력부 20 : 제2 입력부
30 : 제1 출력부 40 : 제2 출력부
RE : 저항 Q1∼Q16 : 트랜지스터
상기의 목적을 달성하기 위한 본 고안의 일 실시예에 따른 차동 증폭 회로는, 양의 전압을 입력받는 제1 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제1 입력부;
제1 입력부와 저항을 통하여 상호 접속되고, 음의 전압을 입력받는 제2 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제2 입력부;
제1 입력부(10)의 출력단에 접속되고. 제1 출력 단자가 형성되어 변화된 전류 를 외부로 출력시키는 제1 출력부; 그리고,
제2 입력부의 출력단에 접속되고, 제2 출력 단자가 형성되어 변화된 전류를 출력시키는 제2 출력부로 이루어진다.
본 고안에 의하면, 차동 증폭 회로의 구성이 간단하고, 온도 특성 및 노이즈 특성이 우수하다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다.
제1도는 본 고안의 실시예에 따른 차동 증폭 회로를 보여주기 위한 회로도이고, 제2도는 제1도의 차동 증폭 회로를 이용한 대역 통과 필터의 동작을 설명하기 위 한 블록도이고, 제3도는 제1도의 차동 증폭 회로의 출력 특성을 보여주기 위한 그래프이다.
제1도에서 보는 바와 같이, 본 고안의 일 실시예에 따른 차동 연상 증폭부는 제1 입력부(10) 및 제2 입력부(2O), 제1 출력부(30) 및 제2 출력부(40)로 구성된다. 상기 제1 입력부(10)는 구동 전원(Vcc)이 정전류원의 역할을 수행하는 저1 정전류원 (I1)이 접속되고,상기 정전류원(ll)의 출력측에는 제13 트랜지스터(Q13)의 콜렉터 단 자가 접속된다. 상기 제13 트랜지스터(Q13)는 콜렉터 단자와 베이스 단자가 상호 접 속되어 다이오드와 같은 기능을 수행한다 또한, 상기 제13 트랜지스터(Q13)의 에미터 단자에는 PNP형 제14 트랜지스터(Q14)의 에디터 단자가 접속된다. 상기 제14 트랜지스터(Q14)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제 14 트랜지스터(Q14)의 콜렉터 단자에는 제2 정전류원(I2)이 접속된다. 상기 제2 정전류원(I2)의 출력단은 접지된다. 여기서, 상기 제13 트랜지스터(Q13)의 에미터 단자 및 PNP형 제14 트랜지스터(Q14)의 에미터 단자의 사이에서 양(+)의 입력단인 제1 입력 단자(Vi1)가 형성된다.
또한, 상기 제1 정전류원(I1)과 병렬로 제 9 트랜지스터(Q9)의 에미터 단자가 구동 전원(Vcc)에 접속된다. 상기 제 9 트랜지스터(Q9)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제 9 트랜지스터(Q9)의 콜렉터 단자에는 상기 13 트랜지스터(Q13)의 커런트 미러(CURRENT MIRROR)인 제1 트랜지스터(Q1)의 콜렉터 단자가 접속된다. 제1 트랜지스터(Q1)의 에미터 단자에는 PNP형 제14 트랜지스터(Q14)의 커런트 미러인 PNP형 제2 트랜지스터(Q2)의 에미터 단자가 접속된다. 제2 트랜지스터(Q2)의 콜렉터 단자에는 제10트랜지스터(Q10)의 콜렉터 단자가 접속된다. 상기 제10 트랜지스터(Q10)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제10 트랜지스터(Q10)의 에미터 단자는 접지된다.
또한, 상기 제2 입력부(20)는 구동 전원(Vcc)에 정전류원의 역할을 수행하는 제3 정전류원(I3)이 접속되고, 상기 정전류원(I3)의 출력측에는 제15 트랜지스터(Q15)의 콜렉터 단자가 접속된다. 상기 제15 트랜지스터(Q15)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제15 트랜지스터(Q15)의 에미터 단자에는 PNP형 제16 트랜지스터(Q16)의 에미터 단자가 접속된다. 상기 제16 트랜지스터(Q16)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제16 트랜지스터(Q16)의 콜렉터 단자에는 제2 정전류원(I4)이 접속된다. 상기 제2 정전류원(I2)의 출력단은 접지된다. 여기서, 상기 제15 트랜지스터(Q15)의 에미터 단자 및 PNP형 제16 트랜지스터(Q16)의 에미터 단자의 사이에서 음(-)의 입력단인 제2 입력 단자(Vi2)가 형성된다.
또한, 상기 제3 정전류원(I3)과 병렬로 제11 트랜지스터(Q11)의 에미터 단자가 구동 전원(Vcc)에 접속된다. 상기 제11 트랜지스터(Q11)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제11 트랜지스터(Q11)의 콜렉터 단자에는 상기 제15 트랜지스터(Q15)의 커런트 미러인 제3 트랜지스터(Q3)의 콜렉터 단자가 접속된다. 제3 트랜지스터(Q3)의 에미터 단자에는 PNP형 제16 트랜지스터(Q16)의 커런트 미러인 PNP형 제4 트랜지스터(Q4)의 에미터 단자가 접속된다. 제4 트랜지스터(Q4)의 콜렉터 단자에는 제12 트랜지스터(Q12)의 콜렉터 단자가 접속된다. 상기 제12 트랜지스터(Q12)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제12 트랜지스터(Q12)의 에미터 단자는 접지된다.
그리고, 상기 제1 출력부(30)는 상기 제1 입력부(10)의 제 9 트랜지스터(Q9)와 커런트 미러를 이루는 제7 트랜지스터(Q7)의 콜렉터단에 상기 제1 입력부(10)의 제10 트랜지스터(Q10)와 커런트 미러를 이루는 제8 트랜지스터(Q8)가 접속되고, 상기 제8 트랜지스터(Q8)의 에미터 단자는 접지된다. 상기 제7 트랜지스터(Q7)의 콜렉터단 및 상기 제8 트랜지스터(Q8)의 콜렉터 단자 사이에서 제1 출력 단자(io1)가 형성된다.
마찬가지로, 상기 제2 출력부(40)는 상기 제2 입력부(20)의 제11 트랜지스터(Q11)와 커런트 미러를 이루는 제5 트랜지스터(Q5)의 콜렉터단에 상기 제2 입력부(20)의 제12 트랜지스터(Q12)와 커런트 미러를 이루는 제6 트랜지스터(Q6)가 접속되고, 상기 제6 트랜지스터(Q6)의 에미터 단자는 접지된다. 상기 제5 트랜지스터(Q5)의 콜렉터단 및 상기 제6 트랜지스터(Q6)의 콜렉터 단자 사이에서 제2 출력 단자(io2)가 형성된다.
여기서, 제1 입력부(10)의 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)의 에미터단과 제2 입력부(20)의 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4)의 에미터단은 특정 값을 지닌 저항(RE)에 의하여 상호 접속된다.
이와 같이 구성된 본 고안의 일 실시예에 따른 차동 증폭 회로의 상세한 동작을 설명하면 다음과 같다.
제1 입력부(10)의 제1 입력 단자(Vi1)를 통하여 양의 전압이 입력되고, 제2 입력부(20)의 제2 입력 단자(Vi2)를 통하여 음의 전압이 입력된다. 제1 입력부(10)의 구동 전원(Vcc)에서 출력된 전원이 제1 정전류원(I1)을 통하여 제13 트랜지스터(Q13)의 콜렉터 단자에 인가된다. 상기 제13 트랜지스터(Q13)는 다이오드와 같은 기능을 수행하기 때문에, 정전류원(I1)에서 인가된 전류는 제13 트랜지스터(Q13)를 통하여 흐르게 된다. 이때, 상기 제13 트랜지스터(Q13)의 커런트 미러인 제1 트랜지스터(Q1)를 통해서도 상기 제13 트랜지스터(Q13)에서 흐르는 전류와 동일한 전류인IE1이 흐르게 된다.
제2 입력부(10)의 구동 전원(Vcc)에서 출력된 전원이 제3 정전류원(I3)을 통하여 제15 트랜지스터(Q15)의 콜렉터 단자에 인가된다. 상기 제15 트랜지스터(Q15)는 다이오드와 같은 기능을 수행하기 때문에, 정전류원(I3)에서 인가된 전류는 제15 트랜지스터(Q15)를 통하여 흐르게 된다. 이때, 상기 제15 트랜지스터(Q15)의 커런트 미러인 제3 트랜지스터(Q3)를 통해서도 상기 제15 트랜지스터(Q15)에서 흐르는 전류와 동일한 전류인 IE3가 흐르게 된다.
상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1은 저항(RE)을 통하여 제2 입력부(20)에 인가된다. 즉, 제1 입력부(10)는 양의 전원이 인가되고, 제2 입력부(20)에는 음의 전원이 인가되므로 제1 입력부(10)에 인가된 전위가 크게 되어 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS가 된다.
여기서, 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS는와 같이 된다. 즉, 입력된 양의 전압 Vi1과 음의전압 Vi2의 차이에 반비례하도록 결정된다. 따라서, 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS는 상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1에서 제2 트랜지스터(Q2)를 통해서 흐르는 전류인 IE2를 감산한 값과 동일하게 된다.
여기서, 상기 제1 입력부(10)의 제 9 트랜지스터(Q9)와 커런트 미러를 이루는 제7 트랜지스터(Q7)를 통하여는 IE1이 흐르고, 제1 입력부(10)의 제10 트랜지스터(Q10)와 커런트 미러를 이루는 제8 트랜지스터(Q8)를 통하여는 IE2가 흐른다.
따라서, 제1 출력부(30)를 통하여 출력되는 전류 IO1은 상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1에서 제2 트랜지스터(Q2)를 통해서 흐르는 전류인 IE2를 감산한 값이 된다.
마찬가지 결과로, 제2 출력부(40)를 통하여 출력되는 전류 IO2은 상기 제3 트랜지스터(Q3)를 통해서 흐르는 전류 IE3에서 제4 트랜지스터(Q4)를 통해서 흐르는 전류인 IE4를 감산한 값이 된다.
상기 제1 출력부(30)를 통하여 출력되는 전류 IO1은와 같이 된다. 따라서, 제1 출력부(30)의 이득은가 되어와 같이 되고, 상기 제2 출력부(40)의 이득은와 같이 된다.
따라서, 도 3에서 보는 바와 같이 본 발명의 일 실시예에 따른 차동 증폭 회로는 입력 전압에 대하여 출력 전류가 직선적으로 변화하는 선형적인 특성을 나타내게 되는 것이다.
본 발명의 일실시예에 따른 차동 증폭 회로의 일 사용예는 도 2에서 보는 바와 같은, 상기 차동 증폭 회로를 다수개 연결하여 구성된 밴드 패스 필터(BAND PASS FILTER)가 있다. 양의 전압 및 음의 전압을 입력받아 각각의 이득이인 다수의 차동 증폭 회로(OP1∼OP6)를 도3에서 보는 바와 같이 다단 연결하면 각각 미분 및 적분 동작을 수행하여 특정 대역만을 통과시키는 밴드 패스 필터의 역할을 수행하는 것이다.
이상에서 상술한 바와 같이, 본 고안의 일 실시예에 따른 차동 증폭 회로는 양의 전압 및 음의 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시킴으로써, 온도 특성 및 노이즈 특성이 우수하여 각종 측정 장비에 범용적으로 사용될 수 있다.
이상에서 첨부된 도면을 참조하여 본 고안을 일 실시예에 의해 구체적으로 설명하였지만, 본 고안은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.
Claims (5)
- 양의 전압을 입력받는 제1 입력 단자(VI1)가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제1 입력부(10); 상기 제1 입력부(10)와 저항(RE)을 통하여 상호 접속되고, 음의 전압을 입력받는 제2 입력 단자(VI2)가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제2 입력부(20); 상기 제1 입력부(10)의 출력단에 접속되고, 제1 출력 단자(IO1)가 형성되어 변화된 전류를 외부로 출력시키는 제1 출력부(30); 그리고, 상기 제2 입력부(20)의 출력단에 접속되고, 제2 출력 단자(IO2)가 형성되어 변화된 전류를 출력시키는 제2 출력부(40)로 이루어진 차동 증폭 회로.
- 제1항에 있어서, 상기 제1 입력부(10)는 구동 전원(Vcc)에 제1 정전류원(I1)이 접속되고, 제1 정전류원에는 제13 트랜지스터(Q13)의 콜렉터 단자가 접속되고, 상기 제13 트랜지스터(Q13)의 에미터 단자에는 PNP형 제14 트랜지스터(Q14)의 에미터 단자가 접속되고, 상기 제14 트랜지스터(Q14)의 콜렉터 단자에는 제2 정전류원(I2)이 접속되고, 상기 제2 정전류원(I2)의 출력단은 접지되고, 상기 제1 정전류원(I1)과 병렬로 제 9 트랜지스터(Q9)가 구동 전원(Vcc)에 접속되고, 상기 제 9 트랜지스터(Q9)의 콜렉터 단자에는 상기 제13 트랜지스터(Q13)의 커런트 미러인 제1 트랜지스터(Q1)의 콜렉터 단자가 접속되고, 제1 트랜지스터(Q1)의 에미터 단자에는 상기 제14 트랜지스터(Q14)의 커런트 미러인 PNP형 제2 트랜지스터(Q2)의 에미터 단자가 접속되고, 제2 트랜지스터(Q2)의 콜렉터 단자에는 제10 트랜지스터(Q10)의 콜렉터 단자가 접속되고, 상기 제10 트랜지스터(Q10)의 에미터 단자는 접지되고, 상기 제13 트랜지스터(Q13)의 에미터 단자 및 PNP형 제14 트랜지스터(Q14)의 에미터 단자의 사이에 제1 입력 단자(Vi1)가 형성되느 것을 특징으로 하는 차동 증폭 회로.
- 제1항에 있어서, 상기 제2 입력부(20)는 제1 입력부(10)와 특정 값을 지닌 저항(RE)에 의하여 상호 접속되고, 구동 전원(Vcc)에 제3 정전류원(I3)이 접속되고, 제3 정전류원(I3)에는 제15 트랜지스터(Q15)의 콜렉터 단자가 접속되고, 상기 제15 트랜지스터(Q15)의 에미터 단자에는 PNP형 제16 트랜지스터(Q16)의 에미터 단자가 접속되고, 상기 제16 트랜지스터(Q16)의 콜렉터 단자에는 제4 정전류원(I4)이 접속되고, 상기 제4 정전류원(I4)의 출력단은 접지되고, 상기 제3 정전류원(I3)과 병렬로 제11 트랜지스터(Q11)가 구동 전원(Vcc)에 접속되고, 상기 제11 트랜지스터(Q11)의 콜렉터 단자에는 상기 제15 트랜지스터(Q15)의 커런트 미러인 제3 트랜지스터(Q3)의 콜렉터 단자가 접속되고, 제3 트랜지스터(Q3)의 에미터 단자에는 상기 제16 트랜지스터(Q16)의 커런트 미러인 PNP형 제4 트래니스터(Q4)의 에미터 단자가 접속되고, 제4 트랜지스터(Q4)의 콜렉터 단자에는 제12 트랜지스터(Q12)의 콜렉터 단자가 접속되고, 상기 제12 트랜지스터(Q12)의 에미터 단자는 접지되고, 상기 제15 트랜지스터(Q15)의 에미터 단자 및 PNP형 제16 트랜지스터(Q16)의 에미터 단자의 사이에 제2 입력 단자(Vi2)가 형성되는 것을 특징으로 하는 차동 증폭 회로.
- 제1항 또는 제2항에 있어서, 상기 제1 출력부(30)는 상기 제1 입력부(10)의 제9 트랜지스터(Q9)와 커런트 미러를 이루는 제7 트랜지스터(Q7)의 콜렉터단에 상기 제1 입력부(10)의 제10 트랜지스터(Q10)와 커런트 미러를 이루는 제8 트랜지스터(Q8)가 접속되고, 제7 트랜지스터(Q7)의 콜렉터단 및 상기 제8 트랜지스터(Q8)의 콜렉터 단자 사이에서 제1 출력 단자(io1)가 형성되는 것을 특징으로 하는 차동 증폭 회로.
- 제1항 또는 제3항에 있어서, 상기 제2 출력부(40)는 상기 제2 입력부(20)의 제11 트랜지스터(Q11)와 커런트 미러를 이루는 제5 트랜지스터(Q5)의 콜렉터단에 상기 제2 입력부(20)의 제12 트랜지스터(Q12)와 커런트 미러를 이루는 제6 트랜지스터(Q6)가 접속되고, 상기 제6 트랜지스터(Q6)의 에미터 단자는 접지된다. 상기 제5 트랜지스터(Q5)의 콜렉터단 및 상기 제6 트랜지스터(Q6)의 콜렉터 단자 사이에서 제2 출력 단자(io2)가 형성되는 것을 특징으로 하는 차동 증폭 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960062915U KR200148384Y1 (ko) | 1996-12-30 | 1996-12-30 | 차동 증폭 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960062915U KR200148384Y1 (ko) | 1996-12-30 | 1996-12-30 | 차동 증폭 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980049750U KR19980049750U (ko) | 1998-10-07 |
| KR200148384Y1 true KR200148384Y1 (ko) | 1999-06-15 |
Family
ID=19486491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960062915U KR200148384Y1 (ko) | 1996-12-30 | 1996-12-30 | 차동 증폭 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200148384Y1 (ko) |
-
1996
- 1996-12-30 KR KR2019960062915U patent/KR200148384Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980049750U (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1210087A (en) | Voltage to current converting circuit | |
| EP0144647B1 (en) | Differential amplifier | |
| KR100239619B1 (ko) | 전압-전류 변환 회로 | |
| US5162751A (en) | Amplifier arrangement | |
| KR200148384Y1 (ko) | 차동 증폭 회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US4634996A (en) | Operational amplifier | |
| US6891437B2 (en) | Current amplifier structure | |
| US4983863A (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
| JPWO2004032319A1 (ja) | 温度補償機能付き差動増幅器 | |
| US4766396A (en) | Current source type current output circuit using current mirrors | |
| US6424210B1 (en) | Isolator circuit | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| EP0384510A1 (en) | Differential amplifier | |
| JP2994516B2 (ja) | 差動増幅回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| EP0583815B1 (en) | Common-mode signal sensor | |
| KR930008345Y1 (ko) | 전류제어 증폭기 | |
| JP3267897B2 (ja) | 利得制御回路 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| KR100376484B1 (ko) | 차동 전류/전압 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |