KR20010111285A

KR20010111285A - 전류 검출 유닛

Info

Publication number: KR20010111285A
Application number: KR1020017012492A
Authority: KR
Inventors: 니오크토마스; 요델게르트; 보르니하인쯔
Original assignee: 추후제출; 아에게 니더스판눙스테크니크 게엠바하 운트 코 카게
Priority date: 1999-03-31
Filing date: 2000-01-19
Publication date: 2001-12-17
Also published as: JP2002541460A; WO2000060366A1; CA2368901A1; CN1180266C; CN1353818A; DE19914772A1; AU2438700A; EP1166131A1; KR100681577B1

Abstract

본 발명은 표면 전계의 측정 원리를 기초로 한 전류계에 관한 것이다. 전류에 비례하는 자계에 의해 여자되는 방식으로 배치된 홀 센서(1)가 사용된다. 균일한 방식으로 정량적으로 측정될 반대 극 신호를 갖는 전계를 검출하는 방식으로 2개의 홀 센서가 배치된다. 홀 센서로부터 출력 신호를 감산하는 것에 의해, 전류의 측정치가 증폭되는 반면, 외부 기생 유도(external parasitic induction)는 제거된다.

Description

전류 검출 유닛{CURRENT METER}

현재까지는, 분권 아이솔레이션 증폭기(shunt isolation amplifier)와, 페라이트 코어(ferrite core) 및 홀 센서(Hall sensor)를 포함하는 측정 장치 뿐만아니라 LEM 변환기를 사용하여 전류를 측정하였다. 그러나, 이러한 공지된 장치들은 상당한 단점을 수반한다.

예컨대, 분권 레지스턴트(shunt resistant)에 의해 전류를 측정할 때, 측정될 전류는 정밀 저항기(precision resistor)를 통과하고 전류에 의해 야기되는 전압 강하가 측정된다. 이러한 종류의 측정에는, 회로 차단기의 주변환경의 가열의 원인이 되는 불필요한 에너지가 소모된다. 또한, 이러한 전류 측정장치는 피 측정전류 회로내에 반드시 통합되어 피 측정 전류 자체에 영향을 미치므로, 분류기(shunt resistor)의 크기에 따라 측정 결과가 다소 왜곡되는 원인이 된다. 또한, 이런 방식으로, 전압이 높은 경우에는 잠재적인 분리 측정이 불가능하다.

LEM 변환기의 경우에, 전류의 흐름이 측정될 도체의 둘레에 페라이트 코어가 배치된다. 이 페라이트 코어의 둘레에는 제 2 코일이 배치되며, 이러한 제 2 코일에 의해 전류가 제어되어 결과적인 자계가 0으로 조절된다. 이런 방식으로, 잠재적인 분리 측정은 가능하지만, 이러한 종류의 측정 비용은 높다.

홀 센서에 의해, 홀 효과를 이용하여 자계를 비교적 적절하게 측정할 수 있다. 홀 센서는 이 홀 센서에 작용하는 자계에 비례하는 전압을 발생시킨다. 발생되는 이러한 홀 효과는 사용되는 재료에 따라 가변적인 강도를 가지며, 그 중 가장 바람직한 것은 반도체로 제조된 홀 센서이다. 따라서, 홀 센서에 의해, 반도체를 통해 흐르는 전류에 의해 유도되는 자계를 측정할 수 있다. 이런 방식으로, 전류가 잠재적인 분리 방법으로 측정된다.

그러나, 측정하는 동안 홀 센서에 의해 발생된 전압은 낮으며, 정상 상태에서 자계는 외부의 영향을 받기 때문에, 자계의 증폭이 필요하고 일반적으로 이것은 페라이트 코어에 의해 달성된다. 그러나, 이 장치에서, 사용된 자기 코어의 포화 작용으로 인해 비 직선성(non-linearity)이 발생한다. 이 때문에, 전류가 특정의 한정된 범위에서 충분히 정확한 방법으로만 측정될 수 있지만, 이 범위 외부에서 측정된 전류는 포화 작용으로 인해 실제 전류로부터 상당히 벗어나게 되는 단점이 발생한다. 또한, 이러한 측정장치의 비용은 페라이트 코어로 인해 비교적 높다.

결론적으로, 포화 작용으로 인해 비 직선성이 발생하고, 장치가 미소 전기 강도만을 가지며, 장치가 비교적 고가의 원인이 되고, 그 밖에 장치 자체의 소비량이 높은 한, 종래 기술에 따른 장치는 불리하다.

발명의 요약

따라서, 본 발명은 전류값을 잠재적인 분리 방법으로 검출하고, 충분히 정밀하며, 또 전파방해에 견디는 정도(degree of immunity to interfering)가 높은 적절한 가격의 전류 검출 유닛을 형성하는 목적을 기초로 한다.

이러한 문제점은 청구범위 제 1 항에 개시된 전류 검출 유닛에 의해서 해결된다. 이것은 본 발명에 따른 전류 검출 유닛이 도체상에 배치된 적어도 2개의 홀 센서를 포함한다는 것을 의미한다. 홀 센서는, 도체를 통해 흐르는 전류에 의해 발생되는 자계를 절대량으로 균일하게 검출할 뿐만아니라 방해 전계(interference field)를 절대량으로 균일하게 검출하고, 그리고 상이한 신호를 갖는 자계 또는 방해 전계를 각각 검출하도록 배치된다.

다른 실시예는 청구범위의 종속항에 개시되어 있다.

따라서, 전류 측정값은 가산 또는 감산에 의해 증폭되지만, 외부의 간섭으로 인한 방해 전계는 제거된다.

본 발명에 따른 전류 검출 유닛에 의하면, 추가의 페라이트 코어가 필요하지 않기 때문에, 전류 값의 검출을 저렴한 비용으로 실행하는 것이 바람직한 방법으로 달성된다. 또한, 방해 뿐만아니라 고 절연 전압의 영향을 거의 받지 않는다.

본 발명에 따르면, 직류 전류 범위의 단순한 전자 릴리스 트리거(electronic release trigger)용의 전류 검출 유닛을 달성할 수 있으며, 상기 전류 검출 유닛은 4kV 까지의 직류 전류에 대해 잠재적인 분리 방법으로 전류값을 검출한다.

첨부 도면을 참조하여, 본 발명을 실시예를 통해 아래에 보다 상세히 설명할것이다.

본 발명은 수 kV 까지의 공칭 전압을 갖는 에너지 분배 시설에서 고 직류 전류의 잠재적인 분리 측정을 위한 전류 검출 유닛에 관한 것이다.

도 1은 제 1 실시예에 따라 도체에 고정된 전류 검출 유닛을 포함하는 과전류 계전기를 나타내는 개략적 사시도,

도 2는 도 1에 따른 전류 검출 유닛을 보다 상세히 도시한 일부 확대 사시도,

도 3은 제 2 실시예에 따른 전류 검출 유닛의 확대 사시도,

도 4는 제 1 또는 제 2 실시예에 따른 전류 검출 유닛용 평가 회로의 블록 다이아그램,

도 5는 제 3 실시예에 따른 4개의 홀 센서를 포함하는 전류 검출 유닛용 평가 회로의 블록 다이아그램.

도 1은 본 발명의 제 1 실시예에 따른 과전류 계전기(over-current relay)를 나타내는 개략 사시도이다. 이 과전류 계전기는 기본 스위치(BS) 및 아크 켄칭 시스템(arc quenching system)(LS)을 포함하며, 이 아크 켄칭 시스템의 정확한 기능은 본 실시예에 있어 중요하지 않으므로 그에 대한 보다 상세한 설명은 생략한다.

전류 검출 유닛(SMA)은 도체(2)에 고정되어 있다. 이 전류 검출 유닛(SMA)은 각각 표면 전계 측정 또는 홀 효과(Hall effect)의 원리를 바탕으로 한다.

제 1 실시예에 따른 전류 검출 유닛(SMA)은 도 2에 보다 상세히 도시되어 있다. 여기서, 2개의 홀 센서(1a, 1b)는 도체(2)의 일부분에서 서로 대향 상태로 배치되어 있다.

2개의 홀 센서(1a, 1b)를 사용하는 이유는, 자계가 비교적 약하고 주변환경, 즉 방해 전계로부터의 간섭에 의해 방해를 받기 때문이다. 이러한 외부의 간섭을 피하기 위해서, 2개의 홀 센서가 전류의 흐름에 의해 발생되는 자계의 절대량을 균일하게 측정하지만, 서로 대향된 신호에 의해 자계를 각각 측정하도록 배치된다. 도체(2)를 통해 흐르는 전류의 절대량을 B라고 하면, 홀 센서(1a)가 예컨대 자계 +B를 측정하는 한편, 다른 홀 센서(1a)는 자계 -B를 측정한다.

2개의 홀 센서(1a, 1b)로부터의 출력 신호는 감산된다. 이런 방식으로, 방해 전계가 출력 신호로부터 제거되고 자계의 측정값이 증대된다. 따라서, 예컨대 종래 기술에 따른 페라이트 코어에 의해 자계 자체를 보강할 필요가 없다. 왜냐하면, 신호의 감산에 의해 방해 전계가 최대의 가능한 정도로 제거되고 측정될 자계의 강한 측정 신호가 발생되기 때문이다.

홀 센서(1a)의 측정 신호는 MW1a로 표시하고, 홀 센서(1b)의 측정값은 MW1b로 표시할 것이다. 2개의 홀 센서가 서로 충분히 가깝게 배치되면, 2개의 홀 센서에서 방해 전계는 동일한 것으로 추정할 수 있다. 따라서, 측정값의 결과는 다음과 같다.

MW1a = +B + S

MW1b = -B + S

여기서, S는 방해 전계를 나타내는 역할을 한다. 따라서, 2개의 측정치의 감산에 의한 전체의 측정값(MW)은 다음과 같다.

MW = MW1a - MW1b = +B - (-B) + S - S = 2B

따라서, 방해 전계가 소멸되고 유효 측정값은 두배로 된다.

변형예로, 2개의 홀 센서는 각각 상이한 신호를 갖는 전체의 측정된 자계(즉, 유효 자계(B)는 같은 신호를 가지며, 방해 전계(S)는 상이한 신호를 가짐)를 측정하도록 배치될 수 있다. 이 경우에, 방해 전계는 가산에 의해 소멸된다.

MW1a = B + S

MW1b = B - S

MW = MW1a + MW1b = 2B

전술한 바와 같이, 홀 센서의 배치에 있어서 탐침 상호간의 거리가 가능한 한 짧으므로, 가능하다면 방해 전계가 홀 센서의 위치마다 동일하다는 것을 알아야 한다. 또한, 자계 강도는 전류 변위의 영향을 받지 않는다는 것이 중요하다. 이와 관련하여, 홀 센서를 원형 도체상에 배치하는 것이 유리하다. 도 2에 따르면, 에컨대 도체(2)는 홀 센서에서 원형 도체로 구성되어 있다.

2개의 홀 센서가 도체에서 흐르는 전류에 의해 발생되는 자계의 절대량을 동일하게 측정하도록 2개의 홀 센서는 도체(2)로부터 동일한 거리에 배치되어야 한다.

그 밖에, 홀 센서(1)는 도 2에 도시된 바와 같이 도체(2)가 2개의 홀 센서(1) 사이에 연장되도록 배치될 수 있다. 이러한 배치는 자계의 절대량을 반대신호에 의해 균일하게 검출하도록 홀 센서를 배치하는 가능한 일례이다. 물론, 2개의 홀 센서(1)가 도체(2)의 일측면상에서 서로 직접 이웃하여 배치되는 배치상태와 같은 다른 배치도 예상할 수 있다.

도 1에 따르면, 2개의 홀 센서(1)로 이루어진 전류 검출 유닛은 소정의 도체 배열 내에, 예컨대 도 1에 따르면, 도체(2) 및 복귀 도체(4)를 포함하는 과전류 계전기 내에 설치된다. 따라서, 복귀 도체(4)의 영향을 고려하여 적어도 알려진 간섭이 도체의 구성에 의해 감소되도록 홀 센서(1a, 1b)를 배치하고 조정할 수 있다. 따라서, 제 1 실시예에 따른 전류 검출 유닛은 공지된 강성 도체의 배치에 바람직하게 사용될 수 있다.

다음에, 공지되지 않은 도체의 배치에 사용될 수도 있는 제 2 실시예에 따른 전류 검출 유닛에 대해 설명한다.

이 전류 검출 유닛은 도 3에 도시되어 있다. 도 3에 따르면, 2개의 홀 센서는 관상 실드(shield)(3)로 포위되어 있다. 이것의 측정에 의해, 외부의 간섭이 차폐되어 보다 정밀한 측정이 가능해진다.

전술한 실시예에 따르면, 2개의 홀 센서, 즉 한 쌍의 홀 센서가 사용된다. 그러나, 이들 홀 센서의 쌍을 변경하여 방해 전계가 제거되고 측정치 신호가 가산된다면 어떤 수의 홀 센서 쌍도 사용할 수 있다.

홀 센서의 수를 증가시키는 것에 의해, 방해 전계에 대한 결과적인 측정치(MW)의 간격은 증대될 수 있다. 왜냐하면, 각 쌍의 홀 센서의 방해 전계가 제거되는 한편, 측정 신호는 2배로 되기 때문이다. 이것은, n 쌍의 홀 센서에 의해 2n 배의 자계가 측정된다는 것을 의미한다.

다음에, 2개의 홀 센서를 포함하는 제 1 또는 제 2 실시예에 따른 전류 검출 유닛의 평가 회로에 대해 도 4를 참조하여 설명한다.

2개의 홀 센서(11, 21)가 관상 도체(L)상의 서로 대향 위치에 배치되어 있다. 이들 홀 센서는 서로 대향 위치에 배치되어 2개의 홀 센서로부터의 출력 신호의 감산에 의해 방해 전계가 제거되도록 한다.

홀 센서(11)로부터의 출력 신호는 먼저 온도 보상 센서(12)에 전송된다. 온도가 측정결과에 미치는 영향은 온도 보상 센서(12)에 의해 제거된다. 보상된 신호는 증폭기(13)에 의해 증폭되고, 증폭된 신호는 신호의 편차가 균형을 이루는 오프셋 평형장치(offset balancing arrangement)(14)에 전송된다.

같은 방법으로, 홀 센서(21)로부터의 출력 신호가 온도 보상 센서(22)와, 증폭기(23)와, 오프셋 평형장치(24)에 전송된다. 신호는 오프셋 평형장치(14, 24)에 의해 서로 균형을 이루어 감산기(5)에 공급된다.

감산기(5)는 2개의 측정 신호를 서로 감산하고 결과적인 신호를 출력하며, 이러한 결과적인 신호는 앞서 설명한 바와 같이 방해 전계가 제거된 신호이다. 감산기(5)로부터의 출력 신호는 증폭기(6)에 의해 증폭되고 적당한 추가의 처리 유닛에 출력된다. 일례로, 과전류 릴리스(over-current release)(8) 및 신호 변환 인터페이스(7)가 도 4에 도시되어 있다. 과전류 릴리스는 제 1 실시예에서 설명한 바와 같은 릴리스일 수 있다. 신호 변환 인터페이스(7)는, 예컨대 측정 신호에 비례하는 전류를 출력하고 전류의 범위는 예컨대 4 내지 20㎃ 이다. 그 밖에, 참조부호(9)에 이르는 점선으로 표시된 바와 같이 추가의 인터페이스가 접속될 수 있다.

앞서 설명한 바와 같이, 전류 검출 유닛의 홀 센서의 수는 2개에 한정되지 않으며, 어떤 수의 홀 센서의 쌍도 사용 가능하다.

다음에, 도 5를 참조하여 제 3 실시예에 따른 4개의 홀 센서를 포함하는 전류 검출 유닛의 평가 회로에 대해 설명한다.

도면에서, 같은 참조 부호는 도 4에서와 같은 구성요소에 상응한다. 이것은 도면의 상측 절반부에 도시되고 온도 보상 센서(12, 22)와, 증폭기(13, 23)와, 오프셋 평형장치(14, 24)를 포함하는 2개의 브랜치(branch)가 도 4에 따른 장치에 상응한다는 것을 의미한다. 이들 2개의 브랜치의 출력 신호는 방해 전계를 소멸하는 역할을 하는 감산기(51)에 의해 서로 감산된다. 추출기(51)로부터의 출력 신호는 가산기(15)에 공급되기 전에 증폭기(61)에 의해 증폭된다.

이러한 배치 외에, 2개의 추가의 홀 센서(31, 41)가 도체상에 배열되고, 이들은 홀 센서(11, 21)의 배치에 대해, 예컨대 90°만큼 공간적으로 변위되어 있다. 전술한 바와 마찬가지로, 홀 센서(31)로부터의 출력 신호는 온도 보상 센서(32)에 전송되고, 온도 보상된 신호는 증폭기(33)에 의해 증폭되며, 오프셋 평형장치(34)에 의해 오프셋 평형이 실행된다. 홀 센서(41)로부터의 출력 신호는 온도 보상 센서(42)에 전송되고, 온도 보상된 신호는 증폭기(43)에 의해 증폭되며, 오프셋 평형장치(44)에 의해 오프셋 평형이 실행된다. 이어서, 오프셋 평형장치(34, 44)의 출력 신호는 감산기(52)에 의해 서로 감산되고, 감산기(52)로부터의 출력 신호는 가산기(15)에 전송되기 전에 증폭기(62)에 의해 증폭된다.

가산기(15)는 2 쌍의 홀 센서(11, 21 및 31, 41)로부터의 결과적인 측정 신호를 가산한다. 전체 신호는 증폭기(16)에 의해 증폭된 다음 도 4에 따른 평가 회로에서와 같이 추가의 유닛(7, 8, 9)에 전송된다.

제 3 실시예에 따르면 2쌍의 홀 센서가 사용되었다. 전술한 바와 같이, 홀 센서의 쌍의 수를 그 이상으로 사용할 수도 있다. 그러한 장치의 평가 회로는 도 5에 따른 것과 유사한 방식으로 구성되고, 이어서 가산기(15)에 여러 신호가 공급될 수도 있다.

도 4 및 도 5에 따른 평가 회로가 수정되면, 제 1 실시예의 설명에서 언급한 바와 같이 출력 신호의 가산에 의해 방해 전계가 제거되는 배치를 홀 센서에 선택할 수 있다. 다시 말하면, 이 경우 홀 센서는, 도체에 의해 발생되는 자계를 동일한 신호에 의해 검출하지만, 방해 전계를 상이한 신호에 의해 검출하도록 각각 배치되어야 한다. 평가 회로에서, 제 3 실시예에 따른 감산기(5)는 그 후에 가산기로 교체되어야 한다. 2쌍의 홀 센서를 갖는 평가 회로의 변형에 있어서, 감산기(51, 52)는 각각 제 4 실시예에 따른 가산기로 교체되어야 한다.

이상, 표면 자계 측정의 원리에 바탕을 둔 전류 검출 유닛을 설명하였다. 전류 검출 유닛은 도체(2)상에 배치된 적어도 2개의 홀 센서(1a, 1b)를 포함한다. 홀 센서는 도체를 통해 흐르는 전류에 의해 발생되는 자계의 절대량을 균일하게 검출할 뿐만아니라 방해 전계의 절대량을 균일하게 검출하고, 또 자계 또는 방해 전계를 상이한 신호에 의해 각각 검출하도록 배치되어 있다. 따라서, 전류 측정치는가산이나 감산에 의해 증폭되지만, 방해 전계에 의한 외부의 간섭은 제거된다.

Claims

전류 검출 유닛에 있어서,

도체(2)상에 배치된 적어도 2개의 홀 센서(1a, 1b)를 포함하고,

상기 홀 센서(1a, 1b)는 상기 도체(2)를 통해 흐르는 전류에 의해 발생되는 자계를 절대량으로 동일하게 검출할 뿐만아니라 방해 전계를 절대량으로 동일하게 검출하고 그리고 자계 또는 방해 전계를 상이한 신호에 의해 각각 검출하ㄷ록 배치되어 있는

전류 검출 유닛.
제 1 항에 있어서,

상기 홀 센서(1a, 1b)는 상기 도체(2)를 통해 흐르는 전류에 의해 발생되는 자계가 상이한 신호를 갖는 2개의 홀 센서에 의해 각각 검출되도록 배치되고,

상기 홀 센서(1a, 1b)의 출력 신호는 서로 감산되는

전류 검출 유닛.
제 1 항에 있어서,

상기 홀 센서(1a, 1b)는 상기 도체(2)를 통해 흐르는 전류에 의해 발생되는자계가 동일한 신호를 갖는 2개의 홀 센서에 의해 검출되도록 배치되고,

상기 홀 센서(1a, 1b)의 출력 신호가 가산되는

전류 검출 유닛.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 2개의 홀 센서(1a, 1b)는 상기 도체(2)가 상기 2개의 홀 센서 사이에 연장되도록 배치되는

전류 검출 유닛.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

상기 홀 센서(1a, 1b)와 상기 도체(2)의 둘레에 장착된 실드(shield)(3)를 포함하는

전류 검출 유닛.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 도체(2)는 원형 도체인

전류 검출 유닛.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

상기 홀 센서(1a, 1b)는 서로 최소의 가능한 거리를 갖는

전류 검출 유닛.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 홀 센서(1a, 1b)는 상기 도체(2)에 대해 동일한 거리를 각각 갖는

전류 검출 유닛.
제 2 항에 있어서,

여러 쌍의 홀 센서(11, 21 및 31, 41)가 제공되어 있고, 각 쌍의 홀 센서의 출력 신호는 감산기(5, 51, 52)에 의해 서로 감산되며, 상기 각 쌍의 홀 센서로부터의 결과적인 출력 신호는 가산기(15)에 의해 가산되는

전류 검출 유닛.
제 3 항에 있어서,

여러 쌍의 홀 센서(11, 21 및 31, 41)가 제공되어 있고, 각 쌍의 홀 센서로부터의 출력 신호는 가산기에 의해 가산되고 상기 각 쌍의 홀 센서로부터의 결과적인 출력 신호는 가산기(15)에 의해 가산되는

전류 검출 유닛.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,

홀 센서(11, 21, 31, 41)의 출력 신호가 온도 보상 센서(12, 22, 32, 42)에 공급되는

전류 검출 유닛.