KR20010079427A - Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier - Google Patents
Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier Download PDFInfo
- Publication number
- KR20010079427A KR20010079427A KR1020010042924A KR20010042924A KR20010079427A KR 20010079427 A KR20010079427 A KR 20010079427A KR 1020010042924 A KR1020010042924 A KR 1020010042924A KR 20010042924 A KR20010042924 A KR 20010042924A KR 20010079427 A KR20010079427 A KR 20010079427A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- film
- thin film
- intermediate metal
- metal thin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 구리막을 갖는 금속배선에서 확산방지막 내에 확산방지막과 동일한 종류의 중간 금속박막을 형성한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which an intermediate metal thin film of the same type as a diffusion barrier is formed in a diffusion barrier in a metal wiring having a copper film.
반도체 집적회로의 제조 공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 이 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 소자들을 전기적으로 연결하는 공정을 배선 공정 또는 금속선 연결 공정(Metallization)이라 하는데,이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서관건이 되고 있다.The manufacturing process of a semiconductor integrated circuit is largely divided into a process of forming elements on a silicon substrate and a process of electrically connecting the elements. The process of electrically connecting the dual devices is called a wiring process or metallization process (Metalization), which is a key to improving the yield and reliability as the integration of the device increases.
현재 배선 재료로 널리 쓰이고 있는 금속은 알루미늄이다. 그러나, 소자의 집적도가 증가함에 따라 배선 폭은 감소하고 총 길이는 증가하게 되어 RC 시정수로 표시되는 신호전달 지연시간이 길어지게 된다. 또한 배선 폭이 감소함에 따라 전기적 이동(Electromigration)이나 응력 이동(Stress Migration)에 의한 배선의 단락이 중요한 문제로 대두되고있다. 따라서, 동작 속도가 빠르고 신뢰성있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력 이동에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화되는 추세에 있다.The metal widely used as wiring material is aluminum. However, as the degree of integration of the device increases, the wiring width decreases and the total length increases, resulting in a long signal transmission delay expressed by the RC time constant. In addition, as the wiring width decreases, a short circuit of the wiring due to electromigration or stress migration has become an important problem. Therefore, in order to fabricate a fast and reliable device, there is a tendency that the wiring process is changed in the direction of wiring using copper having a lower specific resistance than aluminum and having a higher resistance to electrical movement or stress movement.
그렇지만, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 이산화규소(SiO2)에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한, 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 100배 정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 더욱이, 구리는 SiO2내에서 확산계수도 큰 것으로 알려져 있는데, 이는 구리 배선 사이의 절연 특성을 감소시키게 된다. 결국 실리콘이나 SiO2내에서 구리가 가지는 큰 확산계수는 소자의 신뢰성을 크게 저하시키게 된다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기위해서는, 구리의 실리콘 및 SiO2로의 빠른 확산을 방지할 수 있는 확산방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.However, copper does not have the other excellent properties of aluminum, except for its low resistivity and high melting point. For example, copper does not have a dense protective film such as Al 2 O 3 , poor adhesion to silicon dioxide (SiO 2 ), and dry etching is difficult. In addition, copper has a diffusion coefficient approximately 100 times larger than that of aluminum in silicon, and copper diffused into silicon is known to form a deep energy level between band gaps. Moreover, copper is known to have a high diffusion coefficient in SiO 2 , which reduces the insulating properties between copper interconnects. As a result, the large diffusion coefficient of copper in silicon or SiO 2 greatly reduces the reliability of the device. Therefore, in order to secure the reliability of the device in the copper wiring process, it is essential to develop a diffusion barrier (Diffusion Barrier) that can prevent the rapid diffusion of copper into silicon and SiO 2 .
그러나, 신뢰성이 높은 확산방지막을 구리에 대하여 새로이 개발하는 것은 상당히 시간이 걸릴 수 있고, 이는 구리 배선 구조를 채용한 반도체 소자의 상용화를 지연시키는 요인이 될 수 있다.However, newly developing a highly reliable diffusion barrier film for copper may take a long time, which may delay the commercialization of a semiconductor device employing a copper wiring structure.
이를 위해 특허공개 제2001-1543호에서는 알루미늄에 대하여 이미 신뢰성이 검증된 확산방지막 구조를 응용하여 적용함으로써 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있는 반도체 제조 방법을 제공하고 있다.To this end, Korean Patent Laid-Open No. 2001-1543 provides a semiconductor manufacturing method that can accelerate the commercialization of a semiconductor device having a copper wiring structure by applying a diffusion barrier structure that has already been proven to be reliable for aluminum.
보다 구체적으로 살펴보면, 알루미늄 배선에 사용되는 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN)이 알루미늄(Al), 지르코늄(Zr), 티타늄(Ti) 및 크롬(Cr) 등과 같이 산화가 잘되는 여타의 금속 물질에 대하여 효과적인 확산방지막으로 작용하는 이유가 TiN 박막에 함유되어 있는 산소가 알루미늄과 결합함에 기인한다는 사실에 착안하여, TiN 박막과 극박막의 알루미늄 중간층의 복합 구조를 구리 배선 공정에 있어서 확산방지막으로 사용하였다.More specifically, titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN) used in aluminum wiring is oxidized such as aluminum (Al), zirconium (Zr), titanium (Ti), and chromium (Cr). In view of the fact that the oxygen contained in the TiN thin film is combined with aluminum, the composite structure of the TiN thin film and the ultra-thin aluminum intermediate layer is a copper wiring process. It was used as a diffusion barrier in.
즉, TiN 박막 위에 알루미늄 극박막을 증착한 후, 다시 그 위에 구리층을 증착하여 열처리하게 된다. 이때, 알루미늄이 TiN 박막으로 확산하여 들어가 산소와 반응하여 효과적으로 TiN 결정립계를 충진함으로써, 그 후에 확산해 들어오는 구리의 확산을 효과적으로 막아주게 된다.That is, after depositing an ultrathin aluminum film on the TiN thin film, a copper layer is further deposited on the TiN thin film to be heat-treated. At this time, aluminum diffuses into the TiN thin film and reacts with oxygen to effectively fill the TiN grain boundary, thereby effectively preventing the diffusion of copper which is subsequently diffused.
그러나, 이와 같은 구조에서는 몇 가지의 문제점이 발생된다.However, some problems arise in such a structure.
먼저, TiN 박막 위에 알루미늄 박막을 형성하여 열처리를 하게 되면, TiAlN이 형성되는데 TiN에 비하여 AlN의 비저항이 상당히 높아기 때문에 비저항이 증가하게 되는 문제가 있다. 이는 TaN이나 WN에 있어서도 유사하게 발생한다. 즉, 이종금속 박막의 경우에는 대부분 이와 같이 비저항이 증가한다는 문제가 있다.First, when an aluminum thin film is formed on a TiN thin film and subjected to heat treatment, TiAlN is formed. However, since the specific resistance of AlN is significantly higher than that of TiN, the specific resistance increases. This occurs similarly in TaN or WN. That is, in the case of the dissimilar metal thin film, there is a problem that the resistivity increases in this way.
그리고, Al의 경우 SiO2나 Si의 계면으로 확산하여 스파이크(spike_와 같은 불균일 계면을 형성하는 단점이 있다.In addition, Al has a disadvantage in that it diffuses to an interface of SiO 2 or Si to form a non-uniform interface such as spike_.
이와 같이, 비저항이 증가하게 되면, 소자의 집적도의 증가에 따른 서브미크론 이하에서는 소자의 동작속도에 영향을 미치게 되어 응답속도가 저하된다.As such, when the resistivity increases, the sub-micron or less affects the operating speed of the device due to the increase in the degree of integration of the device, and thus the response speed decreases.
또한, 이종금속을 사용하게 되면, 에칭시에 각 금속의 선택비의 차이로 수직 프로파일 형성이 어렵다는 문제점이 있다. 즉, 턱이 지거나 노칭이 발생할 수 있고, 미세패턴 가공에 브리지가 발생할 수 있어 배선재료로서의 품질이 저하한다.In addition, when using a dissimilar metal, there is a problem that it is difficult to form a vertical profile due to the difference in selectivity of each metal during etching. That is, jaw or notching may occur, and bridges may occur in fine pattern processing, thereby degrading the quality of the wiring material.
본 발명은 이러한 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 비저항이 증가하지 않는 구조의 금속배선의 형성방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve these problems, and an object of the present invention is to provide a method for forming a metal wiring having a structure in which the specific resistance does not increase.
본 발명의 다른 목적은 구리배선층으로부터의 확산을 근본적으로 방지할 수 있는 금속배선 구조를 제공하는 것이다.Another object of the present invention is to provide a metal wiring structure which can fundamentally prevent diffusion from a copper wiring layer.
본 발명의 또 다른 목적들은 이하에 서술되는 본 발명의 실시예를 통하여 보다 명확해질 것이다.Still other objects of the present invention will become more apparent through the embodiments of the present invention described below.
도 1 내지 7은 본 발명의 일실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming metal wirings according to an embodiment of the present invention.
본 발명의 일실시예에 따르면, 반도체 기판 상에 부도체막을 형성하고, 부도체막 위에 제1확산방지막을 형성하고, 제1확산방지막 위에 제1확산방지막과 동일한 종류의 금속으로 이루어진 중간 금속박막을 형성한 후 중간 금속박막 위에 제1확산방지막과 동일한 재질의 제2확산방지막을 형성한 후 그 위에 구리막을 형성한다.According to an embodiment of the present invention, a non-conductive film is formed on a semiconductor substrate, a first diffusion barrier film is formed on the non-conductor film, and an intermediate metal thin film formed of the same type of metal as the first diffusion barrier is formed on the first diffusion barrier film. Thereafter, a second diffusion barrier of the same material as the first diffusion barrier is formed on the intermediate metal thin film, and then a copper layer is formed thereon.
선택적으로, 제1 및 제2확산방지막은 질화티타늄, 질화탄탈륨 또는 질화텅스텐 중 어느 하나로 이루어지고, 이에 대응하여 중간 금속 박막은 각각 티타늄, 탄탈륨 또는 텅스텐으로 형성된다.Optionally, the first and second diffusion barriers are made of any one of titanium nitride, tantalum nitride, or tungsten nitride, and the corresponding intermediate metal thin films are formed of titanium, tantalum, or tungsten, respectively.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1 내지 도 7은 본 발명에 따른 반도체 소자의 제조방법의 일 실시예를 보여준다.1 to 7 show one embodiment of a method of manufacturing a semiconductor device according to the present invention.
도 1을 참조하면, 반도체 기판(10) 위에 부도체막(20)이 형성된다. 반도체 기판(10)에는 다수의 소자들이 형성되어 있는데, 이들 소자들로는 예컨대 금속산화막반도체(MOS) 트랜지스터나 이중접합 트랜지스터(BJT) 및 저항 등을 들 수 있다. 이러한 소자들은 도시된 단계 이전의 제조 공정에서 이미 형성되어 있다.Referring to FIG. 1, an insulator film 20 is formed on a semiconductor substrate 10. A plurality of devices are formed in the semiconductor substrate 10, and examples of the devices may include a metal oxide semiconductor (MOS) transistor, a double junction transistor (BJT), and a resistor. Such devices have already been formed in the manufacturing process before the steps shown.
부도체막(20)은 예컨대 이산화규소(SiO2)나 사질화삼규소(Si3N4)가 될 수 있으며, 도핑된 유리층이 될 수도 있다. 부도체막은 그 종류에 따라 화학 기상 증착법, 열산화법이나 플라즈마 화학 기상 증착법(Plasma Enhanced CVD) 등이 사용된다. 바람직한 실시예에 있어서는, 이산화규소(SiO2)가 화학기상 증착법에 의하여 증착된다.The insulator film 20 may be, for example, silicon dioxide (SiO 2 ) or trisilicon tetrasilicon (Si 3 N 4 ), or may be a doped glass layer. According to the kind of insulator film, chemical vapor deposition method, thermal oxidation method, plasma chemical vapor deposition method (Plasma Enhanced CVD), etc. are used. In a preferred embodiment, silicon dioxide (SiO 2 ) is deposited by chemical vapor deposition.
도 2를 참조하면, 부도체막(20)에 비아(Via) 패턴(22)이 형성된다. 비아 패턴(22)은 그 경계를 정의해주는 마스크를 사용하여 반응성 이온에칭을 수행함으로써 형성된다.Referring to FIG. 2, a via pattern 22 is formed in the insulator film 20. Via pattern 22 is formed by performing reactive ion etching using a mask defining its boundaries.
비아 패턴(22)이 형성된 부도체막(20) 위에, 도 3에 도시된 바와 같이, 예를 들어, 제1확산방지막으로 TiN 박막(32)을 PVD 혹은 CVD에 의해 증착한다.As shown in FIG. 3, for example, the TiN thin film 32 is deposited by PVD or CVD on the non-conductor film 20 on which the via pattern 22 is formed.
이어, 도 4에 도시된 바와 같이, 증착된 TiN 박막(32) 위에 중간 금속박막으로 TiN 박막(32)과 동일한 종류의 금속인 티타늄 박막(34)을 증착한 후 제2확산방지막인 TiN을 증착한다. TiN 박막(32)과 티타늄 박막(34)의 복합층 구조는 확산방지막으로서 작용한다. 확산방지막 및 티타늄 박막은 ALD(원자층 증착방법), CVD(화학기상증착방법), PVD(물리기상증착방법) 또는 PECVD등의 증착방법을 이용하여 공기 중에 노출시키지 않고 동일 챔버내에서 증착하거나, TiN 박막(32)을 공기 중에 노출시킨 후 티타늄 박막(34)을 증착할 수 있다.Next, as shown in FIG. 4, a titanium thin film 34, which is the same type of metal as the TiN thin film 32, is deposited on the deposited TiN thin film 32 as an intermediate metal thin film, and then TiN, which is a second diffusion barrier, is deposited. do. The composite layer structure of the TiN thin film 32 and the titanium thin film 34 acts as a diffusion barrier. The diffusion barrier film and the titanium thin film may be deposited in the same chamber without exposure to air using a deposition method such as ALD (Atomic Layer Deposition Method), CVD (Chemical Vapor Deposition Method), PVD (Physical Vapor Deposition Method) or PECVD, After the TiN thin film 32 is exposed to air, the titanium thin film 34 may be deposited.
이 실시예에서는 확산방지막으로 TiN 박막을 이용하고, 중간 금속박막으로 티타늄(Ti)을 적용하고 있지만, 다른 재질을 이용할 수 있다. 즉, 제1확산방지막이 질화탄탈륨(TaN)의 경우에는 중간 금속박막으로 동종의 탄탈륨(Ta)을 적용하고, 제1확산방지막이 질화텅스텐(WN)의 경우에는 중간 금속박막으로 동종의 텅스텐(W)을 적용할 수 있다.In this embodiment, a TiN thin film is used as the diffusion barrier and titanium (Ti) is applied as the intermediate metal thin film. However, other materials may be used. That is, when the first diffusion barrier is tantalum nitride (TaN), the same type of tantalum (Ta) is applied as the intermediate metal thin film, and when the first diffusion barrier is tungsten nitride (WN), the same type of tungsten ( W) can be applied.
다음에 도 5에 도시된 바와 같이, 중간 금속박막인 티타늄 박막(34) 위에 제1확산방지막(32)과 동일한 제2확산방지막인 TiN 박막(36)을 형성한다.Next, as shown in FIG. 5, the TiN thin film 36, which is the same as the first diffusion barrier film 32, is formed on the titanium thin film 34, which is an intermediate metal thin film.
도 6을 참조하면, 비아 패턴을 메울 수 있을 정도로 구리막(40)이 증착된다. 구리막(40)의 증착은 PVD나 전기도금(Electroplating), 또는 금속유기화학 기상증착법(MOCVD)에 의해 이루어진다.Referring to FIG. 6, a copper film 40 is deposited to fill a via pattern. The deposition of the copper film 40 is performed by PVD, electroplating, or metal organic chemical vapor deposition (MOCVD).
구리막 증착이 완료된 후에는, 도 7에 도시된 형태로 반도체 소자를 평탄화시키게 된다. 일실시예로, 평탄화 공정은 화학적-기계적 연마(CMP)에 의해 비선택적으로 TiN 박막(34)과 티타늄 박막(34)과 구리막(40)을 제거함으로써 이루어진다.After the copper film deposition is completed, the semiconductor device is planarized in the form shown in FIG. 7. In one embodiment, the planarization process is achieved by non-selectively removing the TiN thin film 34, the titanium thin film 34 and the copper film 40 by chemical-mechanical polishing (CMP).
평탄화가 완료되면, 반도체 소자 상에는 평탄화된 부도체막(20) 상에 구리 배선 패턴(40)이 노출된 상태로 있게 되며, 부도체막(20)과 배선 패턴(40)사이에는 TiN 박막(32)/티타늄 박막(34)/TiN 박막(36)으로 구성된 확산방지막이 삽입되어 있게 된다. 한편, 위와 같은 공정에 있어서, 적층된 구조물에 대해 적어도 한 번의 열처리가 행해지게 된다.When the planarization is completed, the copper wiring pattern 40 is exposed on the planarized nonconductive film 20 on the semiconductor device, and the TiN thin film 32 / is formed between the nonconductive film 20 and the wiring pattern 40. A diffusion barrier composed of a titanium thin film 34 and a TiN thin film 36 is inserted. On the other hand, in the above process, at least one heat treatment is performed on the laminated structure.
이 실시예와 같이, TiN/Ti/TiN의 증착 구조를 형성하고, 그 위에 구리막을 형성하여 열처리하게 되며, 중간 금속박막인 Ti가 제1확산방지막 및 제2확산방지막인 TiN의 결정립계를 효과적으로 충진하여 확산해 들어오는 구리의 확산을 효과적으로 막아주는 이점이 있다.As in this embodiment, a deposition structure of TiN / Ti / TiN is formed, a copper film is formed thereon, and heat treatment is performed, and Ti, an intermediate metal thin film, effectively fills the grain boundaries of TiN, the first diffusion barrier and the second diffusion barrier. There is an advantage that effectively prevents the diffusion of copper coming into the diffusion.
또한, 상기한 바와 같이, 제1확산방지막, 중간 금속박막 Ti와 제2확산방지막은, 예를 들어, ALD(Atomic Layer Deposition, 원자층 증착), CVD(Chemical VaporDeposition), PVD(물리기상증착방법), PECVD(Plasma Enhanced Chemical Vapor Deposition)로 증착할 경우 공기중에 노출시키지 않고 동일 챔버내에서 제1확산방지막, 중간 금속박막 Ti와 제2확산방지막을 형성하거나 또는 공기중에 노출시킨 후 증착하여 복합 층 구조의 확산방지막을 형성할 수 있다.In addition, as described above, the first diffusion barrier film, the intermediate metal thin film Ti and the second diffusion barrier film are, for example, ALD (Atomic Layer Deposition), CVD (Chemical Vapor Deposition), PVD (Physical Vapor Deposition) ), PECVD (Plasma Enhanced Chemical Vapor Deposition) to form a first diffusion barrier film, an intermediate metal thin film Ti and a second diffusion barrier film in the same chamber without exposure to air, or exposed to the air and then deposited in a composite layer The diffusion barrier film of the structure can be formed.
한편, 이상의 설명은 본 발명의 바람직한 실시예를 단지 예시하는 것으로서, 본 발명은 이에 한정되지 않고 다양하게 변형될 수 있다. 예를 들어, 제1확산방지층을 기준으로 중간금속박막과 제2확산방지막의 적층구조는 반복적으로 형성될 수 있다. 즉, TiN/Ti/TiN의 기본구조 이외에 TiN/Ti/TiN/Ti/TiN이나 TiN/Ti/TiN/Ti /TiN/Ti/TiN의 다층구조로 형성하는 것도 가능하다.On the other hand, the above description merely illustrates a preferred embodiment of the present invention, the present invention may be variously modified without being limited thereto. For example, the stacked structure of the intermediate metal thin film and the second diffusion barrier layer may be repeatedly formed based on the first diffusion barrier layer. That is, in addition to the basic structure of TiN / Ti / TiN, it is also possible to form a multilayer structure of TiN / Ti / TiN / Ti / TiN or TiN / Ti / TiN / Ti / TiN / Ti / TiN.
상술한 바와 같이, 본 발명에 의한 구리 배선 구조에 있어서는 제1확산방지막 에 중간 금속박막으로 동일한 물질의 금속을 증착하고, 다시 중간 금속박막 위에 제1확산방지막과 동일한 재질의 제2확산방지막을 형성한다.As described above, in the copper wiring structure according to the present invention, a metal of the same material is deposited on the first diffusion barrier as an intermediate metal thin film, and a second diffusion barrier of the same material as the first diffusion barrier is formed on the intermediate metal thin film. do.
이에 따라 제1확산방지막과 그 위에 형성되는 중간 금속박막에 대하여 이종금속을 사용하는 구조에 비해서 비저항이 증가하는 것을 방지할 수 있으며 Al을 사용함으로서 생기는 계면 불균일을 억제할 수 있다. 또한, 이에 따라 서브미크론 이하의 소자에서 응답속도가 저하되지 않는다. 또한, 수직 프로파일 형성이 가능함으로서 미세패턴 가공을 용이하게 하며, 대량생산시 충분한 마진을 확보할 수 있는 이점이 있다. 또한, 공정이 간단해져서 재현성이 우수하다는 이점이 있다.Accordingly, the specific resistance can be prevented from increasing compared to the structure using dissimilar metals with respect to the first diffusion barrier film and the intermediate metal thin film formed thereon, and the interface unevenness caused by using Al can be suppressed. In addition, the response speed does not decrease in the sub-micron device. In addition, it is possible to form a vertical profile to facilitate the fine pattern processing, there is an advantage to ensure a sufficient margin when mass production. In addition, there is an advantage that the process is simplified and the reproducibility is excellent.
더욱이, 제1확산방지막/중간 금속박막/제2확산방지막의 구조를 가짐으로서 중간 금속박막이 제1확산방지막 및 제2확산방지막의 결정립계를 효과적으로 충진해줌으로서 구리 배선층으로부터 제2확산방지막으로의 확산을 방지할 수 있다.Furthermore, having the structure of the first diffusion barrier film, the intermediate metal thin film, and the second diffusion barrier film, the intermediate metal thin film effectively fills the grain boundaries of the first diffusion barrier film and the second diffusion barrier film, thereby diffusing from the copper wiring layer to the second diffusion barrier film. Can be prevented.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0042924A KR100460086B1 (en) | 2001-07-16 | 2001-07-16 | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0042924A KR100460086B1 (en) | 2001-07-16 | 2001-07-16 | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010079427A true KR20010079427A (en) | 2001-08-22 |
| KR100460086B1 KR100460086B1 (en) | 2004-12-04 |
Family
ID=19712213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0042924A KR100460086B1 (en) | 2001-07-16 | 2001-07-16 | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100460086B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687426B1 (en) * | 2005-12-19 | 2007-02-26 | 동부일렉트로닉스 주식회사 | Method for planalizing cu connection layer in semiconductor device |
| KR101379089B1 (en) * | 2012-01-05 | 2014-03-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Metal hard mask fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2337633A (en) * | 1941-04-09 | 1943-12-28 | Curtis Companies Inc | Window construction |
| KR0165433B1 (en) * | 1995-09-13 | 1999-02-01 | 김광호 | Wiring forming method of semiconductor device |
| KR19980037184A (en) * | 1996-11-21 | 1998-08-05 | 김영환 | Metal layer formation method of semiconductor device |
| KR19990055209A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Method of forming diffusion barrier in semiconductor device |
| KR100480582B1 (en) * | 1998-03-10 | 2005-05-16 | 삼성전자주식회사 | Fabricating method of barrier film of semiconductor device and fabricating method of metal wiring using the same |
| US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
-
2001
- 2001-07-16 KR KR10-2001-0042924A patent/KR100460086B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687426B1 (en) * | 2005-12-19 | 2007-02-26 | 동부일렉트로닉스 주식회사 | Method for planalizing cu connection layer in semiconductor device |
| KR101379089B1 (en) * | 2012-01-05 | 2014-03-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Metal hard mask fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100460086B1 (en) | 2004-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390951B1 (en) | Method of forming copper wiring in a semiconductor device | |
| KR20010109281A (en) | Microelectronic structure | |
| JP3540895B2 (en) | Semiconductor device wiring forming method | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| US20040175926A1 (en) | Method for manufacturing a semiconductor component having a barrier-lined opening | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JP3244058B2 (en) | Method for manufacturing semiconductor device | |
| KR100459332B1 (en) | Metal wiring formation method of semiconductor device | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| KR20010001543A (en) | Method of Fabricating Semiconductor Device Employing Copper Interconnect Structure | |
| KR100711928B1 (en) | Metal line in semiconductor and fabricating method thereof | |
| US7679192B2 (en) | Semiconductor device including cover layer | |
| JP2004523891A (en) | Chromium adhesive layer for copper vias in low dielectric constant technology | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| US20090001577A1 (en) | Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| US20010018273A1 (en) | Method of fabricating copper interconnecting line | |
| KR100460086B1 (en) | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier | |
| JP2001044205A (en) | Semiconductor element including copper wiring layer and manufacture of the same | |
| JP4108189B2 (en) | Wiring structure and method for forming the same | |
| US20040203228A1 (en) | Method of forming a tungsten plug | |
| US7439175B2 (en) | Method for fabricating a thin film and metal line of semiconductor device | |
| KR20100036008A (en) | Method for forming metal wiring of semiconductor device | |
| KR100784105B1 (en) | Method of manufacturing a semiconductor device | |
| KR20050042697A (en) | Method for forming copper diffusion barrier of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |