KR20050042697A - Method for forming copper diffusion barrier of semiconductor device - Google Patents
Method for forming copper diffusion barrier of semiconductor device Download PDFInfo
- Publication number
- KR20050042697A KR20050042697A KR1020030077756A KR20030077756A KR20050042697A KR 20050042697 A KR20050042697 A KR 20050042697A KR 1020030077756 A KR1020030077756 A KR 1020030077756A KR 20030077756 A KR20030077756 A KR 20030077756A KR 20050042697 A KR20050042697 A KR 20050042697A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- forming
- copper diffusion
- diffusion barrier
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리확산 방지막 형성방법에 관한 것으로, 보다 자세하게는 듀얼 다마신구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선과의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성방법에 관한 것이다.The present invention relates to a method for forming a copper diffusion preventing film of a semiconductor device, and more particularly, to the stress migration and copper caused by the difference in the coefficient of thermal expansion between the interlayer insulating film and the copper wiring by stacking the heterogeneous metal film in multiple layers in the dual damascene structure. The present invention relates to a method for forming a diffusion barrier that can effectively prevent the diffusion of.
본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리배선이 형성된 반도체 기판 상부에 비전도성 확산방지막과 층간절연막을 형성하는 단계; 상기 층간절연막에 듀얼 다마신 패턴을 형성하는 단계; 상기 듀얼 다마신 패턴에 제 1 구리확산 방지막을 형성하는 단계; 상기 제 1 구리확산 방지막 전면에 상기 제 1 구리확산 방지막에 비해 상기 구리배선과의 접착성이 우수한 제 2 구리확산 방지막을 형성하는 단계; 및 상기 제 2 구리확산 방지막 전면에 구리배선층을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.A method of forming a copper diffusion preventing film of a semiconductor device of the present invention comprises the steps of: forming a non-conductive diffusion barrier and an interlayer insulating film on a semiconductor substrate on which copper wiring is formed; Forming a dual damascene pattern on the interlayer insulating film; Forming a first copper diffusion barrier on the dual damascene pattern; Forming a second copper diffusion barrier on the entire surface of the first copper diffusion barrier, wherein the second copper diffusion barrier has better adhesion to the copper wiring than the first copper diffusion barrier; And a step of forming a copper wiring layer on the entire surface of the second copper diffusion barrier.
따라서, 본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리확산 방지막 전면에 구리배선과의 접착성이 우수한 이종의 구리확산 방지막을 추가로 적층함으로써 구리배선층과의 접착성을 개선하고 SM에 기인한 보이드 결함을 방지하는 효과가 있다. 보다 자세하게는, 구리배선층과의 접착성이 우수한 이종의 구리확산 방지막을 종래의 구리확산 방지막 전면에 추가로 적층함으로써 구리확산 방지막의 역할과 함께 구리확산 방지막과 구리배선층과의 계면, 특히 비아 콘택 영역에서 발생하는 SM에 기인한 보이드 형성을 방지하고 따라서 하부 배선층과 상부 배선층의 단선에 따른 소자의 동작불능을 방지하는 효과가 있다.Therefore, in the method for forming a copper diffusion prevention film of the semiconductor device of the present invention, by further laminating a heterogeneous copper diffusion prevention film having excellent adhesion with the copper wiring on the entire copper diffusion prevention film, the adhesiveness with the copper wiring layer is improved and due to SM It is effective in preventing void defects. More specifically, by further stacking a heterogeneous copper diffusion prevention film having excellent adhesion with the copper wiring layer on the entire surface of the conventional copper diffusion prevention film, the role of the copper diffusion prevention film and the interface between the copper diffusion prevention film and the copper wiring layer, particularly the via contact area There is an effect of preventing void formation due to the SM generated in the and thus preventing the inoperability of the device due to disconnection of the lower wiring layer and the upper wiring layer.
Description
본 발명은 반도체 소자의 구리확산 방지막 형성방법에 관한 것으로, 보다 자세하게는 듀얼 다마신 구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선간의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성방법에 관한 것이다.The present invention relates to a method of forming a copper diffusion preventing film of a semiconductor device, and more particularly, to the stress migration and the copper migration caused by the difference in the thermal expansion coefficient between the interlayer insulating film and the copper wiring by stacking a heterogeneous metal film in multiple layers in a dual damascene structure. The present invention relates to a method of forming a diffusion barrier that can effectively prevent diffusion.
반도체 집적회로의 제조공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 이 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 소자들을 전기적으로 연결하는 공정을 배선공정 또는 금속선 연결 공정(Metallization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는 데 있어서 관건이 되고 있다. 종래에 배선 재료로 널리 쓰였던 금속은 알루미늄(Aluminum)이다. 그러나 소자의 집적도가 증가함에 따라 배선폭은 감소하고 총 길이는 증가하게 되어 신호전달 지연시간이 길어지게 된다. 또한 배선폭이 감소함에 따라 일렉트로 마이그레이션(electro migration, 이하 EM이라 칭함)이나 스트레스 마이그레이션(stress migration, 이하 SM이라 칭함)에 의한 배선의 단락이 중요한 문제로 대두되고 있다. 여기서 EM이란, 임계값 이상의 전류밀도가 가해지는 금속도선에서 강력한 전류의 쇄도로 인해 도선을 구성하는 금속원자들이 서서히 전자의 유동방향으로 밀려감으로써 보이드(void)나 힐락(hillock) 등의 결함이 발생하여 단선이나 단락을 유발시키는 현상을 의미한다. 또한 SM이란, 배선 재료로 쓰이는 금속과 절연막간의 열팽창계수의 차이에 의해 열응력(thermal stress)이 생기게 되고, 금속의 경우 수백 MPa에 이르는 인장응력을 받게 되는데 이러한 과도한 응력이 배선에 걸려 보이드 등의 결함을 유발시키는 현상을 의미한다. The manufacturing process of a semiconductor integrated circuit is largely divided into a process of forming elements on a silicon substrate and a process of electrically connecting the elements. The process of electrically connecting the dual devices is called a wiring process or metallization process (Metalization), which is a key to improving the yield and reliability as the integration of the device increases. The metal which has been widely used as a wiring material in the past is aluminum. However, as the integration of devices increases, the wiring width decreases and the total length increases, resulting in longer signal propagation delays. In addition, as the wiring width decreases, a short circuit of the wiring due to electro migration (hereinafter referred to as EM) or stress migration (hereinafter referred to as SM) has become an important problem. Here, EM refers to a defect such as void or hillock, because metal atoms constituting the lead are gradually pushed in the flow direction of electrons due to the strong current rush in the metal lead applied with a current density above a threshold value. It means a phenomenon that occurs and causes disconnection or short circuit. In the case of SM, thermal stress is generated due to the difference in coefficient of thermal expansion between the metal used as the wiring material and the insulating film, and the metal is subjected to tensile stress of several hundred MPa. It means a phenomenon causing a defect.
따라서, 동작속도가 빠르고 신뢰성이 있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화되는 추세에 있다. 그렇지만, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 실리콘 옥사이드(SiO2) 절연막에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 100배 정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 절연막과의 접착성이 좋으면서도 구리의 절연막으로의 빠른 확산을 방지할 수 있는 확산방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.Therefore, in order to fabricate a device having a high operating speed and reliability, a wiring process is changed in a direction of wiring using copper having a specific resistance smaller than that of aluminum and having a higher resistance to electrical movement or stress. However, copper does not have the other excellent properties of aluminum, except for its low resistivity and high melting point. For example, copper has no dense protective film such as Al 2 O 3 , poor adhesion to a silicon oxide (SiO 2 ) insulating film, and dry etching is difficult. In addition, copper has a diffusion coefficient approximately 100 times larger than that of aluminum in silicon, and copper diffused into silicon is known to form deep energy levels between band gaps. Therefore, in order to secure the reliability of the device in the copper wiring process, it is essential to develop a diffusion barrier film that can prevent rapid diffusion of copper into the insulating film while having good adhesion with the insulating film.
대한민국 공개특허 제2001-0079427호에서는, 동종 금속의 중간 금속막을 적용한 확산방지막을 제안하였다. 즉 제 1 확산방지막으로 질화티타늄(TiN)을 증착하고, 증착된 TiN 위에 동일한 종류의 티타늄(Ti) 막을 중간 금속막으로 증착한 후, 제 2 확산방지막으로 다시 TiN을 증착하여 확산방지막을 형성한다. 하지만 상기의 동종 금속을 적층한 확산방지막은 구리의 확산을 방지하는 확산방지막으로서의 역할은 충분하게 수행하지만, 구리와의 접착성은 우수하지 못하여 구리를 증착한 후 어닐링 수행시에 구리와의 열팽창계수의 차이에 의한 열응력에 기인하는 보이드 결함을 유발하는 단점이 있다.In Korean Patent Laid-Open No. 2001-0079427, a diffusion barrier film applying an intermediate metal film of the same metal is proposed. That is, titanium nitride (TiN) is deposited as the first diffusion barrier layer, titanium (Ti) films of the same type are deposited on the deposited TiN as an intermediate metal layer, and TiN is further deposited as the second diffusion barrier layer to form a diffusion barrier layer. . However, the diffusion barrier film laminated with the same metal has a sufficient role as a diffusion barrier to prevent the diffusion of copper, but the adhesion with copper is not excellent, and thus the thermal expansion coefficient of copper with copper during annealing after deposition of copper is not good. There is a disadvantage of causing void defects due to thermal stress due to the difference.
대한민국 공개특허 제2001-0001543호에서는, TiN 재료가 알루미늄과 접착특성이 우수하다는 것을 이용하여, TiN 확산방지막을 증착한 후 TiN 막 상부에 알루미늄을 얇게 증착하고 구리를 증착하는 방법을 제안하였다. 즉 확산방지막과 구리배선 사이에 존재하는 알루미늄 원자가 열처리 단계에서 TiN 막으로 확산해 들어가 산소와 결합하여 TiN 결정립계에 고착됨으로써 구리의 확산을 효과적으로 차단하게 된다. 하지만 열처리에 의해 형성된 TiAlN은 TiN에 비해 비저항이 상당히 높아 소자의 동작속도를 느리게 한다는 문제점이 있다.Korean Patent Laid-Open No. 2001-0001543 proposes a method of depositing a thin layer of aluminum and depositing copper on a TiN layer after depositing a TiN diffusion barrier using a TiN material having excellent adhesion properties with aluminum. That is, aluminum atoms existing between the diffusion barrier film and the copper wiring diffuse into the TiN film in the heat treatment step, bond with oxygen and adhere to the TiN grain boundary, thereby effectively blocking copper diffusion. However, TiAlN formed by heat treatment has a problem in that the resistivity is significantly higher than that of TiN, resulting in a slow operation speed of the device.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 듀얼 다마신 구조에서 이종의 금속막을 다층으로 적층함으로써 층간절연막과 구리배선간의 열팽창계수의 차이에 의해 발생하는 스트레스 마이그레이션(SM) 및 구리의 확산을 효과적으로 방지할 수 있는 확산방지막의 형성 방법을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, the stress migration (SM) caused by the difference in the coefficient of thermal expansion between the interlayer insulating film and the copper wiring by stacking a heterogeneous metal film in a multi-damascene structure in multiple layers And it is an object of the present invention to provide a method for forming a diffusion barrier film that can effectively prevent the diffusion of copper.
본 발명의 상기 목적은 구리배선이 형성된 반도체 기판 상부에 비전도성 확산방지막과 층간절연막을 형성하는 단계; 상기 층간절연막에 듀얼 다마신 패턴을 형성하는 단계; 상기 듀얼 다마신 패턴에 제 1 구리확산 방지막을 형성하는 단계; 상기 제 1 구리확산 방지막 전면에 상기 제 1 구리확산 방지막에 비해 상기 구리배선과의 접착성이 우수한 제 2 구리확산 방지막을 형성하는 단계; 및 상기 제 2 구리확산 방지막 전면에 구리배선층을 형성하는 단계를 포함하여 이루어진 반도체 소자의 구리확산방지막 형성방법에 의해 달성된다.The object of the present invention is to form a non-conductive diffusion barrier layer and an interlayer dielectric layer on the semiconductor substrate formed with copper wiring; Forming a dual damascene pattern on the interlayer insulating film; Forming a first copper diffusion barrier on the dual damascene pattern; Forming a second copper diffusion barrier on the entire surface of the first copper diffusion barrier, wherein the second copper diffusion barrier has better adhesion to the copper wiring than the first copper diffusion barrier; And forming a copper wiring layer on the entire surface of the second copper diffusion preventing film.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
최근에 반도체 장치가 고집적 및 소형으로 제조됨에 따라 미세한 크기의 배선층과 다층구조가 많은 수의 반도체 장치들에 채택되고 있다. 다층구조를 제조하기 위한 방법들 중의 하나로서, 다마신(damascene) 공정이 일반적으로 선택된다. 다마신 공정은 일반적으로 기판상에 형성된 전기절연막을 통해 비아홀(via hole) 또는 트렌치(trench)를 형성하는 단계, 비아홀 또는 트렌치가 전도성 물질로 충전되도록 절연막상에 전도성 물질을 증착하는 단계 및 전도성 물질에 화학기계적 연마(Chemical Mechanical Polishing; CMP, 이하 CMP라 칭함)를 행하여 비아홀 또는 트렌치에 비아 콘택(contact) 또는 배선을 형성하는 단계로 구성된다. 상기 전도성 물질로 구리를 선택할 경우, 구리가 증착된 배선층을 정교하게 식각하는 것이 매우 어렵기 때문에, 다마신 공정은 구리 또는 그것의 합금으로 구성된 다층구조의 제조에 적합하다.Recently, as semiconductor devices have been manufactured to be highly integrated and compact, fine sized wiring layers and multilayer structures have been adopted for a large number of semiconductor devices. As one of the methods for producing a multilayer structure, a damascene process is generally chosen. The damascene process generally includes forming via holes or trenches through an electrically insulating film formed on a substrate, depositing a conductive material on the insulating film so that the via holes or trenches are filled with a conductive material, and the conductive material. Chemical mechanical polishing (CMP, hereinafter referred to as CMP) to form via contacts or wiring in the via holes or trenches. When copper is selected as the conductive material, the damascene process is suitable for producing a multilayer structure composed of copper or an alloy thereof, because it is very difficult to precisely etch the copper-deposited wiring layer.
도 1a 내지 도 1e는 본 발명에 의해 제안된 반도체 소자의 구리확산방지막 형성방법을 도시한 단면도이다. 상기 구리확산방지막 형성방법은 비아 퍼스트(via-first) 듀얼 다마신(dual-damascene) 공정을 따른다.1A to 1E are cross-sectional views showing a method for forming a copper diffusion preventing film of a semiconductor device proposed by the present invention. The method of forming a copper diffusion barrier film is based on a via-first dual damascene process.
먼저, 도 1a은 소정의 기판 상부에 다마신 공정이 진행될 소정의 적층막을 다층구조로 형성한 모습을 보여주는 단면도이다. 보다 자세하게는, 구리배선(미도시)이 형성된 실리콘 웨이퍼(10) 상부에 비전도성 확산방지막(11)과 2층 구조의 층간절연막(12, 14), 그리고 층간절연막 사이에 식각정지막(13)을 형성한다. 상기 실리콘 웨이퍼는 사전에 CMP 공정에 의해 평탄화되고, 하나 이상의 배선이 형성되어 있는 웨이퍼이다. 또한 상기 비전도성 확산방지막은 웨이퍼 상에 형성된 하부 배선층의 확산방지막 기능을 하며, 바람직하게는 실리콘 나이트라이드(SiN)를 사용한다. 이 후, 상기 확산방지막 상부에 층간절연막이 형성된다. 상기 층간절연막은 2층 구조로 적층되는데, 먼저 상기 확산방지막 상부에 비아홀의 절연막 역할을 하는 제 1 층간절연막(12)이 적층되고, 상기 제 1 층간절연막 상부에 식각정지막이 적층된다. 여기서 식각정지막은 후에 언급할 트렌치 절연막의 식각정지 기능을 한다. 이 후 상기 식각정지막 상부에 트렌치의 절연막 역할을 하는 제 2 층간절연막(14)이 적층된다. 이때, 층간절연막은 제 1층간절연막, 식각정지막, 제 2층간절연막의 적층구조 뿐 아니라 듀얼다마신 패턴을 형성하는 방법에 따라 단일층 또는 식각정지막을 포함하지 않는 다중층으로 형성할 수도 있다.First, FIG. 1A is a cross-sectional view illustrating a multi-layered structure in which a predetermined laminated film to be subjected to a damascene process is formed on a predetermined substrate. In more detail, the etch stop layer 13 is disposed between the non-conductive diffusion barrier 11, the two-layer interlayer dielectric layers 12 and 14, and the interlayer dielectric layer on the silicon wafer 10 on which the copper wiring (not shown) is formed. To form. The silicon wafer is a wafer which is previously planarized by a CMP process and at least one wiring is formed. In addition, the non-conductive diffusion barrier layer functions as a diffusion barrier of the lower wiring layer formed on the wafer, and preferably, silicon nitride (SiN) is used. Thereafter, an interlayer insulating film is formed on the diffusion barrier. The interlayer insulating layer is stacked in a two-layer structure. First, an interlayer insulating layer 12 serving as an insulating layer of a via hole is stacked on the diffusion barrier layer, and an etch stop layer is stacked on the first interlayer insulating layer. Here, the etch stop film functions as an etch stop of the trench insulating film to be described later. Thereafter, a second interlayer insulating film 14 serving as an insulating film of a trench is stacked on the etch stop film. In this case, the interlayer insulating layer may be formed of a single layer or a multilayer not including an etch stop layer according to a method of forming a dual damascene pattern as well as a stack structure of the first interlayer insulating layer, the etch stop layer, and the second interlayer insulating layer.
다음, 도 1b는 듀얼 다마신 구조가 형성된 모습을 보여주는 단면도이다. 상기 듀얼 다마신 구조는 2단계의 사진식각 공정(photolithography)을 수행하여 비아홀(16)과 트렌치(15)가 형성될 영역을 노출하고, 포토레지스트(photoresist) 패턴(pattern)을 마스크로 하여 식각공정에 의해 형성된다. 보다 자세하게는, 상기 제 2 층간절연막 상부 전면에 제 1 포토레지스트(미도시)를 도포하고, 제 1 사진식각 공정을 통해 제 1 층간절연막 영역에 형성될 비아 영역을 패터닝(patterning)한다. 패터닝된 제 1 포토레지스트를 식각 마스크로 하여 제 2 층간절연막과 식각정지막 그리고 제 1 층간절연막을 관통하는 식각을 진행하여 비아홀을 형성한다. 이 때 비아홀 아래의 비전도성 확산방지막도 동시에 제거된다. 이어서 상기 제 1 포토레지스트 상부에 제 2 사진식각 공정을 다시 진행하여 제 2 층간절연막 영역에 형성될 트렌치 영역을 패터닝한다. 패터닝된 제 2 포토레지스트를 식각 마스크로 하여 상기 식각정지막이 노출될 때까지 식각을 진행하여 트렌치를 형성한다. 상기 비아홀과 트렌치가 형성됨으로써 듀얼 다마신 패턴이 완성된다. 도 1b는 듀얼다마신 패턴을 형성하는 일 실시예로, 이외에도 트렌치를 먼저 형성하고 비아를 형성하는 방법, 비아와 트렌치를 한 번의 식각공정에 의해 형성하는 방법 등 다양한 방법으로 형성할 수 있다.Next, FIG. 1B is a cross-sectional view showing a state in which a dual damascene structure is formed. The dual damascene structure performs a two-step photolithography to expose the region where the via hole 16 and the trench 15 are to be formed, and the etching process using a photoresist pattern as a mask. Is formed by. In more detail, a first photoresist (not shown) is coated on the entire upper surface of the second interlayer dielectric layer, and a via region to be formed in the first interlayer dielectric layer region is patterned through a first photolithography process. By using the patterned first photoresist as an etching mask, etching is performed through the second interlayer insulating film, the etch stop film, and the first interlayer insulating film to form a via hole. At this time, the non-conductive diffusion barrier under the via hole is also removed. Subsequently, a second photolithography process is performed on the first photoresist again to pattern the trench region to be formed in the second interlayer insulating layer region. Using the patterned second photoresist as an etch mask, etching is performed until the etch stop layer is exposed to form a trench. The via hole and the trench are formed to complete the dual damascene pattern. FIG. 1B illustrates an embodiment of forming a dual damascene pattern. In addition, a trench may be formed first and a via may be formed, and the via and the trench may be formed by a single etching process.
다음, 도 1c는 구리확산 방지막(17)이 형성된 모습을 보여주는 단면도이다. 상기 구리확산 방지막은 상기 듀얼 다마신 패턴에 매립될 구리배선층의 구리가 층간절연막으로 확산하는 것을 방지하는 역할을 수행한다. 상기 구리확산 방지막은 바람직하게는 물리적 기상증착법으로 형성하며, 그 물질로는 Ti, TiN 또는 이들의 적층구조를 사용한다. Next, FIG. 1C is a cross-sectional view showing a state in which the copper diffusion preventing film 17 is formed. The copper diffusion preventing film serves to prevent the copper of the copper wiring layer to be embedded in the dual damascene pattern to diffuse into the interlayer insulating film. The copper diffusion barrier is preferably formed by a physical vapor deposition method, and the material is Ti, TiN or a laminated structure thereof.
다음, 도 1d는 상기 구리확산 방지막 전면에 구리확산 방지막(17)에 비해 구리배선과의 접착성이 우수한 구리확산 방지막(18)이 형성된 모습을 보여주는 단면도이다. 상기 구리확산 방지막(18)은 본 발명에서 제안한 핵심기술로서, 구리확산 방지막의 역할과 SM을 방지하는 역할을 동시에 수행하는 기능을 가지고 있다. 상기 금속막은 바람직하게는 물리적 기상증착법으로 실시하며, 금속막의 물질로는 탄탈륨(Ta), 탄탈 나이트라이드(TaN) 또는 이들의 적층구조를 사용한다. 여기서 Ta, TaN 또는 이들의 적층구조는 Ti, TiN 또는 이들의 적층구조에 비해 구리와의 접착성이 뛰어나, SM을 방지하는 역할을 한다.Next, FIG. 1D is a cross-sectional view illustrating a copper diffusion prevention film 18 having excellent adhesion to copper wirings compared to the copper diffusion prevention film 17 on the entire copper diffusion prevention film. The copper diffusion barrier 18 is a core technology proposed by the present invention and has a function of simultaneously performing a role of a copper diffusion barrier and preventing a SM. The metal film is preferably carried out by a physical vapor deposition method, and the material of the metal film is tantalum (Ta), tantalum nitride (TaN) or a stacked structure thereof. Here, Ta, TaN or a laminated structure thereof is superior to Ti, TiN or a laminated structure thereof, and has excellent adhesiveness with copper, and serves to prevent SM.
상술한 듀얼 다마신 공정에서 비아홀과 트렌치에 충진된 구리는 결정도를 향상시키기 위해 소정의 온도에서 열처리 과정을 거치게 되는데, 이 때 열처리 후 실온으로 돌아오는 과정에서 구리는 소성변형을 거치게 된다. 결과적으로 구리배선층 내부에 그리고 열팽창계수가 상이한 절연막과 구리배선층 사이에 잔류 인장응력을 야기하게 된다. 이러한 잔류 인장응력은 본 발명에서의 구조처럼 비아홀층과 상부 트렌치 배선층이 서로 일체로 형성된 경우에는 비아 콘택(via-contact) 부위에 집중하게 된다. 여기서 비아 콘택 부위는 비아홀층과 하부 배선층이 접하는 부위를 칭한다. 따라서, 비아 콘택 부위의 구리가 확산방지막에 약하게 결합되어 있는 경우에는 보이드가 확산방지막의 저면에 발생하여, 하부 배선층과의 단선을 초래하게 된다. 따라서 본 발명에서 제안한 상기 Ta 계열의 구리확산 방지막(18)을 Ti 계열의 구리확산 방지막(17) 전면에 적층할 경우, 구리와의 접착성을 뛰어나게 하고 결과적으로 상술한 보이드 결함의 발생을 억제할 수 있다.In the dual damascene process described above, the copper filled in the via hole and the trench is subjected to a heat treatment process at a predetermined temperature to improve crystallinity. At this time, the copper undergoes plastic deformation in the process of returning to room temperature after the heat treatment. As a result, residual tensile stress is caused in the copper wiring layer and between the insulating film and the copper wiring layer having a different thermal expansion coefficient. Such residual tensile stress is concentrated in the via contact area when the via hole layer and the upper trench interconnection layer are integrally formed with each other as in the structure of the present invention. Here, the via contact portion refers to a portion where the via hole layer and the lower wiring layer contact each other. Therefore, when copper in the via contact portion is weakly bonded to the diffusion barrier, voids are generated on the bottom surface of the diffusion barrier, causing disconnection with the lower wiring layer. Therefore, when the Ta-based copper diffusion barrier film 18 proposed in the present invention is laminated on the Ti-based copper diffusion barrier film 17, the adhesion with copper may be excellent and as a result, the occurrence of the above-described void defects may be suppressed. Can be.
다음, 도 1e는 상기 듀얼 다마신 패턴에 구리의 충진(19)이 완료된 모습을 보여주는 단면도이다. 종래의 기술에는 듀얼 다마신 패턴 바닥면에 있는 구리확산 방지막과 소정의 금속막을 제거하기도 하지만, 본 발명에서는 상기한 보이드 형성의 방지를 위해 제거하지 않는다. 우선 구리 시드(seed)층(미도시)이 형성되어 이후 채워질 구리배선층의 성장을 촉진시킨다. 상기 구리 시드층의 형성이 완료되면 전기도금법에 의하여 듀얼 다마신 패턴에 구리(19)가 채워지게 된다.Next, FIG. 1E is a cross-sectional view illustrating a state in which copper filling 19 is completed in the dual damascene pattern. In the prior art, although the copper diffusion prevention film and the predetermined metal film on the bottom surface of the dual damascene pattern are removed, the present invention is not removed to prevent the above-mentioned void formation. First, a copper seed layer (not shown) is formed to promote growth of the copper wiring layer to be filled thereafter. When the formation of the copper seed layer is completed, the copper 19 is filled in the dual damascene pattern by the electroplating method.
도면에는 도시되지 않았지만 상술한 공정 이후에는 구리의 결정도를 증가시키기 위한 열처리 공정이 진행되고, CMP 공정을 통해 평탄화된다.Although not shown in the drawings, after the above-described process, a heat treatment process for increasing the crystallinity of copper is performed and planarized through a CMP process.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 반도체 소자의 구리확산 방지막 형성방법은 구리확산 방지막 전면에 구리배선과의 접착성이 우수한 이종의 구리확산 방지막을 추가로 적층함으로써 구리배선층과의 접착성을 개선하고 SM에 기인한 보이드 결함을 방지하는 효과가 있다. 보다 자세하게는, 구리배선층과의 접착성이 우수한 이종의 구리확산 방지막을 종래의 구리확산 방지막 전면에 추가로 적층함으로써 구리확산 방지막의 역할과 함께 구리확산 방지막과 구리배선층과의 계면, 특히 비아 콘택 영역에서 발생하는 SM에 기인한 보이드 형성을 방지하고 따라서 하부 배선층과 상부 배선층의 단선에 따른 소자의 동작불능을 방지하는 효과가 있다. Therefore, in the method for forming a copper diffusion prevention film of the semiconductor device of the present invention, by further laminating a heterogeneous copper diffusion prevention film having excellent adhesion with the copper wiring on the entire copper diffusion prevention film, the adhesiveness with the copper wiring layer is improved and due to SM It is effective in preventing void defects. More specifically, by further stacking a heterogeneous copper diffusion prevention film having excellent adhesion with the copper wiring layer on the entire surface of the conventional copper diffusion prevention film, the role of the copper diffusion prevention film and the interface between the copper diffusion prevention film and the copper wiring layer, particularly the via contact area There is an effect of preventing void formation due to the SM generated in the and thus preventing the inoperability of the device due to disconnection of the lower wiring layer and the upper wiring layer.
도 1a 내지 도 1e는 본 발명에 의한 구리확산 방지막 형성방법1a to 1e is a copper diffusion preventing film forming method according to the present invention
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030077756A KR100588664B1 (en) | 2003-11-04 | 2003-11-04 | Method for forming copper diffusion barrier of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030077756A KR100588664B1 (en) | 2003-11-04 | 2003-11-04 | Method for forming copper diffusion barrier of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050042697A true KR20050042697A (en) | 2005-05-10 |
| KR100588664B1 KR100588664B1 (en) | 2006-06-12 |
Family
ID=37243634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030077756A KR100588664B1 (en) | 2003-11-04 | 2003-11-04 | Method for forming copper diffusion barrier of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100588664B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686450B1 (en) * | 2005-10-21 | 2007-02-26 | 동부일렉트로닉스 주식회사 | Method for fabricating the dual damascen interconnection in semiconductor device |
| KR100731082B1 (en) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method for fabricating semiconductor device |
| KR100752971B1 (en) * | 2005-05-20 | 2007-08-30 | 샤프 가부시키가이샤 | Wire structure and forming method of the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170055716A (en) | 2015-11-12 | 2017-05-22 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
-
2003
- 2003-11-04 KR KR1020030077756A patent/KR100588664B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752971B1 (en) * | 2005-05-20 | 2007-08-30 | 샤프 가부시키가이샤 | Wire structure and forming method of the same |
| KR100686450B1 (en) * | 2005-10-21 | 2007-02-26 | 동부일렉트로닉스 주식회사 | Method for fabricating the dual damascen interconnection in semiconductor device |
| KR100731082B1 (en) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100588664B1 (en) | 2006-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385227B1 (en) | Semiconductor device having copper multy later circuit line and method of making the same | |
| KR20030035909A (en) | Semiconductor device and method for manufacturing the same | |
| WO2006016918A1 (en) | Bond pad structure for copper metallization having inceased reliability and method for fabricating same | |
| JP2002141417A (en) | Stacked structure for parallel capacitors and method of fabrication | |
| US6503835B1 (en) | Method of making an organic copper diffusion barrier layer | |
| US7618887B2 (en) | Semiconductor device with a metal line and method of forming the same | |
| KR100588904B1 (en) | Method for fabricating copper interconnect | |
| KR100588664B1 (en) | Method for forming copper diffusion barrier of semiconductor device | |
| KR100563817B1 (en) | Method for fabricating copper interconnect of semiconductor device | |
| KR100626935B1 (en) | Subtractive metallization structure and method of making | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| KR100772250B1 (en) | Method for forming metal layer in semiconductor damascene manufacturing process | |
| US20020106895A1 (en) | Method for forming copper interconnect and enhancing electromigration resistance | |
| KR100295054B1 (en) | Semiconductor device having multi-wiring and manufacturing method thereof | |
| JP2006114724A (en) | Semiconductor device and manufacturing method thereof | |
| KR100367487B1 (en) | Manufacturing method for semiconductor device | |
| KR100853800B1 (en) | Method of forming dual damascene pattern in a semiconductor device | |
| KR100835423B1 (en) | Method for forming dual damascene pattern in semiconductor manufacturing process | |
| KR100295141B1 (en) | Metal wiring layer formation method of semiconductor device | |
| KR100702803B1 (en) | Method for forming metal wiring layer of semiconductor device | |
| KR100729087B1 (en) | Method of fabricating semiconductor devices | |
| KR20100036008A (en) | Method for forming metal wiring of semiconductor device | |
| KR20070013894A (en) | Metal wiring method of semiconductor device | |
| KR100808794B1 (en) | Method for fabricating semiconductor device | |
| KR100784105B1 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |