KR20010075738A - 다수 반도체 소자 일괄 접촉식 시험대 - Google Patents
다수 반도체 소자 일괄 접촉식 시험대 Download PDFInfo
- Publication number
- KR20010075738A KR20010075738A KR1020000002043A KR20000002043A KR20010075738A KR 20010075738 A KR20010075738 A KR 20010075738A KR 1020000002043 A KR1020000002043 A KR 1020000002043A KR 20000002043 A KR20000002043 A KR 20000002043A KR 20010075738 A KR20010075738 A KR 20010075738A
- Authority
- KR
- South Korea
- Prior art keywords
- test bench
- semiconductor device
- probe
- substrate
- test place
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 다수 반도체 소자 일괄 접촉식 시험대는 시험대상인 다수개의 반도체 소자를 각각 수용하는 U홈이 형성된 하부시험대와; 대략 중앙에 관통공이 형성된 기판과, 상기 반도체 소자와 일괄 접촉할 수 있도록 상기 기판에 연결된 다수개의 탐침을 구비하는 상부시험대와; 상기 하부시험대 위에 상기 상부시험대를 착탈식으로 결합하는 결합수단을 포함하여 다수의 반도체 소자를 일괄 접촉하여 시험할 수 있다.
Description
본 발명은 다수 반도체 소자 일괄 접촉식 시험대에 관한 것으로서, 더욱 상세하게 말하자면 다수개의 반도체 소자를 일괄적으로 시험할 때 각 소자의 전극을 일괄적으로 접촉하여 시험하는 시험대에 관한 것이다.
일반적으로 제조공정 및 조립공정을 거쳐 생산된 반도체 소자는 적합한 품질과 신뢰성을 확보하여야 한다. 따라서 각 공정을 거친 반도체 소자가 특정의 기준에 적합한 특성을 갖는 지를 시험함으로써 각 공정과정에서의 불량 발생 정도를 최소화하고 완제품의 신뢰성을 최대화 할 수 있다. 이와 같은 시험에는 예컨대 -40℃ 내지 85℃의 다양한 온도범위에서 일정시간(예컨대 96시간 이상) 동안 반도체 특성 변화를 시험하는 번-인(Burn-in) 시험 등이 있다.
이러한 시험을 수행하기 위하여 반도체 소자를 장착하는 시험대가 필요하며, 종래의 반도체 소자 시험대는 하나의 반도체 소자를 접착제등을 사용하여 장착하고 장착된 반도체 소자를 개별적으로 시험하였다. 여기서 반도체 소자를 정확한 위치에 장착하여야 정확한 시험결과를 얻을 수 있기 때문에 반도체 소자를 시험대의 정확한 위치 에 정확한 방향으로 장착하는 것이 대단히 중요하다. 예를 들면 광통신용 소자에 있어서는 발광 및 수광하는 방향이나 위치가 정확하지 않으면 잘못된 시험결과가 산출되기 때문이다.
그러나, 종래의 반도체 소자 시험대의 정확한 위치에 정확한 방향으로 반도체 소자를 장착하는 것이 용이하지 않기 때문에 이를 위하여 숙련된 기술을 요하는 문제점이 있었다.
또한, 장착과정에서 잘못 장착되는 경우에는 시행착오를 통해 수정하지 않으면 안되며 이때에는 이미 접착 고정된 반도체 소자를 다시 분리하여 재차 접착하여야 하기 때문에 시험대상인 반도체 소자에 바람직하지 않은 충격이 가해지고 그 결과 제품이 불량이 되는 문제점이 있었다.
뿐만 아니라, 각 시험대에 하나의 반도체 소자를 장착하여 시험하기 때문에 시험대의 사용 효율이 낮은 문제점이 있었다.
본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 다수 반도체 소자를 일괄적으로 접촉하여 시험할 수 있는 시험대를 제공함으로써 시험 효율을 높일 뿐만 아니라, 비숙력자도 용이하게 장착하여 시험할 수 있도록 하는 데 있다.
본 발명의 다른 목적은 시험을 위한 탐침이 시험대상인 반도체 소자와 긴밀하게 접촉하는 신뢰성 높은 시험대를 제공하는 데 있다.
도1은 본 발명의 실시예에 따른 다수 반도체 소자 일괄 접촉식 시험대의 분해 사시도이다.
도2은 본 발명의 실시예에 따른 다수 반도체 소자 일괄 접촉식 시험대에 사용되는 결합수단의 다른 실시예를 나타낸 단면도이다.
도3는 도1의 III-III선에 따른 단면도이다.
도4는 본 발명의 실시예에 따른 다수 반도체 소자 일괄 접촉식 시험대에 사용되는 지그부의 확대 사시도이다.
도5는 도4의 V-V선에 따른 단면도이다.
도6은 본 발명의 실시예에 따른 다수 반도체 소자 일괄 접촉식 시험대에서 시험되는 서브마운트의 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 하부시험대 18 : 고정부
20 : 지그부 22 : U홈
40 : 상부시험대 41 : 관통공
42 : 탐침 44 : 지지부
48 : 기판 52,54 : 커넥터
60 : 서브마운트
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 다수 반도체 소자 일괄 접촉식 시험대는 시험대상인 다수개의 반도체 소자를 각각 수용하는 U홈이형성된 하부시험대와; 대략 중앙에 관통공이 형성된 기판과, 상기 반도체 소자와 일괄 접촉할 수 있도록 상기 기판에 연결된 다수개의 탐침을 구비하는 상부시험대와; 상기 하부시험대 위에 상기 상부시험대를 착탈식으로 결합하는 결합수단을 포함한다.
상기 상부시험대는 상기 하부시험대를 위에 올려놓을 수 있도록 형성된 고정부를 더 구비한 것을 특징으로 한다.
상기 탐침은 상기 기판 하부 상기 중앙 관통공 주위에 설치된 지지부에 의하여 경사지게 지지되는 것을 특징으로 한다.
상기 탐침은 접착제에 의하여 상기 지지부에 고정되는 것을 특징으로 한다.
상기 U홈은 4면 가장자리를 따라 경사측면이 형성된 것을 특징으로 하며, 또한 상기 U홈과 그 인접부위는 테프론 코팅이 되어진 것을 특징으로 한다.
상기 반도체 소자는 반도체 칩 및 전극이 형성된 서브마운트인 것을 특징으로 한다.
상기 상부시험대는 상기 탐침과 연결되는 시험용핀 및 상기 시험용핀과 전기적으로 연결되는 커넥터를 더 구비한 것을 특징으로 한다.
첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예를 이하에서 설명한다.
도1을 참조하면, 상부시험대(40)는 예컨대 고정용 너트와 같은 결합수단(49)에 의하여 하부시험대(10)위에 착탈식으로 결합된다. 하부시험대(10)에 설치된 고정부(18)는 상부시험대(40)의 위치를 고정하여 하부시험대(10)와 상부시험대(40)사이에 일정간격이 형성되게 한다. 한편, 하부시험대(10)에 고정부(18)를 설치할 때 하부시험대(10)의 상면으로부터 고정부(18)의 높이를 조절할 있도록 예컨대 고정부(18)의 하부인 하부시험대(10)와의 결합부위에 나사부(미도시)를 설치할 수도 있다.
하부시험대(10)와 상부시험대(40)사이에 일정간격이 형성되도록 착탈식으로 결합하는 방법에는 다양한 방법이 사용될 수 있는 바, 예컨대 도2에 도시된 바와 같이 상부시험대(40)의 고정핀(420)이 삽입되는 관통공(410)을 하부시험대(10)에 설치하여 고정핀(420)을 관통공(410)에 삽입결합하고 상부시험대(40)가 고정부(480)에 닿도록 하며, 하부시험대(10)의 양측에 설치된 결합수단인 착탈식 체결용 클립(미도시)에 의하여 상부시험대(40)가 움직이지 않도록 고정하는 방법도 있다.
하부시험대(10)의 고정부(18,480) 및 이 고정부(18,480)에 닿는 상부시험대(40)의 접촉부는 일정한 정밀도로서 가공을 하여 하부시험대(10)와 상부시험대(40)사이가 일정한 간격이 유지되도록 하는 것이 중요하다.
하부시험대(10)에는 시험하고자 하는 반도체 소자를 수용하는 다수의 U홈(22)을 형성한다. U홈(22)을 하부시험대(10)에 직접 형성할 수도 있고, 또는 도시된 바와 같이 별도의 지그부(20)에 다수의 U홈(22)을 형성한 후에 지그부(20)를 체결부(24)에 의해 하부시험대(10)와 체결할 수도 있다.
온도측정을 위하여 측정기 예컨대 써머커플(Thermocouple)을 하부시험대(10)에 부착하고 이에 온도측정용 단자(16)를 연결하여 상부시험대(40)의 커넥터(54)와착탈식으로 연결할 수도 있다. 온도 측정기는 도시된 바와 같이 하부시험대(10)를 상부 및 하부로 분리하여 그 상부와 하부사이에 설치할 수도 있다.
하부시험대(10)의 양측에 돌출 설치된 장착용 돌기(19)는 시험대를 랙(rack)형태의 모듈에 용이하게 장착할 수 있게 한다.
상부시험대(40)에는 기판(48)하부에 설치되어 지지부(44)에 의해 지지되는 탐침(42)이 형성되어 있으며, 작업자가 탐침(42) 및 이와 접촉하는 반도체 소자(60)를 상부에서 볼 수 있도록 기판(48)의 대략 중앙에 관통공(41)이 형성된다. 탐침(42)의 일단은 자유단으로 시험대상 반도체 소자와 접촉하는 부분이고, 타단은 기판(48)에 고정되어 시험용핀(47)과 연결된다.
커넥터(52)는 시험용핀(47)과 전기적으로 연결되므로 탐침(42)에 의해 접촉되어 연결된 반도체 소자(60)에 전기적으로 연결된다. 따라서 커넥터(52)는 시험대상인 반도체 소자(60)에 전기적 신호를 공급하고 이에 흐르는 전류를 외부 회로와 연결하는 것을 용이하게 한다.
도3을 참조하면, 탐침(42)은 지지부(44)에 의해 지지되는데, 예컨대 에폭시와 같은 접착제(46)로 지지부(44)에 고정 지지되는 것이 바람직하다. 탐침(42)은 시험대상인 반도체 소자(60)와 접촉하는 접촉면적을 크게 하기 위하여 경사지게 설치되는 것이 바람직하며, 탐침(42)의 접촉부(42a)를 수직방향으로 약간 구부려 설치함으로써 시험대상인 반도체 소자(60)와의 접촉을 보다 확실히 할 수 있다.
탐침(42)은 전기전도도가 높은 고탄성 재질을 사용하는 것이 바람직하다. 그러면 반복 사용시에도 탐침(42)의 위치가 정밀하게 유지될 뿐만 아니라, 탐침(42)이 소자(60)와 접촉할 때 탐침(42)의 탄성력에 의해 반도체 소자(60)의 전극 표면을 긁으면서 접촉하기 때문에 전극에 형성된 산화막을 제거하는 효과가 있어 접촉성이 향상되고 접촉 전기저항이 감소되는 효과가 있다. 탐침(42)의 재질로는 예컨대 텅스텐 또는 베릴률동(BeCu)을 사용할 수 있다.
탐침(42)을 고정하는 지지부(44)는 고온에서도 변형이 작은 소재 예컨대 세라믹을 사용하는 것이 바람직하다. 지지부(44)는 관통공(41) 가장자리인 기판(48)하부에 연속하여 설치함으로써 기판(48)의 변형을 최소화할 수 있다.
도4는 반도체 소자(60)가 놓여지는 지그부(20)의 U홈(22)을 보다 상세히 도시한 것이다. U홈(22)은 도5에 도시된 바와 같이 바닥면(22c)과 U홈(22)의 4면 가장자리를 따라 경사로 형성된 경사측면(22a)을 구비한다. 여기서 바닥면(22c)의 크기는 수용되는 반도체 소자(60)가 적절하게 안착될 수 있는 정도의 크기로 한다. 반도체 소자는 경사측면(22a)을 따라 미끄러져서 바닥면(22c)에 수용된다. 반도체 소자가 보다 잘 고정되도록 하기 위하여 바닥면(22c)에 대략 수직인 수직면(22b)을 형성할 수도 있다.
한편 U홈(22)과 그 인접부위는 마찰계수가 작은 재질 예를 들면 테프론(Teflon; 미국 듀퐁사의 상품명)으로 코팅을 하여 수용되는 반도체 소자(60)가 용이하게 U홈(22)내에 안착되게 하는 것이 바람직하다. 코팅은 수용되는 반도체 소자(60)가 U홈(22)에 안착될 때 흠집이 발생하는 것을 방지하며, 또한 반도체 소자(60)와 U홈(22)간의 절연특성을 보다 향상시킨다.
설명의 편의를 위하여 본 발명의 시험대상인 반도체 소자(60)는 하나의 칩인것으로 설명하였으나, 도6에 도시한 바와 같이 다수의 칩 예컨대 광통신용 레이저 다이오드(62) 및 포토 다이오드(64)가 부착되고 전극(66)에 의해 연결된 서브마운트(Submount)일 수도 있다. 서브마운트는 칩의 열방출, 신뢰성 및 안정성을 위하여 필요에 따라 실리콘, 구리, 세라믹 등의 다양한 소재가 사용될 수 있다.
본 발명에 따른 다수 반도체 소자 일괄 접촉식 시험대의 작용을 설명하면 다음과 같다. 즉,
하부시험대(10)와 상부시험대(40)가 분리된 상태에서 다수의 U홈(22)에 각각 반도체 소자(60)를 장착한 후에, 상부시험대(40)를 하부시험대(10)위에 올려놓고 결합수단에 의해 양 시험대를 결합한다. 그러면 상부시험대(40)에 설치된 탐침(42)이 수용된 각각의 반도체 소자(60)의 전극에 일괄 접촉되고 커넥터(52)에 의하여 외부 회로와 연결된 반도체 소자(60)를 시험할 수 있다. 이때 기판(48)에 관통공(41)이 형성되어 있어 탐침(42)이 반도체 소자(60)에 접촉된 여부를 육안으로 용이하게 확인할 수 있으며, 또한 기판(48)에 형성된 시험용핀(47)을 사용하여 탐침(42)과 반도체 소자(60)간의 접촉이 제대로 이루어져 있는 지를 간편하게 점검할 수도 있다.
본 발명에 따른 다수 반도체 소자 일괄 접촉식 시험대는 비단 번-인 시험 뿐만 아니라 다양한 형태의 반도체 소자 또는 반도체 소자가 부착된 서브마운트에 사용할 수 있다.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본 발명은 상술한 실시예에 한정되는 것은 아니며, 본 발명의 기술사상 및 기술범위내에서 각종 변경 및 개량이 가능하며, 본 발명에 따른 효과는 반도체 소자 시험 분야에서 다양하게 변형되어 이용될 수가 있다.
본 발명은 U홈을 이용하여 시험대상인 반도체 소자를 시험대에 장착하기 때문에 숙련된 기술이 없이도 반도체 소자를 시험대에 정확한 위치에 장착할 수 있는 효과가 있다.
또한 시험단자인 탐침과 반도체 소자간의 접촉을 육안으로 확인할 수 있기 때문에 접촉상태를 용이하게 점검할 수 있다.
그리고, 시험 대상인 다수 반도체 소자를 일괄적으로 접촉하여 시험하기 때문에 시험을 효과적으로 행할 수 있다.
따라서 반도체 소자의 시험을 효과적으로 수행하여 투입되는 인력과 장비의 효율성을 증대시키며 반도체 소자의 생산원가를 대폭 절감하는 현저한 효과가 있다.
Claims (8)
- 시험대상인 다수개의 반도체 소자를 각각 수용하는 U홈이 형성된 하부시험대와;대략 중앙에 관통공이 형성된 기판과, 상기 반도체 소자와 일괄 접촉할 수 있도록 상기 기판에 연결된 다수개의 탐침을 구비하는 상부시험대와;상기 하부시험대 위에 상기 상부시험대를 착탈식으로 결합하는 결합수단을 포함하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항에 있어서,상기 상부시험대는 상기 하부시험대를 위에 올려놓을 수 있도록 형성된 고정부를 더 구비한 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항 또는 제2항에 있어서,상기 탐침은 상기 기판 하부 상기 중앙 관통공 주위에 설치된 지지부에 의하여 경사지게 지지되는 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제3항에 있어서,상기 탐침은 접착제에 의하여 상기 지지부에 고정되는 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항 또는 제2항에 있어서,상기 U홈은 4면 가장자리를 따라 경사측면이 형성된 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항 또는 제2항에 있어서,상기 U홈과 그 인접부위는 테프론 코팅이 되어진 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항 또는 제2항에 있어서,상기 반도체 소자는 반도체 칩 및 전극이 형성된 서브마운트인 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
- 제1항 또는 제2항에 있어서,상기 상부시험대는 상기 탐침과 연결되는 시험용핀 및 상기 시험용핀과 전기적으로 연결되는 커넥터를 더 구비한 것을 특징으로 하는 다수 반도체 소자 일괄 접촉식 시험대.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000002043A KR100357529B1 (ko) | 2000-01-17 | 2000-01-17 | 다수 반도체 소자 일괄 접촉식 시험대 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000002043A KR100357529B1 (ko) | 2000-01-17 | 2000-01-17 | 다수 반도체 소자 일괄 접촉식 시험대 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010075738A true KR20010075738A (ko) | 2001-08-11 |
KR100357529B1 KR100357529B1 (ko) | 2002-10-18 |
Family
ID=19639085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000002043A KR100357529B1 (ko) | 2000-01-17 | 2000-01-17 | 다수 반도체 소자 일괄 접촉식 시험대 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100357529B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3124983B2 (ja) * | 1992-12-24 | 2001-01-15 | 株式会社日本マイクロニクス | 電気回路検査装置 |
-
2000
- 2000-01-17 KR KR1020000002043A patent/KR100357529B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100357529B1 (ko) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064217A (en) | Fine pitch contact device employing a compliant conductive polymer bump | |
KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
US5495179A (en) | Carrier having interchangeable substrate used for testing of semiconductor dies | |
JP5426161B2 (ja) | プローブカード | |
KR100779329B1 (ko) | 세그멘트형 접촉자 | |
US7956627B2 (en) | Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device | |
KR100221951B1 (ko) | Ic핸들러의 테스트부 | |
US7656174B2 (en) | Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device | |
US6258609B1 (en) | Method and system for making known good semiconductor dice | |
KR101674135B1 (ko) | 프로브 카드 | |
KR100342015B1 (ko) | 프로브 카드 | |
JPH1164426A (ja) | プリント基板の検査装置およびプリント基板の検査 装置の組み立てキット | |
US20070202714A1 (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
JP6362507B2 (ja) | 接触ばねブロック、接触ソケット、接触ばねブロックの接触ばねを交換する方法及び接触ソケットの接触ばねを交換する方法 | |
KR100691164B1 (ko) | 프로브 카드 조립체 | |
KR20180130687A (ko) | 전자 소자 검사용 프로브 | |
KR100357529B1 (ko) | 다수 반도체 소자 일괄 접촉식 시험대 | |
US5766978A (en) | Process for testing an integrated circuit package using an integrated circuit package retainer | |
TW200409264A (en) | Probe apparatus | |
JPH0630367B2 (ja) | プロ−ブカ−ド | |
US20020192987A1 (en) | Semiconductor device-socket | |
KR20130134101A (ko) | 프로브 카드 | |
JPH01170857A (ja) | プローブカード | |
KR200260959Y1 (ko) | 웨이퍼 검사용 프로브 장치 | |
KR20190006341A (ko) | 전자 소자 검사용 핀 조립체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111010 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |