KR20010070307A - 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스디스플레이 장치 - Google Patents

효율적으로 데이타를 표시할 수 있는 액티브 매트릭스디스플레이 장치 Download PDF

Info

Publication number
KR20010070307A
KR20010070307A KR1020000077652A KR20000077652A KR20010070307A KR 20010070307 A KR20010070307 A KR 20010070307A KR 1020000077652 A KR1020000077652 A KR 1020000077652A KR 20000077652 A KR20000077652 A KR 20000077652A KR 20010070307 A KR20010070307 A KR 20010070307A
Authority
KR
South Korea
Prior art keywords
clock signal
display data
data
display
horizontal
Prior art date
Application number
KR1020000077652A
Other languages
English (en)
Other versions
KR100386732B1 (ko
Inventor
이찌라꾸쯔요시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010070307A publication Critical patent/KR20010070307A/ko
Application granted granted Critical
Publication of KR100386732B1 publication Critical patent/KR100386732B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

액티브 매트릭스형 디스플레이 장치는 디스플레이 패널, 수평 디스플레이 구동기 및 제어기를 포함한다. 수평 디스플레이 구동기는 각각 출력 클록 신호에 응답하여 m(1보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 디스플레이 패널을 구동하기 위한 m개의 수평 구동부들을 포함한다. 제어기는 입력 클록 신호로부터 출력 클록 신호를 발생하고, 입력 데이타에 대한 샘플링을 수행하여 디스플레이 패널의 수평 라인용 디스플레이 데이타를 생성한다. 또한, 제어기는 각각 디스플레이 데이타를 순차적으로 저장하고, 출력 클록 신호에 응답하는 디스플레이 데이타 세트들의 단위로 저장된 디스플레이 데이타를 m개의 수평 구동부들로 출력한다.

Description

효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치{ACTIVE MATRIX DISPLAY APPARATUS CAPABLE OF DISPLAYING DATA EFFICIENTLY}
본 발명은 디스플레이 패널을 효율적으로 구동할 수 있는 액티브 매트릭스형 디스플레이 장치에 관한 것이다.
TFT(thin film trasnsistor) 액정 디스플레이로 대표되는 액티브 매트릭스 디스플레이는 통상적으로 디스플레이 패널, 디스플레이 패널을 구동시키기 위한 구동 회로 및 디스플레이 데이타를 구동 회로에 전송하기 위한 제어기로 구성된다. 구동 회로의 동작 주파수는 제어기의 동작 주파수에 비해 낮게 설정된다. 또한, 제어기는 디스플레이 데이타를 구동 회로에 전송하기 위한 구동 회로의 동작 주파수에 따라 디스플레이 데이타의 전송 속도를 감소시킨다.
디스플레이 데이타의 전송 속도를 감소시키는 기술은 일본특허공개 소64-13193호, 평6-18844호 및 평10-207434호에 개시되어 있다.
일본특허공개 소64-13193호에 개시된 기술을 살펴보면, 데이타 신호는 EL(electroluminiscence) 패널을 구동시키기 위하여 홀수 데이타 신호 및 짝수 데이타 신호로 분할된다. 홀수 데이타 신호 및 짝수 데이타 신호는 기준 클록 신호의 절반 주파수와 동기화되어 서로 평행하게 전송되어 화소 단위의 디스플레이 제어를 수행한다. 이러한 기술은 액정 패널과 같은 액티브 매트릭스 디스플레이의 구동은 고려하지 않은 것이다. 화소 단위의 구동 제어는 EL 패널이 구동된다는 전제 하에 수행될 수 있으나, 화소 단위의 구동 제어 방식을 액티브 매트릭스형 디스플레이 장치의 구동 제어에 사용하는 것은 어렵다.
일본특허공개 평6-18844호에는 디스플레이 데이타 신호의 비트 수를 두배로 변환시키고, 비트 수가 증가된 디스플레이 데이타 신호를 기준 클록 신호의 절반주파수와 동기하여 전송하는 기술이 개시되어 있다.
일본특허공개 평10-207434호에 개시된 기술을 살펴보면, 디스플레이 패널의 소오스 구동기는 제 1 절반부(half portion)와 제 2 절반부로 분할되고, 이와 유사하게 라인 메모리도 두 부분으로 분할된다. 라인 메모리에 저장된 2개의 데이타는 기준 클록 신호의 절반 주파수와 동기화되어 동시에 소오스 구동기의 제 1 및 제 2 절반부로 제공된다. 여기서, 1개 라인의 디스플레이를 위해 요구되는 디스플레이 데이타는 라인 메모리 내에 저장된다. 라인 메모리에 디스플레이 데이타를 저장하는 것이 완료된 후 1개 라인용 디스플레이 데이타가 동시에 디스플레이 패널로 공급된다. 즉, 이러한 기술에서는 1개 라인용 디스플레이 데이타를 저장하기에 충분한 용량을 갖는 라인 메모리를 필요로 한다.
이와 같이 통상적인 액티브 매트릭스 디스플레이 장치에 있어서, 디스플레이 패널을 구동시키기 위한 구동 회로의 동작 클록은 기준 클록 신호 주파수의 절반으로 설정될 수 있다. 그러나, 클록의 주파수 분할을 수행하기 위해서는 필연적으로 구성 요소들의 배열이 복잡해지고 메모리의 대용량화가 요구된다. 여기서, 요구되는 메모리의 용량은 1개 라인용 디스플레이 데이타를 저장하기에 충분한 용량, 예를 들어, 일본특허공개 평10-207434호에 개시된 기술에서와 동일한 용량에 해당한다.
본 발명의 목적은 디스플레이 데이타를 일시적으로 저장하기 위한 메모리의 저장 용량을 현저히 감소시킬 수 있는 액티브 매트릭스형 디스플레이 장치를 제공하는 데 있다.
본 발명의 다른 목적은 우수한 EMI(electromagnetic interference) 특성을 갖는 액티브 매트릭스형 디스플레이 장치를 제공하는 데 있다.
도 1은 본 발명의 실시예에 의한 액티브 매트릭스형 디스플레이 장치의 구조를 나타내는 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 의한 메모리부의 동작을 보여주는 타이밍 차트들이다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 메모리부의 또 다른 동작을 보여주는 타이밍 차트들이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 디스플레이 장치 2 : 제어기
3 : 구동 회로 4 : 디스플레이 패널
21 : 샘플링부 22 : 메모리부
23 : 클록 발생부 24 : 데이타 출력부
101, 102, 103, 104 : 수평 구동기
상술한 목적을 달성하기 위하여 본 발명에 의한 액티브 매트릭스형 디스플레이 장치는 디스플레이 패널, 수평 디스플레이 구동기 및 제어기를 포함한다. 상기 수평 디스플레이 구동기는 각각 출력 클록 신호에 응답하여 m(1 보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 상기 디스플레이 패널을 구동시키기 위한 m개의 수평 구동부들을 포함한다. 상기 제어기는 입력 클록 신호로부터 출력 클록 신호를 발생시키고, 입력 데이타에 대한 샘플링을 수행하여 디스플레이 패널의 수평 라인용 디스플레이 데이타를 생성한다. 또한, 상기 제어기는, 디스플레이 데이타들을 순차적으로 저장하고 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 상기 저장된 디스플레이 데이타를 m개의 수평 구동부로 출력한다.
여기서, 상기 제어기는 입력 클록 신호로부터 출력 클록 신호를 발생시키는 클록 신호 발생부를 포함한다. 이때, 출력 클록 신호의 주파수는 입력 클록 신호의 주파수보다 더 크다.
또한, 상기 출력 클록 신호는 n(1보다 큰 정수)개의 클록 신호들을 포함하고, m개의 수평 구동기는 각각 n개의 구동부들을 포함하고, 디스플레이 데이타 세트는 n개의 디스플레이 데이타부들을 포함한다. 이때, n개의 구동부들은 각각 n개의 클록 신호들에 응답하여 n개의 구동부들에 상응하는 디스플레이 데이타 세트의n개의 디스플레이 데이타부들에 기초하여 디스플레이 패널을 구동시킨다. n이 2인 경우, 출력 클록 신호는 서로 180도의 위상차를 갖는 제 1 및 제 2 클록 신호들을 포함한다.
이에 더하여, 제어기는 각각 디스플레이 데이타를 순차적으로 저장하고 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 m개의 수평 구동기들로 저장된 디스플레이 데이타를 출력하는 이중 포트 메모리를 포함할 수 있다. 이러한 경우에, 이중 포트 메모리는 선입 선출 방식으로 작동하는 것이 바람직하다.
본 발명의 다른 목적을 달성하기 위하여, 액티브 매트릭스형의 디스플레이 장치는 디스플레이 패널, 수평 디스플레이 구동기 및 제어기를 포함한다. 수평 디스플레이 구동기는 각각 출력 클록 신호에 응답하여 m(1보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 디스플레이 패널을 구동시키는 m개의 수평 구동부들을 포함한다. 제어기는 입력 클록 신호로부터 출력 클록 신호를 발생시키고, 이때, 출력 클록 신호의 주파수는 입력 출력 신호의 주파수보다 더 크다. 또한, 제어기는 각각 디스플레이 입력 데이타에 대한 샘플링을 수행하여 패널의 수평 라인용 디스플레이 데이타를 생성하고, 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 m개의 수평 구동부들에 디스플레이 데이타를 출력한다.
여기서, 출력 클록 신호는 n(1보다 큰 정수)개의 클록 신호들을 포함할 수 있다. 이때, m개의 수평 구동부들은 각각 n개의 구동부들을 포함하고, 디스플레이 데이타 세트는 n개의 디스플레이 데이타부들을 포함한다. n개의 구동부들은 각각 n개의 클록 신호들에 응답하여 n개의 구동부들에 상응하는 디스플레이 데이타 세트의 n개의 디스플레이 데이타부들에 기초하여 디스플레이 패널을 구동시킨다. n이 2인 경우에, 출력 클록 신호는 서로 180도의 위상차를 갖는 제 1 및 제 2 클록 신호들을 포함한다.
또한, 제어기는 각각 디스플레이 데이타를 순차적으로 저장하고 출력 클록 신호에 응답하여 디스플레이 데이타 세트들을 단위로 m개의 수평 구동부들로 저장된 디스플레이 데이타를 출력하는 이중 포트 메모리를 포함할 수 있다. 이러한 경우에, 이중 포트 메모리는 선입 선출 방식으로 작동하는 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 의한 액티브 매트릭스형 디스플레이 장치의 구조를 나타내는 도면이다. 도 1에 도시된 액티브 매트릭스형 디스플레이 장치는 TFT 액정 디스플레이 장치를 예로 들어 나타낸 것이다. 도 1을 참조하면, 액티브 매트릭스형 디스플레이 장치(1)는 제어기(2), 구동 회로(3) 및 액정 디스플레이 패널(4)로 구성된다. 제어기(2)는 샘플링부(21), 메모리부(22), 클록(CLK) 발생부(23) 및 데이타 출력부(24)로 구성된다. 구동 회로(3)는 제 1 내지 제 4 수평 구동기들(H; 101, 102, 103, 104)로 구성된다. 여기서, 제 1 내지 제 4 수평 구동기들(101, 102, 103, 104)은 각각 포트 A와 포트 B를 구비하는 이중 포트 구동기로 구성된다. 입력 디스플레이 데이타 그룹 중에서 홀수의 입력 디스플레이 데이타는 포트 A로 공급되고, 짝수의 입력 디스플레이 데이타는 포트 B로 공급된다.
샘플링부(21)는 플립-플롭 회로들의 논리 회로들로 구성되고, 디스플레이 장치(1)의 기준 클록(CLK)과 동기하여 입력 디스플레이 데이타(DATA)에 대한 샘플링을 수행한다. 샘플링부(21)는 샘플링된 디스플레이 데이타를 메모리부(22)로 출력한다. 메모리부(22)는 샘플링부(21)에 의해 샘플링된 입력 디스플레이 데이타(DATA)를 임시 저장하는 FIFO 메모리들(도면에 미도시)로 구성된다. 메모리부(22)는 선입 선출(first-in first-out; FIFO) 방식으로 입력 동작 및 출력 동작을 수행한다. 여기서, 메모리부(22)의 저장 용량은 디스플레이 패널의 1개 라인을 위한 데이타의 양보다 더 적게 설정된다.
클록 발생부(23)는 기준 클록(CLK)의 주파수를 1/2로 분할하기 위한 주파수 분할기로 구성된다. 클록 발생부(23)는 서로 180도의 위상차를 갖는 제 1 주파수 분할 클록 신호(HCK-A) 및 제 2 주파수 분할 클록 신호(HCK-B)를 발생한다. 데이타 출력부(24)는 제 1 주파수 분할 클록 신호(HCK-A) 또는 제 2 주파수 분할 클록 신호(HCK-B)와 동기화되어 메모리부(22)로부터 출력되는 데이타를 전송하는 게이트 회로로 구성된다. 데이타 출력부(24)는 제 1 출력 디스플레이 데이타(HDATA-A) 및 제 2 출력 디스플레이 데이타(HDATA-B)를 출력한다. 제 1 출력 디스플레이 데이타(HDATA-A)는 제 1 주파수 분할 클록 신호(HCK-A)와 동기화되어 메모리부(22)로부터 출력된다. 제 2 출력 디스플레이 데이타(HDATA-B)는 제 2 주파수 분할 클록 신호(HCK-B)와 동기화되어 메모리부(22)로부터 출력된다.
제 1 주파수 분할 클록 신호(HCK-A)와 제 1 출력 디스플레이 데이타(HDATA-A)는 제 1 수평 구동기 그룹의 제 1 및 제 3 수평 구동기들(101, 103), 즉 홀수 수평 구동기들에 공급된다. 제 2 주파수 분할 클록 신호(HCK-B)와 제 2 출력 디스플레이 데이타(HDATA-B)는 제 2 수평 구동기 그룹의 제 2 및 제 4 수평구동기들(102, 104), 즉 짝수 구동기들에 공급된다.
액정 패널(4)은 1280 ×1024개의 화소들을 갖는 디스플레이 패널로 구성되는 것으로 가정된다. 이때, 레드(R), 그린(G) 및 블루(B) 도트용 3개의 도트들이 1개의 화소로 간주된다면, 1개의 라인은 3840개 도트들의 열들(3840 칼라 비트들)로 구성된다. 1개의 수평 구동기가 디스플레이 데이타 도트들의 한 세트로써 384개의 도트들을 구동시킨다면, 10개의 수평 구동기들이 제공되어야 한다. 즉, 제 1 수평 구동기(101)는 라인 상의 384개 도트들로 구성된 제 1 그룹을 구동시키고, 제 2 수평 구동기(102)는 라인 상의 384개 도트들로 구성된 제 2 그룹을 구동시킨다. 또한, 제 3 수평 구동기(103)는 라인 상의 384개 도트들로 구성된 제 3 그룹을 구동시키고, 제 4 수평 구동기(104)는 라인 상의 384개 도트들로 구성된 제 4 그룹을 구동시킨다. 순차적으로, 제 5 내지 제 10 수평 구동기들(도면에 미도시)까지 구동될 도트 그룹들이 할당된다.
다음, 본 발명에 의한 액티브 매트릭스형 디스플레이 장치의 작동을 도 2a 및 도 2b를 참조하여 설명한다. 이하의 설명에서 디스플레이 데이타의 한 세트는 128개의 화소들을 위한 것으로 가정한다.
샘플링부(21)는 도 2a에 도시된 기준 클록 신호(CLK)의 하강 타이밍과 동기하여 입력 디스플레이 데이타에 대한 샘플링을 수행한다. 그러면, 도 2b에 도시된 바와 같이, 샘플링된 디스플레이 데이타가 얻어진다. 샘플링된 디스플레이 데이타는 메모리부(22)로 공급된다. 이때, 제 1의 256 디스플레이 데이타는 메모리부(22)의 제 1 FIFO 메모리로 공급되고, 제 2의 256 디스플레이 데이타는 메모리부(22)의제 2 FIFO 메모리로 공급된다. 또한, 제 3의 256 디스플레이 데이타는 메모리부(22)의 제 3 FIFO 메모리로 공급되고, 제 4의 256 디스플레이 데이타는 메모리부(22)의 제 4 FIFO 메모리로 공급된다. 이후, 제 5의 256 디스플레이 데이타는 다시 메모리부(22)의 제 1 FIFO 메모리로 공급된다.
좀더 구체적으로, 샘플링된 디스플레이 데이타(DATA)가 제 1 데이타(D1) 내지 제 128 데이타(D128)로 구성되어 있다면, 제 1 포트 데이타(A)는 제 1 데이타(D1), 제 3 데이타(D3), ..., 및 제 127 데이타(D127)로 구성된다. 그리고, 제 2 포트 데이타(B)는 제 2 데이타(D2), 제 4 데이타(D4), ..., 및 제 128 데이타(D128)로 구성된다. 메모리부(22)의 제 1 FIFO 메모리는 제 1 데이타(D1) 내지 제 128 데이타(D128)를 순차적으로 저장한다.
샘플링된 디스플레이 데이타(DATA)가 제 129 데이타(D129) 내지 제 256 데이타(D256)들로 구성되어 있다면, 제 1 포트 데이타(A)는 제 129 데이타(D129), 제 131 데이타(D131), ..., 및 제 255 데이타(D255)로 구성된다. 제 2 포트 데이타(B)는 제 130 데이타(D130), 제 132 데이타(D132), ..., 및 제 256 데이타(D256)로 구성된다. 메모리부(22)의 제 2 FIFO 메모리는 제 129 데이타(D129)부터 제 256 데이타(D256)를 순차적으로 저장한다.
샘플링부(21)는 계속해서 기준 클록 신호(CLK)의 하강 타이밍과 동기하여 입력 디스플레이 데이타에 대한 샘플링을 수행한다. 제 256 데이타(D256)의 샘플링 후에 샘플링부(21)는 제 257 데이타(D257) 및 그 다음의 데이타를 출력한다. 이때, 샘플링된 디스플레이 데이타는 메모리부(22)의 제 3 및 제 4 FIFO 메모리들에 순차적으로 공급된다.
샘플링부(21)가 제 3840 데이타(D3840)의 샘플링을 수행하면, 액정 디스플레이 패널(4)의 1개 라인을 위한 전체 디스플레이 데이타가 제공된다. 따라서, 입력 디스플레이 데이타에 해당하는 1개의 라인을 위한 이미지가 디스플레이 패널(4) 상에 표시될 수 있다.
다음, 디스플레이 데이타가 메모리부(22)로부터 출력되는 동작을 도 3a 내지 도 3d를 참조하여 설명한다.
메모리부(22)의 제 3 FIFO 메모리가 제 257 데이타(D257)를 저장할 때, 메모리부(22)의 제 1 FIFO 메모리는, 도 3c에 도시된 바와 같이, 데이타 출력부(24)로 제 1 데이타(D1)를 출력한다. 메모리부(22)의 제 3 FIFO 메모리가 제 258 데이타(D258)를 저장할 때, 메모리부(22)의 제 2 FIFO 메모리는, 도 3d에 도시된 바와 같이, 데이타 출력부(24)로 제 129 데이타(D129)를 출력한다. 메모리부(22)의 제 3 FIFO 메모리가 제 259 데이타(D259)를 저장할 때, 메모리부(22)의 제 1 FIFO 메모리는, 도 3c에 도시된 바와 같이, 데이타 출력부(24)로 제 2 데이타(D2)를 출력한다. 메모리부(22)의 제 3 FIFO 메모리가 제 260 데이타(D260)를 저장할 때, 메모리부(22)의 제 2 FIFO 메모리는, 도 3d에 도시된 바와 같이, 데이타 출력부(24)로 제 130 데이타(D130)를 출력한다.
메모리부(22)의 제 1 및 제 3 FIFO 메모리들은 도 3a에 도시된 제 1 주파수 분할 클록 신호(HCK-A)의 상승 타이밍과 동기하여 디스플레이 데이타를 데이타 출력부(24)로 출력하는 동작을 수행한다. 따라서, 도 3c에 도시된 바와 같이, 제 1및 제 2 포트 데이타로 구성된 제 1 디스플레이 데이타(HDATA-A)는 각각 제 1 및 제 3 수평 구동기들(101, 103)로 공급된다. 예를 들어, 제 1 포트 데이타가 제 1 데이타(D1), 제 3 데이타(D3), 제 5 데이타(D5) 내지 제 127 데이타(D127)로 구성되고, 제 2 포트 데이타는 제 2 데이타(D2), 제 4 데이타(D4), 제 6 데이타(D6) 내지 제 128 데이타(D128)로 구성된다.
메모리부(22)의 제 2 및 제 4 FIFO 메모리들은 도 3b에 도시된 제 2 주파수 분할 클록 신호의 상승 타이밍과 동기하여 디스플레이 데이타를 데이타 출력부(24)로 출력하는 동작을 수행한다. 따라서, 도 3d에 도시된 바와 같이, 제 1 및 제 2 포트 데이타로 구성된 제 2 디스플레이 데이타(HDATA-B)는 각각 제 2 및 제 4 수평 구동기들(102, 104)로 공급된다. 예를 들어, 제 1 포트 데이타가 제 129 데이타(D129), 제 131 데이타(D131), 제 133 데이타(D133) 내지 제 383 데이타(D383)로 구성되고, 제 2 포트 데이타는 제 130 데이타(D130), 제 132 데이타(D132), 제 134 데이타(D134) 내지 제 512 데이타(D512)로 구성된다.
데이타 출력부(24)는 제 1 데이타(D1), 제 3 데이타(D3), 제 5 데이타(D5) 내지 제 127 데이타(D127)로 구성된 제 1 포트 데이타를 제 1 수평 구동기(101)의 포트 A로 출력한다. 제 1 수평 구동기(101)는 제 1 주파수 분할 클록 신호(HCK-A)와 동기하여 제 1 포트 데이타를 수신한다. 또한, 데이타 출력부(24)는 제 2 데이타(D2), 제 4 데이타(D4), 제 6 데이타(D6) 내지 제 128 데이타(D128)로 구성된 제 2 포트 데이타를 제 1 수평 구동기(101)의 포트 B로 출력한다. 제 1 수평 구동기(101)는 제 1 주파수 분할 클록 신호(HCK-A)와 동기하여 제 2 포트 데이타를수신한다.
데이타 출력부(24)는 제 129 데이타(D129), 제 131 데이타(D131), 제 133 데이타(D133) 내지 제 255 데이타(D255)로 구성된 제 1 포트 데이타를 제 2 수평 구동기(102)의 포트 A로 출력한다. 제 2 수평 구동기(102)는 제 2 주파수 분할 클록 신호(HCK-B)와 동기하여 제 1 포트 데이타를 수신한다. 또한, 데이타 출력부(24)는 제 130 데이타(D130), 제 132 데이타(D132), 제 134 데이타(D134) 내지 제 256 데이타(D256)로 구성된 제 2 포트 데이타를 제 2 수평 구동기(102)의 포트 B로 출력한다. 제 2 수평 구동기(102)는 제 2 주파수 분할 클록 신호(HCK-B)와 동기하여 제 2 포트 데이타를 수신한다.
제 256 데이타(D256)를 출력하는 것이 종료되면, 데이타 출력부(24)는 제 257 데이타(D257) 및 그 다음의 데이타를 메모리부(22)의 제 3 및 제 4 FIFO 메모리로부터 수신하여 제 3 및 제 4 수평 구동기(103, 104)로 출력한다.
상술한 바와 같이, 디스플레이 장치(1)는 동일 출력 싸이클 동안 1개의 단위로 2개의 수평 구동기들을 구동시키면서 동일한 처리 과정을 반복한다. 따라서, 2개의 수평 구동기들을 구동하기 위해 필요한 용량을 갖는 메모리부(22)가 제공된다면, 제어기(2)는 새로운 데이타를 저장하는데 아무런 문제없이 처리 과정을 수행할 수 있게 된다.
또한, 제 1 주파수 분할 클록 신호(HCK-A)와 제 2 주파수 분할 클록 신호(HCK-B) 사이에 180도의 위상 차이가 존재하므로, 제 1 디스플레이 데이타(HDATA-A)의 출력 타이밍과 제 2 디스플레이 데이타(HDATA-B)의 출력 타이밍은 달라지게 된다. 이러한 위상 차이 또는 타이밍 차이는 동시에 변하는 신호들의 수를 감소시키고, 그 결과 EMI의 발생이 감소하게 된다.
본 발명은 상기의 실시예에 한정되지 않는다. 예를 들어, 메모리부(22)에서의 입력 및 출력 타이밍이 좀더 미세하게 제어된다면, 메모리부(22)의 용량을 1개의 수평 구동기를 구동하기 위하여 필요한 용량으로 감소시킬 수 있다. 또한, 수평 구동기들의 수는 클록 신호 발생부(23)의 주파수 분할 비율과 액정 패널의 화소 개수에 의해 결정될 수 있다.
본 발명에 의한 액티브 매트릭스형 디스플레이 장치에 의하면, 메모리의 저장 공간이 효율적으로 사용될 수 있다. 그 결과, 1개의 라인을 위한 디스플레이 데이타를 저장하기 위해 필요한 메모리 용량이 요구되는 종래의 경우에 비해, 메모리 용량을 현저하게 감소시킬 수 있다.
또한, 본 발명에 의한 액티브 매트릭스형 디스플레이 장치에 의하면, 한쌍의 수평 구동기들로 전송하는 데이타의 타이밍들이 상이하다. 이에 따라, 동시에 변하는 신호의 수가 감소하게 되므로, 결과적으로 EMI의 발생을 감소시킬 수 있다.

Claims (20)

  1. 디스플레이 패널;
    출력 클록 신호에 응답하여 m(1보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 상기 디스플레이 패널을 구동시키기 위한 m개의 수평 구동부들을 포함하는 수평 구동기; 및
    입력 클록 신호로부터 상기 출력 클록 신호를 발생하고, 입력 데이타에 대한 샘플링을 수행하여 상기 디스플레이 패널의 수평 라인용 디스플레이 데이타를 생성하고, 상기 디스플레이 데이타를 순차적으로 저장하고, 상기 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 상기 m개의 수평 구동부들에 상기 저장된 디스플레이 데이타를 출력하는 제어기를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제어기는 상기 입력 클록 신호로부터 상기 출력 입력 신호를 발생하는 클록 신호 발생부를 포함하고,
    상기 출력 클록 신호의 주파수는 상기 입력 클록 신호의 주파수보다 더 큰 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 출력 클록 신호는 n(1보다 큰 정수)개의 클록 신호들을 포함하고,
    상기 m개의 수평 구동부들은 각각 n개의 구동부들을 포함하고,
    상기 디스플레이 데이타 세트는 n개의 디스플레이 데이타부들을 포함하고,
    상기 n개의 구동부들은 각각 상기 n개의 클록 신호들에 응답하여 상기 n개의 구동부들에 상응하는 상기 디스플레이 데이타 세트의 상기 n개의 디스플레이 데이타부들에 기초하여 상기 디스플레이 패널을 구동시키는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 n은 2인 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 출력 클록 신호는 서로 위상차를 갖는 제 1 및 제 2 클록 신호들을 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 1 클록 신호는 상기 제 2 클록 신호와 180도의 위상차를 갖는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제어기는, 각각 상기 디스플레이 데이타를 순차적으로 저장하고 상기 출력 클록 신호에 응답하여 디스플레이 데이타 세트들을 단위로 상기 m개의 수평 구동부들로 상기 저장된 디스플레이 데이타를 출력하는 이중 포트 메모리를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 이중 포트 메모리는 선입 선출 방식으로 작동하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  9. 디스플레이 패널;
    출력 클록 신호에 응답하여 m(1보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 상기 디스플레이 패널을 구동시키기 위한 m개의 수평 구동부들을 포함하는 수평 구동기; 및
    상기 입력 클록 신호로부터 상기 입력 클록 신호의 주파수보다 더 큰 주파수를 갖는 상기 출력 클록 신호를 발생하고, 입력 데이타에 대한 샘플링을 수행하여 상기 디스플레이 패널의 수평 라인용 디스플레이 데이타를 생성하고, 상기 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 상기 m개의 수평 구동부들에 상기 디스플레이 데이타를 출력하는 제어기를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 출력 클록 신호는 n(1보다 큰 정수)개의 클록 신호들을 포함하고,
    상기 m개의 수평 구동부들은 각각 n개의 구동부들을 포함하고,
    상기 디스플레이 데이타 세트는 n개의 디스플레이 데이타부들을 포함하고,
    상기 n개의 구동부들은 상기 n개의 클록 신호들에 응답하여 상기 n개의 구동부들에 상응하는 상기 디스플레이 데이타 세트의 상기 n개의 디스플레이 데이타부들에 기초하여 상기 디스플레이 패널을 구동시키는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 n은 2인 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 출력 클록 신호는 서로 위상차를 갖는 제 1 및 제 2 클록 신호들을 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 제 1 클록 신호는 상기 제 2 클록 신호와 180도의 위상차를 갖는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  14. 제 9 항 내지 제 13 항 중 어느 한항에 있어서,
    상기 제어기는, 각각 상기 디스플레이 데이타를 순차적으로 저장하고 상기 출력 클록 신호에 응답하여 상기 디스플레이 데이타 세트들의 단위로 상기 m개의 수평 구동부들에 상기 저장된 디스플레이 데이타를 출력하는 이중 포트 메모리를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 이중 포트 메모리는 선입 선출 방식으로 작동하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  16. 디스플레이 패널;
    출력 클록 신호에 응답하여 m(m은 1보다 큰 정수)개의 디스플레이 데이타 세트들에 기초하여 다른 타이밍으로 상기 디스플레이 패널을 구동하는 m개의 수평 구동부들을 포함하는 수평 구동기; 및
    입력 클록 신호로부터 상기 입력 클록 신호의 주파수보다 더 큰 주파수를 갖는 상기 출력 클록 신호를 발생하고, 입력 데이타의 샘플링을 수행하여 상기 디스플레이 패널의 수평 라인용 디스플레이 데이타를 생성하고, 상기 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 상기 다른 타이밍으로 상기 m개의 수평 구동부들에 상기 디스플레이 데이타를 출력하는 제어기를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 출력 클록 신호는 n(1보다 큰 정수)개의 클록 신호들을 포함하고,
    상기 m개의 구동부들은 각각 n개의 구동부들을 포함하고,
    상기 디스플레이 데이타 세트는 n개의 디스플레이 데이타부들을 포함하고,
    상기 n개의 구동부들은 각각 상기 n개의 클록 신호들에 응답하여 상기 n개의 구동부들에 상응하는 상기 디스플레이 데이타 세트의 상기 n개의 디스플레이 데이타부들에 기초하여 상기 디스플레이 패널을 구동시키는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 n은 2인 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  19. 제 18 항에 있어서,
    상기 출력 클록 신호는 서로 180도의 위상차를 갖는 제 1 및 제 2 클록 신호들을 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
  20. 제 16 항 내지 제 19 항 중 어느 한항에 있어서,
    상기 제어기는, 각각 상기 디스플레이 데이타를 순차적으로 입력하고 상기 출력 클록 신호에 응답하여 디스플레이 데이타 세트들의 단위로 선입 선출 방식으로 상기 m개의 수평 구동부들로 상기 저장된 디스플레이 데이타를 출력하는 이중 포트 메모리를 포함하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이 장치.
KR10-2000-0077652A 1999-12-22 2000-12-18 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치 KR100386732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-363892 1999-12-22
JP36389299A JP3895897B2 (ja) 1999-12-22 1999-12-22 アクティブマトリックス型表示装置

Publications (2)

Publication Number Publication Date
KR20010070307A true KR20010070307A (ko) 2001-07-25
KR100386732B1 KR100386732B1 (ko) 2003-06-09

Family

ID=18480452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077652A KR100386732B1 (ko) 1999-12-22 2000-12-18 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치

Country Status (4)

Country Link
US (1) US6628262B2 (ko)
JP (1) JP3895897B2 (ko)
KR (1) KR100386732B1 (ko)
TW (1) TW494377B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910999B1 (ko) * 2008-12-18 2009-08-05 주식회사 아나패스 데이터 구동 회로 및 디스플레이 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
JP2005017988A (ja) * 2003-06-30 2005-01-20 Sony Corp フラットディスプレイ装置
KR101001999B1 (ko) 2003-12-22 2010-12-16 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
US7639244B2 (en) * 2005-06-15 2009-12-29 Chi Mei Optoelectronics Corporation Flat panel display using data drivers with low electromagnetic interference
KR20090049349A (ko) * 2007-11-13 2009-05-18 삼성전자주식회사 데이터 처리장치 및 그 제어방법
KR20110037339A (ko) * 2009-10-06 2011-04-13 삼성전자주식회사 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
JP2012083638A (ja) * 2010-10-14 2012-04-26 Panasonic Corp 携帯端末装置
KR101341028B1 (ko) * 2010-12-28 2013-12-13 엘지디스플레이 주식회사 표시 장치
JP6406920B2 (ja) 2014-08-21 2018-10-17 三菱電機株式会社 表示装置およびその駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413193A (en) 1987-07-06 1989-01-18 Sharp Kk Drive circuit of el display device
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置
JPH0618844A (ja) 1992-07-02 1994-01-28 Seiko Instr Inc 液晶表示装置
US6014126A (en) * 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
JP2996899B2 (ja) * 1995-07-20 2000-01-11 インターナショナル・ビジネス・マシーンズ・コーポレイション データ供給装置、液晶表示装置及びコンピュータ
JPH09197377A (ja) * 1996-01-11 1997-07-31 Casio Comput Co Ltd 液晶駆動方法および液晶駆動装置
KR100223598B1 (ko) * 1996-12-31 1999-10-15 윤종용 액정 표시 장치의 듀얼 스캔 구동 회로
JPH10207434A (ja) 1997-01-28 1998-08-07 Advanced Display:Kk 液晶表示装置
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3516840B2 (ja) * 1997-07-24 2004-04-05 アルプス電気株式会社 表示装置およびその駆動方法
JP3335560B2 (ja) * 1997-08-01 2002-10-21 シャープ株式会社 液晶表示装置および液晶表示装置の駆動方法
JPH11175037A (ja) * 1997-12-15 1999-07-02 Sony Corp 液晶表示装置
JPH11338424A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 液晶コントローラおよびそれを用いた液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910999B1 (ko) * 2008-12-18 2009-08-05 주식회사 아나패스 데이터 구동 회로 및 디스플레이 장치

Also Published As

Publication number Publication date
US6628262B2 (en) 2003-09-30
US20010005195A1 (en) 2001-06-28
KR100386732B1 (ko) 2003-06-09
JP3895897B2 (ja) 2007-03-22
JP2001184028A (ja) 2001-07-06
TW494377B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US6353435B2 (en) Liquid crystal display control apparatus and liquid crystal display apparatus
US6867759B1 (en) Liquid crystal display and driving method thereof
JP4875248B2 (ja) 液晶表示装置
US6806854B2 (en) Display
JP3462744B2 (ja) 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
US6784868B2 (en) Liquid crystal driving devices
US20080186267A1 (en) Display device
KR20020076109A (ko) 부분 홀드형 표시 제어 장치 및 부분 홀드형 표시 제어 방법
KR100386732B1 (ko) 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치
JP2017125903A (ja) 信号供給回路及び表示装置
KR100372847B1 (ko) 반도체장치 및 표시장치모듈
KR19980081101A (ko) 액티브 매트릭스 구동 회로 및 이를 구비한 액티브 매트릭스액정 디스플레이
JP5311447B2 (ja) 表示装置、表示パネルドライバ、及び表示パネル駆動方法
WO2007083744A1 (ja) 表示装置および電子機器
KR101112559B1 (ko) 액정 표시 장치 및 구동 방법
JP2005010579A (ja) ホールド型表示パネルの駆動方法
KR19980071743A (ko) 액정 표시 장치
WO2006134853A1 (ja) 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路
JPH11143380A (ja) 画像表示装置
KR100296640B1 (ko) 3색백라이트를구비한컬러액정표시장치및그의구동방법
JPH08179740A (ja) 画像データ伝送方法および画像表示装置
CN100449602C (zh) 显示器驱动装置
EP4394750A1 (en) Display apparatus and driving method thereof
KR100415620B1 (ko) 액정표시장치 및 그 구동방법
JPH10222133A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 17