KR20010064439A - Detector for PLL error in memory module - Google Patents
Detector for PLL error in memory module Download PDFInfo
- Publication number
- KR20010064439A KR20010064439A KR1019990064636A KR19990064636A KR20010064439A KR 20010064439 A KR20010064439 A KR 20010064439A KR 1019990064636 A KR1019990064636 A KR 1019990064636A KR 19990064636 A KR19990064636 A KR 19990064636A KR 20010064439 A KR20010064439 A KR 20010064439A
- Authority
- KR
- South Korea
- Prior art keywords
- pll
- phase
- input
- package socket
- memory module
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 238000012360 testing method Methods 0.000 abstract description 7
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 32
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10472—Improvement or modification of read or write signals signal quality assessment derived from statistics of other quality measures, e.g. their mean, variance or skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은 메모리 모듈에 관한 것으로서, 보다 상세하게는 레지스터드 DIMM 에 장착되는 위상동기루프소자(phase locked loop: 이하 PLL이라 함)로 인한 불량을 미연에 방지할 수 있는 메모리 모듈내 PLL 에러 검출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory module, and more particularly, to an apparatus for detecting a PLL error in a memory module that can prevent defects caused by a phase locked loop (hereinafter referred to as a PLL) mounted in a registered DIMM. It is about.
반도체 메모리장치는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이터나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것이다. 이러한 반도체 메모리장치는 데이터 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM), Flash Memory, ROM(Read Only Meory) 등의 여러 종류가 있다.A semiconductor memory device is a generic term used for temporarily or permanently storing data or instructions used in a computer, a communication system, an image processing system, and the like. Such semiconductor memory devices may be classified into various types, such as DRAM (Dynamic Random Access Memory), SRAM (Static RAM), Flash Memory, and ROM (Read Only Meory).
위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈(module)로 만들어서 사용하게 된다. 일반적으로 모듈(module)은 개별적으로 이미 알려진 특성을 갖는 기계, 전자기기의 구성단위로서 탈착가능한 부품집합을 말하지만, 반도체 분야에서는 메모리 보드나 각종 인터페이스 보드, 보조입력장치와 같이 기능 단위로 돼 있기 때문에 쉽게 교환이 가능하도록 되어 있는 두개이상의 부품을 합친 부품집합으로 된 기능단위를 말한다. 그러면 메모리 모듈은 인쇄회로기판(Print Circuit Board)상에 다수개의 반도체소자 등의 패키지장치가 탑재되어 다수의 접속핀인 탭에 의해 패널(pannel) 등에 연결되어 설치되는 것을 일컫는다.When the above memory is actually used in the system, it is used as a module. Generally, a module is a detachable component set as a unit of a machine or an electronic device that has individually known characteristics. However, in a semiconductor field, a module is a functional unit such as a memory board, various interface boards, and an auxiliary input device. A functional unit consisting of a set of two or more parts that can be easily replaced. Then, the memory module refers to a device in which a package device such as a plurality of semiconductor devices is mounted on a printed circuit board and connected to a panel or the like by a plurality of connection pin tabs.
386 이상인 컴퓨터의 경우에는 주로 SIMM(Single In-line Memory Module) 모듈 방식의 RAM을 사용하며 이것은 30핀과 72핀 2가지 형태로 구분할 수 있다. 최근에는 1백68핀의 DIMM(Dual In-line Memory Module)의 이용이 늘어나는 추세에 있으며 이는 DIMM이 CPU(Control Processor Unit)와 함께 동작할 때 지연현상을 없애줘서 전체적으로 시스템 속도를 향상시켜 주기 때문이다. 더욱이, 메모리 모듈을 주기판에 탑재할 수 있도록 해주는 DIMM 소켓은 SIMM 소켓에 비해 공간을 절반밖에차지하지 않기 때문에 소형경량화 추세에 있는 각종 전자제품에 채용이 확산되고 있다.Computers with 386 and higher usually use a single in-line memory module (SIMM) modular RAM, which can be divided into two types, 30-pin and 72-pin. In recent years, the use of 168-pin Dual In-line Memory Modules (DIMMs) has been increasing, which improves overall system speed by eliminating delays when DIMMs work with Control Processor Units (CPUs). to be. Furthermore, since DIMM sockets that allow memory modules to be mounted on the motherboard occupy only half the space of SIMM sockets, their adoption is spreading to various electronic products in the trend toward miniaturization and light weight.
이와 같은 메모리 모듈 중에서 서브급에 사용되는 레지스터드(registered) DIMM은 인텔(intel) 사양 및 RCC 사양 등에서 기재되어 있는 PLL소자를 사용하도록 규정하고 있다. 일반적으로, PLL은 기준신호에 관해 일정한 위상각에서 작동하도록 발진기 또는 주기신호발생기를 제어하는 것을 말하고, 주로 입력과 출력을 독립적으로 수행할 수 있는 엘러스틱 스토어(elastic store)에 의해 전송로의 지연변동이나 흐트러짐에 따른 입력신호의 위상변동을 흡수해 특정한 시간위치에 입력신호의 프레임 위상을 맞추는 것을 말한다. 다시 말해서, PLL은 동기장치가 안정적인 발진기로부터의 신호를 기준클럭에 동기시켜 안정적인 클럭을 각종 장치에 분배하는 핵심기능을 갖는 회로이기 때문에 레지스터드 DIMM에서 중요한 역할을 한다.Registered DIMMs used in sub-classes of these memory modules require the use of PLL devices described in the Intel specification and the RCC specification. In general, a PLL refers to controlling an oscillator or a periodic signal generator to operate at a constant phase angle with respect to a reference signal, and is mainly a delay of a transmission path by an elastic store capable of performing input and output independently. It is to adjust the phase of the input signal to a specific time position by absorbing the phase shift of the input signal due to the fluctuation or disturbance. In other words, the PLL plays an important role in registered DIMMs because the synchronous device has a key function of distributing a stable clock to various devices by synchronizing a signal from a stable oscillator to a reference clock.
하지만, 레지스터드 DIMM에 장착된 PLL은 인입 테스트(incoming test)를 하지 않고 모듈을 만들기 때문에 PLL 출력간의 스큐(skew)나 위상 에러, 지터(jitter)가 원하는 값을 미치지 못하는 경우가 발생하게 되었다. 예를 들면, PLL의 출력 스큐 스펙이 ｜100｜이지만, 레지스터드 DIMM의 클럭 출력 스큐가 ｜50｜일 경우 그 차이가 크므로 PLL을 장착한 레지스터드 DIMM을 만들기 전에 먼저 PLL의 출력 스큐에 대한 양호/불량 선별이 요구된다.However, because PLLs mounted on registered DIMMs make modules without an incoming test, skew, phase error, and jitter between PLL outputs do not reach the desired values. For example, if the output skew specification of the PLL is | 100 |, but the clock output skew of the registered DIMM is | 50 |, the difference is large. Good / bad screening is required.
따라서, 본 발명의 목적은 상기와 같이 레지스터드 DIMM에 장착되는 PLL소자의 출력 스큐에 대한 불량을 선별하기 위하여 PLL소자를 장착할 수 있는 패키지 소켓과 그 출력을 테스트하기 위한 프로빙 포인트를 구비하므로써 PLL소자의 불량을 손쉽게 테스트할 수 있는 메모리 모듈내 PLL 에러 검출장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a PLL by having a package socket into which a PLL element can be mounted and a probing point for testing the output thereof, in order to screen the defects of the output skew of the PLL element mounted on the registered DIMM as described above. An object of the present invention is to provide a PLL error detection device in a memory module that can easily test a device defect.
도 1은 본 발명에 따른 메모리 모듈내 PLL 에러 검출장치를 나타낸 도면이다.1 is a diagram illustrating an apparatus for detecting a PLL error in a memory module according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 레지스터드 DIMM1: Registered DIMM
10 : 클럭 발생부10: clock generator
20 : PLL 패키지 소켓20: PLL Package Socket
30 : 프로빙 포인트들30: probing points
상기 목적을 달성하기 위하여 본 발명은 위상동기루프소자를 포함한 레지스터드 DIMM에 있어서, 클럭신호를 발생, 동기화 및 저장하는 클럭 발생부와, 위상동기루프소자가 장착되며 장착된 위상동기루프소자를 통해서 클럭 발생부의 클럭을 위상동기시켜 출력하는 패키지 소켓과, 위상동기루프용 패키지 소켓의 입/출력 단자와 연결된 다수개의 프로빙 포인트들을 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a registered DIMM including a phase synchronous loop element, comprising a clock generator for generating, synchronizing and storing a clock signal, and a phase synchronous loop element mounted with a phase synchronous loop element. And a plurality of probing points connected to an input / output terminal of the phase-locked package socket for outputting the phase-locked clock of the clock generator.
본 발명에 있어서, 상기 위상동기루프용 패키지 소켓의 입/출력 단자와 다수개의 프로빙 포인트와의 길이는 동일하고, 상기 위상동기루프용 패키지 소켓의 입/출력 단자와 다수개의 프로빙 포인트를 연결하는 선과 접지 단자 사이에 부하 커패시터를 추가 구비하는 것을 특징으로 한다.In the present invention, the length of the input / output terminal of the phase-lock loop package socket and the plurality of probing points is the same, and a line connecting the input / output terminal of the phase-lock loop package socket to the plurality of probing points; A load capacitor is further provided between the ground terminals.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 따른 메모리 모듈내 PLL 에러 검출장치를 나타낸 도면으로서, 이를 참조하면 본 실시예는 레지스터드 DIMM 인쇄회로기판에 관한 것이다.1 is a diagram illustrating an apparatus for detecting a PLL error in a memory module according to the present invention. Referring to this example, the present invention relates to a registered DIMM printed circuit board.
도 1에 도시된 바와 같이, 본 발명은 PLL소자를 포함한 레지스터드 DIMM(1)에 있어서, 클럭 발생부(10)와 PLL소자(미도시함)를 장착하는 패키지 소켓(20)과, PLL 패키지 소켓(20)의 입출력 단자와 연결된 다수개의 프로빙 포인트들(P1,P2,P3,P4,P5,P6)(30)을 구비한다.As shown in FIG. 1, the present invention provides a packaged socket (20) for mounting a clock generator (10) and a PLL element (not shown) in a registered DIMM (1) including a PLL element, and a PLL package. A plurality of probing points (P 1 , P 2 , P 3 , P 4 , P 5 , P 6 ) 30 connected to the input / output terminal of the socket 20 is provided.
그리고, 본 실시예에서 클럭 발생부(10)는 클럭신호를 발생하는 발생기(12), 클럭신호를 동기화하는 클럭 동기부(14), 및 동기화된 클럭을 저장하는 버퍼(16)를 포함한다.In this embodiment, the clock generator 10 includes a generator 12 for generating a clock signal, a clock synchronizer 14 for synchronizing a clock signal, and a buffer 16 for storing the synchronized clock.
또, 본 발명의 레지스터드 DIMM에서 PLL 패키지 소켓(20)의 입/출력 단자와 다수개의 프로빙 포인트들(30)을 연결하는 선과 접지 단자(GND) 사이에는 각각 부하 커패시터(Cl1,Cl2,Cl3,Cl4,Cl5,Cl6)가 있다.In addition, in the registered DIMM of the present invention, the load capacitors Cl 1 , Cl 2 , and the line between the input / output terminal of the PLL package socket 20 and the plurality of probing points 30 and the ground terminal GND are respectively. Cl 3 , Cl 4 , Cl 5 , Cl 6 ).
또한, PLL 패키지 소켓(20)의 입력단자(In_PLL)와 접지 단자(GND) 사이에는 입력 커패시터(C1)가 구성되어 있으며, 그 피드백 단자에는 접지(GND)와 연결된 피드백 커패시터(C2)가 구성되어 있다.In addition, an input capacitor C 1 is configured between the input terminal In_ PLL of the PLL package socket 20 and the ground terminal GND, and a feedback capacitor C 2 connected to the ground GND is provided at the feedback terminal. Is composed.
또한, 본 실시예에서는 레지스터드 DIMM에서 PLL 패키지 소켓(20)의 입/출력 단자와 다수개의 프로빙 포인트들(30)을 연결하는 선의 길이는 동일하고, 추가적으로 전원 단자(VCC)와 접지 단자(GND)는 내부층을 사용하여 연결한다.In this embodiment, the length of the line connecting the input / output terminal of the PLL package socket 20 and the plurality of probing points 30 in the registered DIMM is the same, and additionally, the power terminal VCC and the ground terminal GND ) Is connected using an inner layer.
본 발명에 따른 레지스터드 DIMM의 작동은 다음과 같다.Operation of the registered DIMM according to the present invention is as follows.
즉, 클럭 발생부(10)를 통해서 PLL 패키지 소켓(20)의 In_PLL에 동기화된 클럭신호가 입력되고, 패키지 소켓(20)에 PLL소자가 장착된 상태일 경우에는 위상동기회로들(미도시함)에 의해 위상이 동기화된 클럭신호(Out_PLL)가 출력된다.That is, through the clock generator 10 is a clock signal synchronized to the In_ PLL of the PLL package socket (20) is input, and if the the PLL element mounted on the package receptacle (20) state, the phase-locked loop (not shown a clock signal (Out_ PLL), the phase is synchronized by a box) is output.
이러한 본 발명의 레지스터드 DIMM은 PLL용 패키지 소켓(20)과 연결된 프로빙 포인트들(P1,P2,P3,P4,P5,P6)(30)을 통해 이 프로빙 포인트들에 걸리는 PLL 입/출력 신호를 체크해서 PLL소자의 출력 스큐를 테스트한다.Such a registered DIMM of the present invention is applied to the probing points through the probing points (P 1 , P 2 , P 3 , P 4 , P 5 , P 6 ) 30 connected to the package socket 20 for the PLL. Check the PLL input / output signal to test the output skew of the PLL device.
상술한 바와 같이, 본 발명은 레지스터드 DIMM의 인쇄회로기판에 장착되는 PLL소자의 불량/양호 여부를 간단하게 테스트할 수 있기 때문에 메모리 모듈 조립전에 PLL소자의 불량을 체크하여 PLL 불량으로 인한 레지스터드 DIMM의 수율 저하를 막을 수 있다.As described above, the present invention can easily test whether the PLL element mounted on the printed circuit board of the registered DIMM is defective or good, so that the defect of the PLL element is checked before assembling the memory module, and thus, the PLL element is registered. It can prevent the yield of the DIMM.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064636A KR100321176B1 (en) | 1999-12-29 | 1999-12-29 | Detector for PLL error in memory module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064636A KR100321176B1 (en) | 1999-12-29 | 1999-12-29 | Detector for PLL error in memory module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010064439A true KR20010064439A (en) | 2001-07-09 |
| KR100321176B1 KR100321176B1 (en) | 2002-03-18 |
Family
ID=19631906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064636A KR100321176B1 (en) | 1999-12-29 | 1999-12-29 | Detector for PLL error in memory module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321176B1 (en) |
-
1999
- 1999-12-29 KR KR1019990064636A patent/KR100321176B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100321176B1 (en) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394347B1 (en) | Interface board and method for testing semiconductor integrated circuit devices by using the interface board | |
| US7421558B2 (en) | System controlling interface timing in memory module and related method | |
| US7664978B2 (en) | Memory interface circuitry with phase detection | |
| US7089412B2 (en) | Adaptive memory module | |
| US7644250B2 (en) | Defining pin functionality at device power on | |
| US7227796B2 (en) | Memory system mounted directly on board and associated method | |
| KR100321176B1 (en) | Detector for PLL error in memory module | |
| KR100396885B1 (en) | Semiconductor memory device lowering high frequency system clock signal for the use of operation frequency of address and command and receiving different frequency clock signals, memory module and system having the same | |
| US6895525B1 (en) | Method and system for detecting phase-locked loop (PLL) clock synthesis faults | |
| KR20080006749A (en) | Memory module test system using server system | |
| US6877103B2 (en) | Bus interface timing adjustment device, method and application chip | |
| US20100281290A1 (en) | Clock generating circuit of computer | |
| TW502145B (en) | System circuit board, computer system and electronic machine using the same | |
| US6788548B2 (en) | Adapter apparatus for memory modules | |
| KR100408397B1 (en) | Memory device having exterior delay control mechanism for adjusting internal clock of data processing and memory module including the same | |
| KR100351448B1 (en) | System for testing character of a pll device | |
| KR20010001001U (en) | Apparatus for testing a memory module of a semiconductor memory device | |
| JP2004087708A (en) | Memory socket | |
| US20060118950A1 (en) | Multi function module | |
| KR20020010300A (en) | Apparatus for testing clock of semiconductor device | |
| JP2007233453A (en) | Memory module | |
| KR20030092507A (en) | Pattern Generation Board Equipment | |
| KR19990030174U (en) | Performance board for memory test | |
| KR100316063B1 (en) | Tester of memory module | |
| KR19990004110A (en) | Memory expansion board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |