KR20010059942A - 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그제어방법 - Google Patents

Abstract

본 발명은 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법을 제공하기 위한 것으로, 이러한 본 발명은 데이터를 입력받는 입력버퍼와; 데이터를 저장하는 메모리부와; IPC 통신과 스위칭 동작과 이중화를 제어하는 CPU와; 타 프로세서와 IPC를 수행하고, 이중화된 보드간에 서로 IPC 데이터를 송수신할 수 있도록 하는 IPC부와; 인에이블되어 소프트웨어 및 하드웨어 이중화처리부의 상태에 따라 동작하는 출력버퍼와; 타임스위칭을 수행하는 스위치부와; 스위치부에 타임슬롯을 스위칭하기 위한 프레임 동기 신호를 공급하는 클럭 수신부와; CPU가 소프트웨어적인 이중화처리를 수행할 수 있도록 특정 레지스터를 셋팅하여 마스터/슬레이브 보드의 상태를 읽어두는 소프트웨어 이중화처리부와; 마스터/슬레이브 보드의 신호를 크로스 점검하여 마스터 신호를 갖는 보드가 출력버퍼를 인에이블할 수 있도록 하는 하드웨어 이중화처리부로 구성하여, 메인 보드에서 스위치를 이중화함으로써 보드 페일 또는 탈장시 기존 호를 유지하여 통신 서비스를 계속적으로 수행할 수 있다.

Description

통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법{Apparatus and method for dual controlling switch of main board in communication system}

본 발명은 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법에 관한 것으로, 특히 통신 시스템에서 기지국 제어기(Radio Port Controller, RPC)의 메인 보드(Main Control Unit, MCU)에서 스위치를 이중화함으로써 보드 페일(Fail) 또는 탈장시 기존 호(Call)를 유지하여 통신 서비스를 계속적으로 수행하기에 적당하도록 한 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법에 관한 것이다.

일반적으로 통신 시스템은 원거리에 있는 단말기와 통신 회선으로 결합하여 정보 처리를 수행하는 시스템으로, 유선과 무선 통신 시스템 등이 있다.

그리고 무선 통신 시스템은 사람, 자동차, 선박, 열차, 항공기 등 이동체를 대상으로 하는 통신 시스템으로, 이에는 이동전화(휴대전화, 차량전화), 항만전화, 항공기전화, 이동공중전화(열차, 유람선, 고속버스 등에 설치), 무선호출, 무선전화, 위성통신, 아마추어무선, 어업무선 등이 포함된다. 이러한 통신에는 아날로그 방식을 사용하는 AMPS(Advanced Mobile Phone Service) 시스템, 디지털 방식을 사용하는 CDMA 및 TDMA(Time Division Multiple Access, 시분할 다원 접속) 시스템, FDMA(Frequency Division Multiple Access, 주파수 분할 다원접속) 시스템 등이 있고, 또한 WLL(Wireless Local Loop, 무선 가입자 망) 시스템, IMT-2000(International Mobile Telecommunication in the year 2000, 범세계 이동통신), PCS(Personal Communication System, 개인휴대통신), DCS(Digital Cross-connect System, 디지털 교차 연결 시스템) 등이 있다.

이러한 통신 시스템은 운용자의 입력을 받아 망 내의 시스템들에 반영하는 망운용장치와; 상기 망운용장치와 하부의 기지국들의 데이터를 취합하여 교환 시스템 측으로 전송하는 기지국 제어기와; 상기 기지국 제어기의 데이터를 사용자의 단말기들에 전송하고 단말기들의 데이터를 취합하여 상기 기지국 제어부로 전송하는 기지국과; 상기 기지국에서 전송된 정보를 사용자에게 전달하고, 사용자의 음성 또는 부호급의 정보를 상기 기지국으로 전송하는 단말기로 구성된다.

이와 같이 구성된 일반적인 통신 시스템은, 가입자가 자신의 단말기를 가지고 기지국의 포괄영역 이내에 있으면서 통신 서비스를 사용하고자 하면, 기지국을 통해 파악한 가입자의 단말기 정보를 교환기를 통해 홈위치 등록기로 전송한다. 그리고 통신 시스템에서는 단말기의 요구에 따라 음성정보 서비스를 수행하거나 다른 통신망과 연결시켜 통신 서비스를 수행할 수 있도록 동작하였다.

도1은 이러한 종래 통신 시스템에서 메인 보드의 이중화 장치의 블록구성도이다.

이에 도시된 바와 같이, 마스터로 동작시 슬레이브 보드에서 입력되는 이중화 절체신호를 1비트의 TTL(Transistor Transistor Logic, 트랜지스터-트랜지스터 논리) 신호로 입력받는 입력버퍼(1)와; 상기 입력버퍼(1)의 데이터를 저장하는 메모리부(2)와; 상기 메모리(2)와 연결되고, 통신 시스템의 전반적인 기능을 제어하는 CPU(3)와; 상기 CPU(3)와 연결되어 외부 프로세서와 IPC(Inter ProcessorCommunication, 프로세서간 상호 통신) 통신을 수행하는 IPC부(4)와; 상기 메모리부(2)에 저장된 데이터가 출력되도록 하는 출력버퍼(5)와; 상기 CPU(3)의 제어를 받아 타임슬롯을 스위칭하는 스위치부(6)와; 상기 스위치부(6)에 수신된 클럭을 공급하는 클럭수신부(7)로 구성된다.

그래서 이러한 종래의 장치는 1비트의 TTL 신호를 마스터와 슬레이브간에 서로 전송하여 마스터와 슬레이브간의 이중화 절체가 수행되도록 동작하였다.

따라서 스위치 동작은 보드 개개별로 동작하게 된다.

그러나 이러한 종래의 장치는 스위치 동작이 보드 개개별로 동작하기 때문에 보드가 페일이 나거나 탈장시 기존 호의 끊어짐 현상이 발생하는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 통신 시스템에서 기지국 제어기의 메인 보드에서 스위치를 이중화함으로써 보드 페일 또는 탈장시 기존 호를 유지하여 통신 서비스를 계속적으로 수행할 수 있는 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 장치는,

E1 정합부로부터의 데이터를 입력받는 입력버퍼와; 상기 입력버퍼를 통해 입력된 데이터를 저장하고, CPU의 데이터 및 스위칭을 위한 데이터를 저장하는 메모리부와; 상기 메모리부와 연결되고, 메인 보드의 전반적인 기능과 IPC 통신과 스위칭 동작과 이중화를 제어하는 CPU와; 상기 CPU의 제어에 따라 타 프로세서와 IPC를 수행하고, 이중화된 보드간에 서로 IPC 데이터를 송수신할 수 있도록 하는 IPC부와; 상기 CPU의 제어에 따라 인에이블되어 소프트웨어 및 하드웨어 이중화처리부의 상태에 따라 동작하는 출력버퍼와; 상기 CPU의 제어를 받아 타임스위칭을 수행하는 스위치부와; 상기 스위치부에 타임슬롯을 스위칭하기 위한 프레임 동기 신호를 공급하는 클럭 수신부와; 상기 CPU가 소프트웨어적인 이중화처리를 수행할 수 있도록 특정 레지스터를 셋팅하여 마스터/슬레이브 보드의 상태를 읽어두는 소프트웨어 이중화처리부와; 상기 CPU의 제어를 받고, 마스터/슬레이브 보드의 신호를 크로스 점검하여 마스터 신호를 갖는 보드가 상기 출력버퍼를 인에이블할 수 있도록 하는 하드웨어 이중화처리부로 이루어짐을 그 기술적 구성상의 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 제어방법은,

메인 보드가 마스터/슬레이브인지를 판별하는 단계와; 상기 메인 보드가 마스터이면, 데이터를 입력하고 메모리부에 라이트한 다음 CPU에서 스위치부를 구동시켜 목적지 하이웨이를 설정하고 출력버퍼를 제어하며, 슬레이브 보드로 IPC 정보를 전송하는 단계와; 상기 메인 보드가 슬레이브이면, 상기 마스터 보드에서 입력된 IPC 정보로 스위칭 정보를 구동시켜 스위치부를 구동시키는 단계와; 상기 마스터 보드에서 출력버퍼를 제어하거나 또는 상기 슬레이브 보드에서 스위치부를 구동시킨 다음 상기 출력버퍼의 제어를 위한 이중화 상태를 감지하여 소프트웨어/하드웨어 이중화처리부에서 보드의 상태가 마스터인지 또는 슬레이브인지를 판단하는 단계와; 상기 보드가 마스터 상태로 되면, 상기 출력버퍼를 인에이블시켜 상기 보드가 액티브 상태로 동작하게하는 단계와; 상기 보드가 슬레이브 상태로 되면, 상기 출력버퍼를 디스에이블시켜 상기 보드가 스탠바이 상태로 대기하게 하는 단계를 수행함을 그 기술적 구성상의 특징으로 한다.

도1은 종래 통신 시스템 메인 보드의 이중화 장치의 블록구성도이고,

도2는 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 장치의 블록구성도이며,

도3은 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 제어방법을 보인 흐름도이고,

도4는 도2에서 클럭 수신부의 타이밍도이다.

<도면의 주요 부분에 대한 부호의 설명>

11 : 입력버퍼 12 : 메모리부

13 : CPU 14 : IPC부

15 : 출력버퍼 16 : 스위치부

17 : 클럭 수신부 18 : 소프트웨어 이중화처리부

19 : 하드웨어 이중화처리부

이하, 상기와 같은 본 발명 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.

먼저 본 발명은 종래의 보드 페일 또는 탈장시 기존 호의 끊어짐 현상을 방지하기 위하여 다음과 같이 한다. 즉, 메인 모드가 이중화되어 있고, 스위치 동작을 이중화하기 위해서는 보드가 액티브인 보드와 스탠바이인 보드로 나뉘는데 스위치에 관련된 데이터는 두 보드 모두 교환하면서 액티브인 보드만 버퍼를 열어 스위치 동작을 수행하게 하고, 스탠바이 보드는 대기로 있게 한다. 그리고 액티브인 보드가 페일이 나거나 탈장될 때 이 신호를 받아 자신이 액티브 보드로 동작하면서 닫혀있던 버퍼를 열어 스위치 동작을 하게끔 하면 기존호의 끊어짐 없이 동작을 계속할 수 있다.

도2는 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 장치의 블록구성도이다.

이에 도시된 바와 같이, E1 정합부(도면상에 도시하지 않음)로부터의 데이터를 입력받는 입력버퍼(11)와; 상기 입력버퍼(11)를 통해 입력된 데이터를 저장하고, CPU(13)의 데이터 및 스위칭을 위한 데이터를 저장하는 메모리부(12)와; 상기 메모리부(13)와 연결되고, 메인 보드의 전반적인 기능과 IPC 통신과 스위칭 동작과 이중화를 제어하는 CPU(13)와; 상기 CPU(13)의 제어에 따라 타 프로세서와 IPC를 수행하고, 이중화된 보드간에 서로 IPC 데이터를 송수신할 수 있도록 하는 IPC부(14)와; 상기 CPU(13)의 제어에 따라 인에이블되어 소프트웨어 및 하드웨어 이중화처리부(18)(19)의 상태에 따라 동작하는 출력버퍼(15)와; 상기 CPU(13)의 제어를 받아 타임스위칭을 수행하는 스위치부(16)와; 상기 스위치부(16)에 타임슬롯을 스위칭하기 위한 프레임 동기 신호를 공급하는 클럭 수신부(17)와; 상기 CPU(13)가 소프트웨어적인 이중화처리를 수행할 수 있도록 특정 레지스터를 셋팅하여 마스터/슬레이브 보드의 상태를 읽어두는 소프트웨어 이중화처리부(18)와; 상기 CPU(13)의 제어를 받고, 마스터/슬레이브 보드의 신호를 크로스 점검(Cross Check)하여 마스터 신호를 갖는 보드가 상기 출력버퍼(15)를 인에이블할 수 있도록 하는 하드웨어 이중화처리부(19)로 구성된다.

도3은 본 발명의 일실시예에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 제어방법을 보인 흐름도이다.

이에 도시된 바와 같이, 메인 보드가 마스터/슬레이브인지를 판별하는 단계(ST11)와; 상기 메인 보드가 마스터이면, 데이터를 입력하고 메모리부(12)에 라이트한 다음 CPU(13)에서 스위치부(16)를 구동시켜 목적지 하이웨이를 설정하고 출력버퍼(15)를 제어하며, 슬레이브 보드로 IPC 정보를 전송하는 단계(ST12 ~ST17)와; 상기 메인 보드가 슬레이브이면, 상기 마스터 보드에서 입력된 IPC 정보로 스위칭 정보를 구동시켜 스위치부(16)를 구동시키는 단계(ST18)(ST19)와; 상기 마스터 보드에서 출력버퍼(15)를 제어하거나 또는 상기 슬레이브 보드에서 스위치부(16)를 구동시킨 다음 상기 출력버퍼(15)의 제어를 위한 이중화 상태를 감지하여 소프트웨어/하드웨어 이중화처리부(18)(19)에서 보드의 상태가 마스터인지 또는 슬레이브인지를 판단하는 단계(ST20)(ST21)와; 상기 보드가 마스터 상태로 되면, 상기 출력버퍼(15)를 인에이블시켜 상기 보드가 액티브 상태로 동작하게하는 단계(ST22)와; 상기 보드가 슬레이브 상태로 되면, 상기 출력버퍼(15)를 디스에이블시켜 상기 보드가 스탠바이 상태로 대기하게 하는 단계(ST23)를 수행한다.

이와 같이 구성된 본 발명에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 입력버퍼(11)는 E1 정합부로부터의 데이터를 입력받는다.

메모리부(12)는 SRAM(Static Random Access Memory, 정적 임의 접근 기억 장치)의 4M의 크기를 갖는 메모리 뱅크로 구성한다. 메모리부(12)에 대한 접근은 어드레스에 의해 접근하며, 메모리부(12)는 보드가 동작하기 위한 CPU(13)의 메모리 및 스위칭을 하기 위한 스위칭용 메모리로 내부 메모리 맵을 구성한다.

CPU(13)는 보드의 전반적인 구성 및 IPC 통신과 스위칭 동작과 이중화를 제어하기 위한 프로그램으로 구성한다.

IPC부(14)는 셀프 내에 IPC를 하기 위한 기능 뿐만 아니라 이중화된 보드간에 서로 IPC 데이터를 송수신할 수 있도록 하는 기능을 수행한다.

출력버퍼(15)는 인에이블/디스에이블 신호에 의해 출력되거나 출력되지 않거나 하는데, 이는 CPU(13)의 제어 신호에 의해 이루어진다. 이때 소프트웨어 이중화처리부(18) 및 하드웨어 이중화처리부(19)의 상태를 읽어서 CPU(13)가 도3의 이중화 제어방법에 의해서 출력버퍼(15)를 제어한다.

스위치부(16)는 512??512의 타임슬롯의 스위칭 칩으로 구성되고, 이러한 스위칭 칩을 여러 개 달 수 있도록 하여 용량을 늘리거나 줄일 수 있다.

클럭 수신부(17)는 타임슬롯을 스위칭하기 위해 시스템 클럭 16.384MHz와 프레임 동기(8KHz)를 클럭보드로부터 수신하여 스위치부(16)로 전달한다.

도4는 도2에서 클럭 수신부의 타이밍도이다.

그래서 125usec 안에는 16.384MHz의 클럭이 32개 들어있음을 알 수 있다.

소프트웨어 이중화처리부(18)는 EPLD(Electrically Programmable Logic Devices) 또는 FPGA(Field Programmable Gate Array)로 특정 레지스터를 셋팅하여 CPU(13)가 소프트웨어적인 이중화처리를 수행할 수 있도록 하여 CPU(13)가 특정 레지스터 보드와 슬레이브 보드의 상태를 읽어 라이트할 수 있게 한다.

하드웨어 이중화처리부(19)는 회로의 컨넥터(Connector)에 마스터/슬레이브 신호를 서로 크로스 점검(Cross Check)하여 마스터 신호를 갖는 보드가 출력버퍼(15)를 인에이블할 수 있도록 한다. 여기서 마스터 보드는 항상 슬레이브 보드에게 IPC 정보를 계속 보내어 보드가 절체될 경우를 대비하여야 한다.

한편 제어부(13)에서는 호의 절단없는 이중화 절체를 위해 먼저 메인 보드가 마스터/슬레이브인지를 판별한다.

그래서 메인 보드가 마스터이면, 데이터를 입력하고 메모리부(12)에 라이트한 다음 CPU(13)에서 스위치부(16)를 구동시켜 목적지 하이웨이를 설정하고 출력버퍼(15)를 제어하며, 슬레이브 보드로 IPC 정보를 전송한다.

또한 메인 보드가 슬레이브이면, 마스터 보드에서 입력된 IPC 정보로 스위칭 정보를 구동시켜 스위치부(16)를 구동시킨다.

이에 따라 마스터 보드에서 출력버퍼(15)를 제어하거나 또는 슬레이브 보드에서 스위치부(16)를 구동시킨 다음 출력버퍼(15)의 제어를 위한 이중화 상태를 감지하여 소프트웨어/하드웨어 이중화처리부(18)(19)에서 보드의 상태가 마스터인지 또는 슬레이브인지를 판단하게 된다.

그래서 메인 보드가 마스터 상태로 되면 출력버퍼(15)를 인에이블시켜 메인 보드가 액티브 상태로 동작하게하고, 메인 보드가 슬레이브 상태로 되면 출력버퍼(15)를 디스에이블시켜 메인 보드가 스탠바이 상태로 대기하게 한다.

이처럼 본 발명은 메인 보드에서 스위치를 이중화함으로써 보드 페일 또는 탈장시 기존 호를 유지하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그 제어방법은 통신 시스템에서 기지국 제어기의 메인 보드에서 스위치를 이중화함으로써 보드 페일 또는 탈장시 기존 호를 유지하여 통신 서비스를 계속적으로 수행할 수 있는 효과가 있게 된다.

Claims (2)

1. E1 정합부로부터의 데이터를 입력받는 입력버퍼와;

   상기 입력버퍼를 통해 입력된 데이터를 저장하고, CPU의 데이터 및 스위칭을 위한 데이터를 저장하는 메모리부와;

   상기 메모리부와 연결되고, 메인 보드의 전반적인 기능과 IPC 통신과 스위칭 동작과 이중화를 제어하는 CPU와;

   상기 CPU의 제어에 따라 타 프로세서와 IPC를 수행하고, 이중화된 보드간에 서로 IPC 데이터를 송수신할 수 있도록 하는 IPC부와;

   상기 CPU의 제어에 따라 인에이블되어 소프트웨어 및 하드웨어 이중화처리부의 상태에 따라 동작하는 출력버퍼와;

   상기 CPU의 제어를 받아 타임스위칭을 수행하는 스위치부와;

   상기 스위치부에 타임슬롯을 스위칭하기 위한 프레임 동기 신호를 공급하는 클럭 수신부와;

   상기 CPU가 소프트웨어적인 이중화처리를 수행할 수 있도록 특정 레지스터를 셋팅하여 마스터/슬레이브 보드의 상태를 읽어두는 소프트웨어 이중화처리부와;

   상기 CPU의 제어를 받고, 마스터/슬레이브 보드의 신호를 크로스 점검하여 마스터 신호를 갖는 보드가 상기 출력버퍼를 인에이블할 수 있도록 하는 하드웨어 이중화처리부로 구성된 것을 특징으로 하는 통신 시스템 메인 보드의 스위치 동작이중화 장치.
2. 메인 보드가 마스터/슬레이브인지를 판별하는 단계와;

   상기 메인 보드가 마스터이면, 데이터를 입력하고 메모리부에 라이트한 다음 CPU에서 스위치부를 구동시켜 목적지 하이웨이를 설정하고 출력버퍼를 제어하며, 슬레이브 보드로 IPC 정보를 전송하는 단계와;

   상기 메인 보드가 슬레이브이면, 상기 마스터 보드에서 입력된 IPC 정보로 스위칭 정보를 구동시켜 스위치부를 구동시키는 단계와;

   상기 마스터 보드에서 출력버퍼를 제어하거나 또는 상기 슬레이브 보드에서 스위치부를 구동시킨 다음 상기 출력버퍼의 제어를 위한 이중화 상태를 감지하여 소프트웨어/하드웨어 이중화처리부에서 보드의 상태가 마스터인지 또는 슬레이브인지를 판단하는 단계와;

   상기 보드가 마스터 상태로 되면, 상기 출력버퍼를 인에이블시켜 상기 보드가 액티브 상태로 동작하게하는 단계와;

   상기 보드가 슬레이브 상태로 되면, 상기 출력버퍼를 디스에이블시켜 상기 보드가 스탠바이 상태로 대기하게 하는 단계를 수행하는 것을 특징으로 하는 통신 시스템 메인 보드의 스위치 동작 이중화 제어방법.