KR20010036199A - Test board of a rambus dram - Google Patents

Test board of a rambus dram Download PDF

Info

Publication number
KR20010036199A
KR20010036199A KR1019990043105A KR19990043105A KR20010036199A KR 20010036199 A KR20010036199 A KR 20010036199A KR 1019990043105 A KR1019990043105 A KR 1019990043105A KR 19990043105 A KR19990043105 A KR 19990043105A KR 20010036199 A KR20010036199 A KR 20010036199A
Authority
KR
South Korea
Prior art keywords
rambus dram
package
module
test
pcb
Prior art date
Application number
KR1019990043105A
Other languages
Korean (ko)
Inventor
이성재
이현철
한종표
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990043105A priority Critical patent/KR20010036199A/en
Publication of KR20010036199A publication Critical patent/KR20010036199A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: A test board of a RAMBUS DRAM is provided to prevent the duplicate investment for the test by testing a RAMBUS DRAM package with a test equipment for a RAMBUS DRAM module. CONSTITUTION: A test board of a RAMBUS DRAM includes a module(10), a PCB(20) for a RAMBUS DRAM module, a RAMBUS DRAM package, a package socket(40) and test pins. The PCB(20) for the RAMBUS DRAM module forms the module(10) by installing the RAMBUS DRAM package. The package socket(40) is installed in the part of that the RAMBUS DRAM package of the PCB(20) for the RAMBUS DRAM module is installed. The test pins are formed on the edge of the package socket(40) and are connected to the contact point of the PCB(20) for the module.

Description

램버스 디램의 테스트 보드 {TEST BOARD OF A RAMBUS DRAM}Test Board of Rambus DRAM {TEST BOARD OF A RAMBUS DRAM}

본 발명은 램버스 디램의 테스트 보드에 관한 것으로서, 보다 상세하게는 램버스 디램 모듈을 테스트하기 위한 테스트 보드를 사용하여 램버스 디램의 패키지를 테스트할 수 있도록 한 램버스 디램의 테스트 보드에 관한 것이다.The present invention relates to a test board of Rambus DRAM, and more particularly, to a test board of Rambus DRAM that enables a test of a package of Rambus DRAM using a test board for testing a Rambus DRAM module.

메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.Memory is a general term used to temporarily or permanently store data or instructions used in computers, communication systems, image processing systems, and the like, and is typically a semiconductor, tape, disk, or optical method. Occupies. Such semiconductor memories are divided into various types such as DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), Flash Memory, and ROM (Read Only Memory), which are classified according to the electrical characteristics of the data storage method. This is the biggest.

상기 DRAM은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬 동작이 필요하며, 커패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기 동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.Since the storage potential changes with time, the DRAM needs a periodic refresh operation to restore the storage potential to its original state, and the amount of charge stored in the capacitor serves as a data judgment criterion. Since the voltage difference is induced and the voltage difference is sensed and amplified and the data is output, the destroyed stored data is recovered and stored in the cell.

위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는데 모듈(module)이라는 것은 하나의 기능을 가진 소자들의 집합으로 인쇄회로기판(PCB:Printed Circuit Board)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속 핀에 의해 패널 등에 연결되어 설치된다.When the above memory is actually used in a system, it is produced as a module. A module is a set of devices having a single function, and a package device such as various semiconductor devices on a printed circuit board (PCB). Is mounted and connected to a panel or the like by a plurality of connecting pins.

요즈음 시스템의 속도가 고속됨에 따라 이에 대응되어 작동되는 DRAM으로는 SDRAM, EDO DRAM, 램버스 디램(RAMBUS DRAM) 등이 있다.As the speed of the system increases these days, the corresponding DRAMs include SDRAM, EDO DRAM, and RAMBUS DRAM.

이 램버스 디램(RAMBUS DRAM)은 최근 개발된 고속 데이터 전송이 가능한 메모리로 9비트의 버스형태로 이루어져 내부에 2개의 뱅크를 갖고 행 버퍼를 캐시로 이용하여 클럭이 상승할 때와 하강할 때 모두 동기되어 1클럭에 2바이트의 데이터를 전송하게된다.This RAMBUS DRAM is a recently developed high-speed data transfer memory that consists of a 9-bit bus. It has two banks inside and uses a row buffer as a cache to synchronize both clocks and clocks. It transmits two bytes of data in one clock.

그리고, 이 램버스 디램은 18비트의 데이터라인에서 8개의 데이터가 클럭이 상승할때와 하강할 때 모두 데이터를 직렬로 계속 출력하여 4클럭동안 8개의 데이터를 출력하여 144개의 데이터를 출력하게 된다.In addition, the Rambus DRAM continuously outputs data in series when both clocks are rising and falling on the 18-bit data line, outputting 8 data for 4 clocks and outputting 144 data.

이와 같은 램버스 디램의 작동상태를 테스트하기 위해서 램버스 디램 모듈용 테스트 보드와, 램버스 디램 패키지용 테스트 보드를 각각 사용해서 정상작동 여부나 불량이 발생했을 경우 불량의 원인을 분석하기 위해 신호분석기(Logic Analyzer)나, 오실로스코프 등을 이용하여 패턴, 타이밍, 신호등을 관찰하여 불량의 원인을 분석하게 된다.In order to test the operation of the Rambus DRAM, the test board for the Rambus DRAM module and the test board for the Rambus DRAM package are used to analyze the cause of the failure in case of normal operation or failure. ), The oscilloscope, etc., to observe the pattern, timing, signal, etc. to analyze the cause of the failure.

위와 같이 패키지를 모듈형태로 만들어 사용하는 이유는 일반적으로 와이드 비트를 구성하기 위해 여러개의 패키지를 필요한 데이터 비트수 만큼 모듈용 PCB위에 마운트하여 와이드 비트를 형성하게 된다.The reason for using the package in the form of a module as above is that in order to form a wide bit, a plurality of packages are generally mounted on the module PCB as many bits as necessary to form a wide bit.

그런데, 램버스 디램은 각각의 패키지 하나가 가지는 비트가 128비트나 144비트이기 때문에 와이드 비트를 만들기 위한 지금까지의 모듈화 작업을 필요지 않게 되었다. 따라서, PCB위에 패키지 1개만 마운트되어도 램버스 디램 모듈은 동작하는데 문제가 없다.By the way, since the bits of each package have 128 bits or 144 bits, the Rambus DRAM does not need the modularization work to make wide bits. Therefore, if only one package is mounted on the PCB, the Rambus DRAM module does not have any problem.

그러나, 램버스 디램을 테스트하기 위해서는 램버스 디램 모듈용 테스트 보드와, 램버스 디램 모듈용 패키지 테스트 보드를 각각 사용하여 테스트하기 때문에 테스트 보드의 중복 투자가 발생한다는 문제점이 있다.However, in order to test a Rambus DRAM, a test board for a Rambus DRAM module and a package test board for a Rambus DRAM module are used for testing, respectively, which causes a problem of overlapping investment of the test board.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 램버스 디램 모듈용 테스트 보드에서 램버스 디램 패키지를 테스트할 수 있을 뿐만 아니라 프로브 테스트가 용이하도록 한 램버스 디램의 테스트 보드를 제공함에 있다.The present invention was created to solve the above problems, and an object of the present invention is to provide a test board of Rambus DRAM that can not only test the Rambus DRAM package in the test board for Rambus DRAM module, but also facilitate the probe test. Is in.

도 1은 본 발명에 의한 램버스 디램의 테스트 보드를 나타낸 평면도이다.1 is a plan view illustrating a test board of a Rambus DRAM according to the present invention.

도 2는 본 발명에 의한 램버스 디램의 테스트 보드를 나타낸 단면도이다.2 is a cross-sectional view illustrating a test board of a Rambus DRAM according to the present invention.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

10 : 모듈 20 : 모듈용 PCB10: Module 20: PCB for Module

30 : 패키지 40 : 패키지 소켓30: Package 40: Package Socket

50 : 테스트 핀50: test pin

상기와 같은 목적을 이루기 위한 본 발명은 램버스 디램 패키지를 장착하여 모듈을 형성하기 위한 램버스 디램 모듈용 PCB와, 모듈용 PCB의 램버스 디램 패키지가 장착될 부위에 장착된 패키지 소켓과, 패키지 소켓의 가장자리에 형성되며 모듈용 PCB의 접점과 연결된 테스트 핀들로 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a Rambus DRAM module PCB for mounting the Rambus DRAM package to form a module, a package socket mounted on the site where the Rambus DRAM package of the module PCB, and the edge of the package socket It is formed in and characterized in that the test pins are connected to the contacts of the module PCB.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.Referring to the operation of the present invention made as described above are as follows.

램버스 디램 모듈용 테스터를 사용하여 램버스 디램 패키지를 테스트하기 위해 패키지 소켓에 램버스 디램 패키지를 장착한 램버스 디램 모듈용 PCB를 사용하여 램버스 디램 모듈용 테스터로 테스트할 수 있게 된다.To test the Rambus DRAM package using the tester for the Rambus DRAM module, the PCB for the Rambus DRAM module with the Rambus DRAM package mounted in the package socket can be used as a tester for the Rambus DRAM module.

또한, 패키지 소켓의 가장자리에는 테스트 핀이 형서되어 있어 BGA 방식으로 장착되는 램버스 디램의 불량 및 특성 분석이 용이하게 된다.In addition, test pins are formed at the edges of the package socket to facilitate defects and characterization of Rambus DRAMs mounted in a BGA manner.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.

도 1은 본 발명에 의한 램버스 디램의 테스트 보드를 나타낸 평면도이다.1 is a plan view illustrating a test board of a Rambus DRAM according to the present invention.

여기에 도시된 바와 같이 램버스 디램 패키지(30)를 장착하여 모듈(10)을 형성하기 위한 램버스 디램 모듈용 PCB(20)와, 모듈용 PCB(20)의 램버스 디램 패키지(30)가 장착될 부위에 장착된 패키지 소켓(40)과, 패키지 소켓(40)의 가장자리에 형성되며 모듈용 PCB(20)의 접점과 연결된 테스트 핀(50)들로 이루어진다.Rambus DRAM module PCB 20 to form the module 10 by mounting the Rambus DRAM package 30, as shown here, the portion to be mounted Rambus DRAM package 30 of the module PCB 20 The package socket 40 is mounted on, and the test pins 50 formed on the edge of the package socket 40 and connected to the contacts of the PCB 20 for the module.

도 2는 본 발명에 의한 램버스 디램의 테스트 보드를 나타낸 단면도이다.2 is a cross-sectional view illustrating a test board of a Rambus DRAM according to the present invention.

여기에서 보는 바와 같이 모듈용 PCB(20)에 램버스 디램 패키지(30)를 장착하는 방식은 μ-BGA(Ball Grid Array) 방식으로 장착되기 때문에 패키지 소켓(40)도 μ-BGA방식으로 장착하게 되고, 패키지 소켓(40) 위에 램버스 디램 패키지(30)를 삽입 장착하게 된다.As shown here, since the Rambus DRAM package 30 is mounted on the module PCB 20 in a μ-BGA (Ball Grid Array) method, the package socket 40 is also mounted in a μ-BGA method. The Rambus DRAM package 30 is inserted into the package socket 40.

위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.Referring to the operation of the present embodiment made as described above are as follows.

램버스 디램 모듈용 PCB(20)의 각 소켓(40)들이 각 핀들은 레지스터에 관련된 핀을 제외한 나머지 핀들을 왼쪽부터 오른쪽으로 서로 연결되어 채널을 이루게 된다.The pins of the sockets 40 of the Rambus DRAM module PCB 20 are connected to each other from left to right with the exception of the pins related to the register to form a channel.

이와 같이 각 패키지 디바이스는 모듈용 PCB(20)에 1개가 마운트되든지 최대로 16개가 마운트되든지 전체가 동시에 인에이블 되지 않고, 한번에 1개의 디바이스가 인에이블 되어 읽기/쓰기 동작을 하게 된다.In this way, each package device, whether one is mounted on the module PCB 20 or a maximum of 16, is not all enabled at the same time, and one device is enabled at a time to perform a read / write operation.

또한, 여러개의 디바이스가 장착되었을 경우에는 각 디바이스마다 일련번호가 부여되기 때문에 SIMM이나 DIMM과 같이 하나의 디바이스만 없어도 동작하지 않는 것과는 달리 하나의 디바이스만 장착되어도 동작하기 때문에 본 실시예와 같이 모듈용 PCB(20)에 하나의 패키지(30)만 장착되어도 동작하여 모듈용 테스트 프로그램을 사용하여 패키지를 테스트할 수 있게 된다.In addition, when multiple devices are installed, serial numbers are assigned to each device. Therefore, unlike a single device such as a SIMM or a DIMM, the device operates even when only one device is installed. Even if only one package 30 is mounted on the PCB 20, the package can be tested using the test program for the module.

한편, 패키지 소켓(40)에 형성된 테스트 핀(50)을 통해 μ-BGA 방식으로 장착되는 패키지(30)의 불량 및 특성을 테스트할 때 테스트 시스템의 프로브를 용이하게 연결할 수 있게 된다.On the other hand, the test pin 50 formed in the package socket 40 can easily connect the probe of the test system when testing the defects and characteristics of the package 30 mounted in the μ-BGA method.

상기한 바와 같이 본 발명은 램버스 디램 모듈용 테스트 모드 및 테스트 프로그램으로 램버스 디램 패키지를 테스트할 수 있도록 함으로써 테스트 보드의 중복투자로 인한 손실을 절약할 수 있다는 이점이 있다.As described above, the present invention has the advantage of reducing the loss due to the redundant investment of the test board by enabling the test of the Rambus DRAM package with the test mode and test program for the Rambus DRAM module.

또한, 램버스 디램 패키지를 장착하기 위한 패키지 소켓에 테스트 핀이 형성됨으로써 μ-BGA 방식으로 접속되는 패키지를 테스트하기 위한 테스터의 프로브 연결을 위한 공간을 확보할 수 있다는 이점이 있다.In addition, since test pins are formed in the package socket for mounting the Rambus DRAM package, a space for probe connection of a tester for testing a package connected in a μ-BGA manner may be obtained.

Claims (1)

램버스 디램 패키지를 장착하여 모듈을 형성하기 위한 램버스 디램 모듈용 PCB와,PCB for Rambus DRAM module for mounting the Rambus DRAM package to form a module, 상기 모듈용 PCB의 램버스 디램 패키지가 장착될 부위에 장착된 패키지 소켓과,A package socket mounted at a portion where the Rambus DRAM package of the module PCB is to be mounted; 상기 패키지 소켓의 가장자리에 형성되며 모듈용 PCB의 접점과 연결된 테스트 핀들Test pins formed on the edge of the package socket and connected to the contacts of the PCB for the module 로 이루어진 것을 특징으로 하는 램버스 디램의 테스트 보드.Test board of Rambus DRAM, characterized in that consisting of.
KR1019990043105A 1999-10-06 1999-10-06 Test board of a rambus dram KR20010036199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043105A KR20010036199A (en) 1999-10-06 1999-10-06 Test board of a rambus dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043105A KR20010036199A (en) 1999-10-06 1999-10-06 Test board of a rambus dram

Publications (1)

Publication Number Publication Date
KR20010036199A true KR20010036199A (en) 2001-05-07

Family

ID=19614238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043105A KR20010036199A (en) 1999-10-06 1999-10-06 Test board of a rambus dram

Country Status (1)

Country Link
KR (1) KR20010036199A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350120B2 (en) 2003-06-24 2008-03-25 Samsung Electronics Co., Ltd. Buffered memory module and method for testing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350120B2 (en) 2003-06-24 2008-03-25 Samsung Electronics Co., Ltd. Buffered memory module and method for testing same

Similar Documents

Publication Publication Date Title
KR100487176B1 (en) High-speed test system for a memory device
US7269765B1 (en) Method and apparatus for storing failing part locations in a module
US20020169922A1 (en) Read/write timing calibration of a memory array using a row or a redundant row
US7707468B2 (en) System and method for electronic testing of multiple memory devices
KR100286491B1 (en) Inspection method of semiconductor device and semiconductor device and Inspection device of semiconductor device
KR20080039466A (en) Methods and apparatus of stacking drams
US6009026A (en) Compressed input/output test mode
KR101626468B1 (en) Memory module having leakage current preventing scheme in data processing system
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
US20030116763A1 (en) Semiconductor integrated circuit device
CN114127853A (en) Memory test circuit and device
US6718487B1 (en) Method for high speed testing with low speed semiconductor test equipment
KR20010036199A (en) Test board of a rambus dram
US20080077746A1 (en) Multi-port memory device
KR20010036206A (en) Test board of a rambus dram
KR100254621B1 (en) Device for detecting bad memory module
KR100504428B1 (en) Defective Device Detector in EDO DRAM Module
KR200287948Y1 (en) Memory board test board
KR100612127B1 (en) Method for testing memory module and hub of memory module for the same
US20080235542A1 (en) Electronic testing device for memory devices and related methods
KR20000041339A (en) Method for removing inferior elements of rambus dynamic random access memory
KR20010065690A (en) Memory module of test board
KR100313086B1 (en) Bank access counter of a memory device
KR100351448B1 (en) System for testing character of a pll device
KR20000045923A (en) Method for testing memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid