KR100403215B1 - 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법 - Google Patents

브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법 Download PDF

Info

Publication number
KR100403215B1
KR100403215B1 KR10-2001-0083482A KR20010083482A KR100403215B1 KR 100403215 B1 KR100403215 B1 KR 100403215B1 KR 20010083482 A KR20010083482 A KR 20010083482A KR 100403215 B1 KR100403215 B1 KR 100403215B1
Authority
KR
South Korea
Prior art keywords
link
atm
matching
redundancy
unit
Prior art date
Application number
KR10-2001-0083482A
Other languages
English (en)
Other versions
KR20030053304A (ko
Inventor
김천수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0083482A priority Critical patent/KR100403215B1/ko
Publication of KR20030053304A publication Critical patent/KR20030053304A/ko
Application granted granted Critical
Publication of KR100403215B1 publication Critical patent/KR100403215B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/10—Architectures or entities
    • H04L65/102—Gateways
    • H04L65/1023—Media gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM(Asynchronous Transfer Mode)을 기반으로 하는 VOP(Voice Over Packet) 게이트웨이에 ATM 망과 정합되는 다수의 링크를 연결한 후에 각 링크 포트별로 이중화를 구현하여 대용량의 가입자를 수용할 수 있도록 한 VOP 게이트웨이의 다수 링크 정합 구조 및 링크 포트별 이중화 방법에 관한 것으로, 종래에는 링크 상태와 ATM 정합 카드의 상태를 활성 또는 비활성으로 동일하게 유지하는 일대일 이중화 방식을 사용함에 따라 대용량의 가입자를 수용하기 위해서는 다수의 소용량 VOP 게이트웨이를 사용해야 했으며, 이로 인해 전체적인 망 구성이 복잡해지고, 또한 망 구성을 위해 많은 비용을 필요로 하는 문제점이 있었다.
따라서, 본 발명은 ATM을 기반으로 하는 VOP 게이트웨이에 링크 포트별로 이중화가 가능하도록 다수의 링크를 연결함으로써, 하나의 VOP 게이트웨이에서 대용량의 가입자를 수용할 수 있게 되며, 이로 인해 시스템 안정성 및 원가 절감 효과를 얻을 수 있을 뿐 아니라 망 구성의 효율성을 향상시키고, 또한 망 구성에 필요한 비용을 절감할 수 있게 된다.

Description

브이오피 게이트웨이의 다수 링크 정합 구조 및 링크 포트별 이중화 방법{Multi Link Intefacing Architecture And Link Port Dual Method In VOP Gateway}
본 발명은 VOP(Voice Over Packet) 게이트웨이에 관한 것으로, 특히 ATM(Asynchronous Transfer Mode)을 기반으로 하는 VOP 게이트웨이에 ATM 망과 정합되는 다수의 링크를 연결한 후에 각 링크 포트별로 이중화를 구현하여 대용량의 가입자를 수용할 수 있도록 한 VOP 게이트웨이의 다수 링크 정합 구조 및 링크 포트별 이중화 방법에 관한 것이다.
일반적으로, 소용량의 VOP(Voice Over Packet) 게이트웨이는 첨부된 도면 도 1에 도시된 바와 같이, ATM 망과 정합하기 위해서 두 개의 링크(링크 A, 링크 B) 포트가 이중화되어 각각의 ATM 정합 카드(14A, 14B)에 연결되며, 이중화로 동작하는 두 개의 ATM 정합 카드(14A, 14B)와 ATM 셀을 종단하는 AAL2 셀 처리부(13)와, 음성 코덱을 담당하는 보코더부(12) 및 PSTN 망 정합을 담당하는 PSTN 정합부(11)를 구비하여 이루어진다.
이때, VOP 게이트웨이는 이중화로 동작하는 하나의 링크 용량이 즉, ATM 정합 카드(14A, 14B)와 ATM 망을 연결해 주는 하나의 링크 용량이 최대 가입자 수용 용량이 되므로, 해당 VOP 게이트웨이를 구성하는 ATM 정합 카드(14A, 14B)와, AAL2셀 처리부(13)와, 보코더부(12) 및 PSTN 정합부(11)의 처리 가능 용량이 아무리 크더라도 링크 용량에 제한적일 수 밖에 없다.
따라서, ATM 망과 이중화로 동작하는 두 개의 링크가 각각 ATM 정합 카드(14A, 14B)에 일대일로 이중화된 구조를 갖는 종래의 소용량 VOP 게이트웨이를 이용하여 대용량의 음성 가입자를 수용하기 위해서는 다수의 소용량 VOP 게이트웨이를 필요로 하게 된다.
그리고, 전술한 종래의 소용량 VOP 게이트웨이에서 ATM 정합 카드(14A, 14B)와 링크의 이중화 상태는 활성(Active) 또는 비활성(Standby) 상태로 동일하게 동작하며, 이때의 셀 전송 경로는 다음과 같이 이루어진다.
예를 들어, 링크 A와 ATM 정합 카드 A(14A)가 활성 상태인 경우 ATM 망에서 전송되는 셀 트래픽은 링크 A와 ATM 정합 카드 A(14A)로 연결되는 경로의 셀만 유효 트래픽 셀로 처리되어 AAL2 셀 처리부(13)로 전달된 후에 보코더부(12) 및 PSTN 정합부(11)를 통해 음성 트래픽으로 변환된 후에 PSTN 망으로 전송되며, 이때, 링크 B와 ATM 정합 카드 B(14B)로 연결되는 경로는 비활성 상태인 대기 상태로 동작하게 된다.
반대로, PSTN 망에서 전송되는 음성 트래픽은 PSTN 정합부(11)와 보코더부(12) 및 AAL2 셀 처리부(13)를 통해 이중화된 ATM 정합 카드 A(14A) 및 ATM 정합 카드 B(14B)로 동시에 전달되고, 이에 따라 음성 트래픽은 셀 트래픽으로 변환된 후에 현재 활성 상태인 링크 A와 비활성 상태인 링크 B 모두를 통해 ATM 망으로 전송되며, 이때 ATM 망 측에서는 활성 링크 포트인 링크 A를 선택하여 유효트래픽 셀을 수신하게 된다.
이러한 종래의 소용량 VOP 게이트웨이는 첨부된 도면 도 2에 도시된 바와 같이, 두 개의 ATM 정합 카드(14A, 14B)에 각각 연결된 두 개의 링크 A 및 링크 B가 일대일 링크 이중화를 이루는 구조를 갖게 되는데, 이때 각 ATM 정합 카드(14A, 14B)의 내부 구성을 ATM 정합 카드 A(14A)를 기준으로 설명하면, ATM 셀에 대한 경로 제어를 포함하는 정합 카드 전체적인 제어를 수행하는 주 프로세서(21A)와, ATM 망과 정합되는 링크 A가 직접 연결되는 링크 정합부(22A)와, 링크 정합부(22A)에서 추출한 ATM 셀을 주 프로세서(21A)의 경로 제어에 따라 송신 FIFO에 저장하거나, 수신 FIFO에 저장된 셀을 판독하여 링크 정합부(22A)로 전달하는 ATM 포트 제어부(23A)와, 송/수신 FIFO와 AAL2 셀 처리부(13) 간의 유토피아(UTOPIA) 버스 정합을 위한 유토피아 송수신부(24A) 및 유토피아 중재부(25A)와, 링크 A의 알람 상태와 정합 카드의 자체 장애에 따른 이중화 상태를 결정하는 이중화 제어부(26A)를 포함하는 구성을 갖는다.
이와 같이 구성된 ATM 정합 카드(14A, 14B)에 ATM 망과 연결된 링크 A 및 링크 B를 통해 셀 트래픽이 입력되는 경우 링크 정합부(22A, 22B)가 자신과 연결된 링크를 통해 입력된 셀을 추출하여 내부 수신 경로인 D1을 통해 ATM 포트 제어부(23A, 23B)로 전달하게 되면, ATM 포트 제어부(23A, 23B)는 주 프로세서(21A, 22B)의 경로 제어에 따라 다시 수신 경로인 D3을 통해 송신 FIFO에 저장하게 되고, 이때 송신 FIFO는 유토피아 중재부(25A, 25B)로 플래그(Flag) 신호를 송출하여 셀 저장을 알리게 된다.
그러면, 유토피아 중재부(25A, 25B)는 송신 FIFO 및 유토피아 송수신부(24A, 24B)에 제어 신호 C2, C3를 송출하게 되고, 유토피아 송수신부(24A, 24B)는 송신 FIFO에 저장된 셀을 UTP-A 경로를 통해 AAL2 셀 처리부(13)로 전달하게 된다.
이때, 이중화 제어부(26A, 26B)는 링크 정합부(22A, 22B)에 의해 감지된 ATM 정합 카드(14A, 14B)에 연결된 링크의 알람 상태를 조합하여 활성 상태를 결정하게 되며, 이중화된 ATM 정합 카드(14A, 14B) 중에서 하나는 활성 상태로, 다른 하나는 비활성 상태로 결정된다.
만약, ATM 정합 카드 A(14A)가 활성 상태이면 상태 신호 A(ACT-A)는 활성 신호를 송출하고, ATM 정합 카드 B(14B)는 상태 신호 B(ACT-B)를 비활성 신호로 송출함으로써, AAL2 셀 처리부(13)가 활성 상태인 ATM 정합 카드 A(14A)를 선택하도록 한다.
반대로, AAL2 셀 처리부(13)에서 UTP-A 경로를 통해 ATM 정합 카드 A(14A)로 전달되는 셀은 유토피아 송수신부(24A)에 의해 수신 FIFO에 저장되고, 수신 FIFO는 셀 수신을 알리는 플래그 신호를 유토피아 중재부(25A)로 송출하게 된다.
그러면, 유토피아 중재부(25A)는 수신 FIFO에 제어 신호 C1을 송출하여, 수신 FIFO에 저장된 셀을 내부 송신 경로 D4를 통해 ATM 포트 제어부(23A)로 전달하게 되고, 이에 ATM 포트 제어부(23A)는 수신 FIFO로부터 전달되는 셀을 주 프로세서(21A)의 제어에 따라 내부 송신 경로 D2를 통해 링크 정합부(22A)로 전달하게 된다.
이때, AAL2 셀 처리부(13)로부터 전달되는 셀은 ATM 정합 카드의 활성 또는비활성 상태에 관계없이 이중화된 각각의 ATM 정합 카드(14A, 14B)로 전달되고, 각 ATM 정합 카드(14A, 14B)의 링크 정합부(22A, 22B)는 ATM 망과 연결된 링크의 활성 또는 비활성 상태에 관계없이 모든 링크를 통해 ATM 망 측으로 전송하면, 해당 셀을 수신하는 ATM 망에서 이중화된 링크 중에서 활성 링크를 선택하여 수신하게 된다.
그런데, 전술한 종래의 VOP 게이트웨이의 경우 링크 포트는 이중화된 각각의 ATM 정합 카드(14A, 14B)에 하나만 존재하며, 링크 상태와 정합 카드의 상태를 활성 또는 비활성으로 동일하게 유지하는 일대일 이중화 방식을 사용함에 따라 소용량 처리에는 적합하지만, 최근에는 대용량 VOP 게이트웨이의 요구가 점차 많아짐에 따라 자연적으로 ATM 정합 카드(14A, 14B)에 다수의 링크 포트를 연결해 줄 것을 요구하게 되었으며, 이를 위해서는 각 링크 포트별로 이중화가 이루어져야 하나 종래의 일대일 이중화 방식으로는 다수의 링크 포트 이중화를 동작시킬 수 없었다.
따라서, 종래에 대용량의 가입자를 수용하기 위해서는 다수의 소용량 VOP 게이트웨이를 사용해야 했으며, 이로 인해 전체적인 망 구성이 복잡해지고, 또한 망 구성을 위해 많은 비용을 필요로 하는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM을 기반으로 하는 VOP 게이트웨이에 링크 포트별로 이중화가 가능한 다수의 링크를 연결할 수 있도록 하는데 있다.
그리고, 본 발명의 다른 목적은, 링크 포트별로 이중화가 가능한 다수의 링크를 VOP 게이트웨이에 연결함으로써, 하나의 VOP 게이트웨이에서 대용량의 가입자를 수용할 수 있도록 하는데 있다.
본 발명의 또 다른 목적은, 하나의 VOP 게이트웨이에서 대용량의 가입자를 수용함으로써, 시스템 안정성 및 원가 절감 효과를 얻음과 동시에 망 구성의 효율성을 향상시키고, 또한 망 구성에 필요한 비용을 절감할 수 있도록 하는데 있다.
도 1은 종래 소용량 VOP 게이트웨이의 링크 이중화 정합 상태를 도시한 도면.
도 2는 도 1에 있어, ATM 정합 카드의 일대일 링크 이중화를 위한 상세 구성 블록도.
도 3은 본 발명에 따른 대용량 VOP 게이트웨이의 복수 링크 이중화 정합 상태를 도시한 도면.
도 4는 도 3에 있어, 복수개의 링크를 가진 ATM 정합 카드의 링크 포트별 이중화를 위한 상세 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : PSTN 정합부 32 : 보코더부
33 : AAL2 셀 처리부 34A, 34B : ATM 정합 카드
41A, 41B : 주 프로세서 42A, 42B : 제1링크 정합부
43A, 43B : 제2링크 정합부 44A, 44B : ATM 포트 제어부
45A, 45B : 유토피아 송수신부 46A, 46B : 유토피아 중재부
47A, 47B : 링크 이중화부
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, ATM 망과 PSTN 망 사이에서 ATM 셀을 정합해 주기 위해 PSTN 정합부와 보코더부 및 AAL2 셀 처리부를 갖는 VOP 게이트웨이에 있어서, 상기 ATM 망과 정합하여 대용량의 가입자를 수용하기 위해 각각 다수의 링크를 연결한 후에 활성 상태로 동작하면서 각 링크 포트별로 이중화 상태를 체크하여 활성 상태인 링크 포트에서만 ATM 셀을 수신하여 상기 AAL2 셀 처리부로 전달하는 두 개의 ATM 정합 카드를 포함하는 브이오피 게이트웨이의 다수 링크 정합 구조를 구현하는데 있다.
여기서, 상기 ATM 정합 카드는, ATM 셀의 경로 제어를 포함하는 정합 카드 전체적인 제어를 수행하는 주 프로세서와; ATM 망과 정합되는 다수의 링크가 각각 연결되는 다수의 링크 정합부와; 상기 각 링크 정합부에서 추출한 ATM 셀을 주 프로세서의 경로 제어에 따라 송신 FIFO에 저장하거나, 수신 FIFO에 저장된 셀을 판독하여 상기 다수의 링크 정합부로 전달하는 ATM 포트 제어부와; 상기 송/수신FIFO와 AAL2 셀 처리부 간의 유토피아 버스 정합을 위한 유토피아 송수신부 및 유토피아 중재부와; 상기 각 링크 정합부에서 검출한 링크 알람 상태를 분석하여, 각 링크 포트의 이중화 상태를 체크한 후에 활성 상태인 링크 포트의 링크 정합부에서만 ATM 셀을 수신하도록 제어하는 링크 이중화부를 포함하는 것을 특징으로 한다.
그리고, 상기 링크 이중화부는 자신이 위치한 ATM 정합 카드에서 각 링크 포트의 이중화 상태를 체크한 후에 해당되는 링크 포트의 이중화 상태 정보를 상대측 ATM 정합 카드의 링크 이중화부로 전달하여 각 링크 포트별로 이중화 상태를 결정하는 것을 특징으로 하며, 상기 유토피아 중재부는 AAL2 셀 처리부의 실장 카드수가 증가하는 경우에 상기 AAL2 셀 처리부에서 ATM 정합 카드를 선택할 수 있도록 카드 선택 제어 신호를 생성하여 전달해 주는 것을 특징으로 한다.
본 발명의 다른 특징은, ATM 망과 PSTN 망 사이에서 ATM 셀을 정합해 VOP 게이트웨이의 이중화 방법에 있어서, 상기 ATM 망과 정합하여 대용량의 가입자를 수용하기 위해 두 개의 ATM 정합 카드에 각각 다수의 링크를 연결하는 과정과; 상기 두 개의 ATM 정합 카드가 활성 상태로 동작하면서 각 링크 포트별로 이중화 상태를 체크한 후에 상기 ATM 망으로부터 입력되는 ATM 셀 중에서 각 링크 포트별로 활성 상태인 링크 포트를 통해 입력되는 ATM 셀을 수신하는 과정과; 상기 활성 상태인 링크 포트를 통해 수신한 ATM 셀을 AAL2 셀 처리부로 전달하여 상기 PSTN 망측으로 전송하게 하는 과정을 포함하는 브이오피 게이트웨이의 링크 포트별 이중화 방법을 제공하는데 있다.
이때, 상기 활성 상태인 링크 포트를 입력되는 ATM 셀을 수신하는 과정은,ATM 망과 연결된 각 링크에 대해 링크 알람이 존재하는지를 체크한 후에 해당되는 링크 알람 상태 정보를 링크 이중화부로 전달하는 단계와; 상기 링크 이중화부에서 각 링크에 대한 링크 알람 상태 정보를 분석하여 자체 ATM 정합 카드에 로컬 장애가 없는 것으로 확인되는 경우 각 링크 포트별로 이중화 상태를 결정하는 단계와; 상기 각 링크 포트별 이중화 상태에 따라 활성 상태인 링크 포트와 연결된 링크 정합부로 입력되는 ATM 셀을 수신하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 ATM 셀을 수신하는 단계는, 하나의 ATM 정합 카드에 연결된 다수의 링크가 모두 활성 상태인 경우 내부 셀 버스 중재에 따라 ATM 셀을 순차적으로 수신하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에서는 대용량의 가입자를 수용할 수 있는 대용량 VOP 게이트웨이를 구현하고자 하는데, 이는 VOP 게이트웨이의 각 ATM 정합 카드에 다수의 링크 포트를 연결한 후에 각 링크 포트별로 이중화를 구현함으로써 가능해 진다.
즉, 본 발명에 따른 대용량 VOP 게이트웨이의 다수 링크(이하의 실시예에서는 이해의 편의를 위해 복수개(2개)의 링크로 한정하여 설명하기로 한다)에 대한 이중화 정합 구성은 첨부한 도면 도 3에 도시한 바와 같이, ATM 망과 정합하기 위해 두 개의 ATM 정합 카드(34A, 34B)에 각각 복수개의 링크를 연결하였으며, 대용량 VOP 게이트웨이 내부를 구성하는 각 구성부에서 ATM 정합 카드(34A, 34B)를 제외한 AAL2 셀 처리부(33)와 보코더부(32) 및 PSTN 정합부(31)는 도 1에 도시된 종래의 구성부와 동일한 기능을 수행하게 된다.
여기서, 각 ATM 정합 카드(34A, 34B)는 복수개의 링크를 수용할 수 있는 용량을 가지며, AAL2 셀 처리부(33)와 보코더부(32)는 단위 용량에 따라 다수개가 실장되어 복수개의 링크 용량을 만족하며, PSTN 정합부(31) 또한 수용 용량을 만족해야 한다.
이때, 복수개의 링크를 가진 각 ATM 정합 카드(34A, 34B)는 모두 활성 상태로 동작하면서 각 링크 포트별로 상대측 ATM 정합 카드의 링크 포트와 이중화로 동작하게 되는데, 도 3의 경우 제1링크 A와 제2링크 B가 서로 이중화로 동작하고, 제2링크 A와 제2링크 B가 서로 이중화로 동작하게 된다.
본 발명에 따른 대용량 VOP 게이트웨이는 첨부한 도면 도 4에 도시한 바와 같이, 복수개의 링크를 갖는 각 ATM 정합 카드(34A, 34B)가 링크 포트별로 이중화를 이루는 구조를 갖게 되는데, 이때 각 ATM 정합 카드(34A, 34B)의 내부 구성을 ATM 정합 카드 A(34A)를 기준으로 설명하면, ATM 셀에 대한 경로 제어를 포함하는 정합 카드 전체적인 제어를 수행하는 주 프로세서(41A)와, ATM 망과 정합되는 각각의 제1링크 A 및 제2링크 A가 직접 연결되는 제1링크 정합부(42A) 및 제2링크 정합부(43A)와, 제1링크 정합부(42A) 및 제2링크 정합부(43A)에서 추출한 ATM 셀을 주 프로세서의 경로 제어에 따라 송신 FIFO에 저장하거나, 수신 FIFO에 저장된 셀을 판독하여 제1링크 정합부(42A) 및 제2링크 정합부(43A)로 전달하는 ATM 포트 제어부(44A)와, 송/수신 FIFO와 AAL2 셀 처리부(33) 간의 유토피아(UTOPIA) 버스 정합을 위한 유토피아 송수신부(45A) 및 유토피아 중재부(46A)와, 제1링크 정합부(42A) 및 제2링크 정합부(43A)에서 검출한 링크 알람을 분석하여 링크 포트의 이중화 상태를 결정한 후에 비활성으로 결정된 링크 포트의 링크 정합부를 제어하여 ATM 망에서의 ATM 셀 수신을 차단하고, 활성 상태인 링크 포트의 링크 정합부에서만 ATM 망으로부터 ATM 셀을 수신하도록 제어하는 링크 이중화부(47A)를 포함하는 구성을 갖는다. 이때 유토피아 중재부(46A)는 AAL2 셀 처리부(33)의 실장 카드수가 증가하는 경우에 AAL2 셀 처리부(33)에서 ATM 정합 카드(34A)를 선택할 수 있도록 카드 선택 제어 신호(PHY-A, PHY-B)를 생성하여 준다.
이와 같은 구성을 갖는 본 발명에 따른 대용량 VOP 게이트웨이에서 각 ATM 정합 카드(34A, 34B)는 자신과 연결된 복수개의 링크에 대해 링크 포트별로 상대측 ATM 정합 카드의 링크 포트와 활성 또는 비활성 상태로 이중화 동작하게 되는데, 이때, 제1링크 정합부(42A, 42B) 및 제2링크 정합부(43A, 43B)는 활성 상태인 링크 포트로 입력되는 셀만을 수신하여 처리하고, 비활성 상태인 링크 포트로 입력되는 셀은 수신하여 처리하지 않고 폐기하게 되며, 반대로 ATM 망 측으로 셀을 송신하는 경우에는 ATM 망과 연결된 각 링크의 활성 또는 비활성 상태에 관계없이 모든 링크를 통해 ATM 망 측으로 셀을 송신하게 된다.
한편, 본 발명에서 복수개의 링크 포트를 갖는 두 ATM 정합 카드(34A, 34B)의 링크 포트별 이중화 동작을 상세하게 설명하면 다음과 같다.
먼저, VOP 게이트웨이에 실장된 두 개의 ATM 정합 카드(34A, 34B)는 전원이 공급(Power-Up)되는 경우 제1 및 제2링크 정합부(42A, 42B, 43A, 43B))는 ATM 망과연결된 제1링크 및 제2링크의 링크 알람이 존재하는지를 체크한 후, 해당되는 링크 알람 상태 정보를 링크 이중화부(47A, 47B)로 전달하게 되는데, 이때 ATM 정합 카드 A(34A)의 제1링크 정합부(42A)는 제1링크 A의 알람 상태 정보를 X1 신호로, 제2링크 정합부(43A)는 제2링크 A의 알람 상태 정보를 X2 신호로 전달하게 되며, ATM 정합 카드 B(34B)의 제1링크 정합부(42B)는 제1링크 B의 알람 상태 정보를 K1 신호로, 제2링크 정합부(43B)는 제2링크 B의 알람 상태 정보를 K2 신호로 전달하게 된다.
이러한 링크 알람 상태 신호를 전달받은 링크 이중화부(47A, 47B)는 해당되는 링크 알람 상태 신호를 분석하여 자체 ATM 정합 카드(34A, 34B)의 로컬 장애가 없는 것으로 확인되면 각 링크의 이중화 상태 즉, 활성 또는 비활성 상태를 결정하게 되는데, ATM 정합 카드 A(34A)를 기준으로 설명하면, 해당 링크 이중화부(47A)는 제1링크 A의 이중화 상태를 결정하기 위해 X1 상태 신호를 체크하여 알람 상태로 확인되면 제1링크 A가 수신 불가능 상태이므로 비활성 상태로 천이시키게 된다.
하지만, X1 상태 신호를 체크하여 정상 상태로 확인되면 상대측 ATM 정합 카드 B(34B)에서 이중화로 동작하게 되는 제1링크 B의 현재 이중화 상태 정보를 B1 신호를 통해 전달받아 자기측 제1링크 A의 이중화 상태를 결정하게 되는데, 상대측 ATM 정합 카드 B(34B)의 링크 이중화부(47B)로부터 전달받은 이중화 상태 신호 B1이 비활성 상태로 확인되면 ATM 정합 카드 A(34A)의 링크 이중화부(47A)는 자기측의 제1링크 A를 활성 상태로 천이시키고, 이중화 상태 신호 B1이 활성 상태로 확인되면 ATM 정합 카드 A(34A)의 링크 이중화부(47A)는 자기측의 제1링크 A를 비활성상태로 천이시키게 된다.
이때, 도 4에서 이중화로 동작하게 되는 각 링크의 이중화 상태를 나타내는 신호를 살펴보면, A1은 제1링크 A, A2는 제2링크 A, B1은 제1링크 B, B2는 제2링크 B의 이중화 상태를 각각 나타내며, 각 ATM 정합 카드(34A, 34B)의 링크 이중화부(47A, 47B)에서 이중화(활성 또는 비활성) 상태가 결정되기 이전에는 비활성 상태를 유지하다가, 이중화 상태가 결정되면 해당되는 이중화 상태 신호를 상대측 ATM 정합 카드(34B, 34A)의 링크 이중화부(47B)로 전달하게 된다.
따라서, ATM 정합 카드 A(34A)에서 제1링크 A의 상태가 먼저 활성 상태로 결정되면, 자연적으로 ATM 정합 카드 B(34B)의 알람 상태 신호 K1이 알람 상태가 아니더라도 ATM 정합 카드 B(34B)의 링크 이중화부(47B)는 상대측 제1링크 A의 상태 신호인 A1이 이미 활성 상태이므로 비활성 상태로 천이시키게 되며, 만약 제1링크 A에 알람이 발생하게 되면 즉각 활성 상태로 천이하게 된다.
그리고, 제2링크에 대한 이중화 상태 결정도 상술한 제1링크에 대한 이중화 상태 결정 과정과 동일하게 이루어지며, 이러한 제1링크와 제2링크의 이중화 상태 결정은 항상 독립적으로 이루어지므로, 제1링크는 A가 활성 상태이고 B가 비활성 상태이지만 제2링크는 A가 비활성 상태이고 B가 활성 상태일 수도 있다.
이때, ATM 정합 카드 A(34A)의 링크 이중화부(47A)는 제1링크 정합부(42A)로는 제1링크 A가 활성 상태이므로 수신 가능을 나타내는 신호 Y1을, 제2링크 정합부(43A)로는 제2링크 A가 비활성 상태이므로 수신 불가를 나타내는 신호 Y2를 전달하게 되며, ATM 정합 카드 B(34B)의 링크 이중화부(47B)는 제1링크정합부(42B)로는 제1링크 B가 비활성 상태이므로 수신 불가를 나타내는 신호 P1을, 제2링크 정합부로는 제2링크 B가 활성 상태이므로 수신 가능을 나타내는 신호 P2를 전달하게 된다.
한편, 링크 이중화부(47A, 47B)에서 링크 알람 상태 신호를 전달받아 각 링크의 이중화 상태를 결정하게 되면, 각 ATM 정합 카드(34A, 34B)의 ATM 포트 제어부(44A, 44B)는 제1링크 정합부(42A, 42B) 및 제2링크 정합부(43A, 43B) 중에서 활성 상태인 링크 정합부에서 입력받은 셀만을 수신 경로 M1을 통해 수신하게 되는데, 만약 한쪽 ATM 정합 카드의 복수 링크가 모두 활성 상태인 경우에는 내부 셀 버스 중재에 따라 제1링크 정합부(42A, 42B) 및 제2링크 정합부(43A, 43B)에서 입력받은 셀을 순차적으로 수신하게 된다.
이후, ATM 포트 제어부(44A, 44B)가 수신한 셀은 주 프로세서(41A, 41B)의 경로 제어에 따라 수신 경로 M3를 통해 송신 FIFO에 저장하게 되고, 이때 송신 FIFO는 유토피아 중재부(46A, 46B)로 플래그 신호를 송출하여 셀 저장을 알리게 된다.
그러면, 유토피아 중재부(46A, 46B)는 송신 FIFO 및 유토피아 송수신부(45A, 45B)에 제어 신호 N2, N3를 송출하게 되고, 유토피아 송수신부(45A, 45B)는 송신 FIFO에 저장된 셀을 UTP-A 경로를 통해 AAL2 셀 처리부(33)로 전달하게 되는데, 이때 유토피아 송수신부(45A, 45B)는 AAL2 셀 처리부(33)가 되는 카드 실장수가 증가될 수 있으므로 셀 전송 클럭과 데이터 버스 폭을 증가시켜 높은 속도의 전송 능력을 갖도록 하며, 유토피아 중재부(46A, 46B) 또한 AAL2 셀 처리부(33)의 선택 제어신호 PHY-A 또는 PHY-B를 생성하고 향상된 전송 능력에 맞는 중재 기능을 수행하게 된다.
또한, 본 발명에 따른 대용량 VOP 게이트웨이의 각 ATM 정합 카드(34A, 34B)에서는 활성 상태인 링크 포트를 통해 수신되는 셀만을 AAL2 셀 처리부(33)로 전송함에 따라 종래의 일대일 이중화 방식과 같이 별도의 링크 포트 이중화 상태 정보를 AAL2 셀 처리부(33)로 전달할 필요가 없어진다.
한편, 본 발명에서 AAL2 셀 처리부(33)로부터 각각의 ATM 정합 카드(34A, 34B)를 통해 ATM 망 측으로 전송하는 셀의 경우에는 종래에서와 같이 ATM 망과 연결된 모든 링크를 통해 전송하게 된다.
상술한 바와 같이, 본 발명에서는 VOP 게이트웨이의 각 ATM 정합 카드(34A, 34B)에 다수의 링크를 연결한 후, ATM 정합 카드(34A, 34B)는 모두 활성 상태로 동작하게 한 상태에서 해당 연결 포트별로 이중화 상태를 제어하여 활성 상태인 연결 포트에서만 셀을 수신하여 AAL2 셀 처리부(33)로 전달함으로써, 대용량의 가입자를 수용하는데 있어 기본이 되는 다수의 링크를 각 ATM 정합 카드(34A, 34B)에 연결할 수 있게 된다.
나아가, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 ATM을 기반으로 하는 VOP 게이트웨이에 링크 포트별로 이중화가 가능하도록 다수의 링크를 연결함으로써, 하나의 VOP 게이트웨이에서 대용량의 가입자를 수용할 수 있게 되며, 이로 인해 시스템 안정성 및 원가 절감 효과를 얻을 수 있을 뿐 아니라 망 구성의 효율성을 향상시키고, 또한 망 구성에 필요한 비용을 절감할 수 있게 된다.

Claims (7)

  1. ATM 망과 PSTN 망 사이에서 ATM 셀을 정합해 주기 위해 PSTN 정합부와 보코더부 및 AAL2 셀 처리부를 갖는 VOP 게이트웨이에 있어서,
    상기 ATM 망과 정합하여 대용량의 가입자를 수용하기 위해 각각 다수의 링크를 연결한 후에 활성 상태로 동작하면서 각 링크 포트별로 이중화 상태를 체크하여 활성 상태인 링크 포트에서만 ATM 셀을 수신하여 상기 AAL2 셀 처리부로 전달하는 두 개의 ATM 정합 카드를 포함하는 것을 특징으로 하는 브이오피 게이트웨이의 다수 링크 정합 구조.
  2. 제 1항에 있어서,
    상기 ATM 정합 카드는, ATM 셀의 경로 제어를 포함하는 정합 카드 전체적인 제어를 수행하는 주 프로세서와;
    ATM 망과 정합되는 다수의 링크가 각각 연결되는 다수의 링크 정합부와;
    상기 각 링크 정합부에서 추출한 ATM 셀을 주 프로세서의 경로 제어에 따라 송신 FIFO에 저장하거나, 수신 FIFO에 저장된 셀을 판독하여 상기 다수의 링크 정합부로 전달하는 ATM 포트 제어부와;
    상기 송/수신 FIFO와 AAL2 셀 처리부 간의 유토피아 버스 정합을 위한 유토피아 송수신부 및 유토피아 중재부와;
    상기 각 링크 정합부에서 검출한 링크 알람 상태를 분석하여, 각 링크 포트의 이중화 상태를 체크한 후에 활성 상태인 링크 포트의 링크 정합부에서만 ATM 셀을 수신하도록 제어하는 링크 이중화부를 포함하는 것을 특징으로 하는 브이오피 게이트웨이의 다수 링크 정합 구조.
  3. 제 2항에 있어서,
    상기 링크 이중화부는, 자신이 위치한 ATM 정합 카드에서 각 링크 포트의 이중화 상태를 체크한 후에 해당되는 링크 포트의 이중화 상태 정보를 상대측 ATM 정합 카드의 링크 이중화부로 전달하여 각 링크 포트별로 이중화 상태를 결정하는 것을 특징으로 하는 브이오피 게이트웨이의 다수 링크 정합 구조.
  4. 제 2항에 있어서,
    상기 유토피아 중재부는, AAL2 셀 처리부의 실장 카드수가 증가하는 경우에 상기 AAL2 셀 처리부에서 ATM 정합 카드를 선택할 수 있도록 카드 선택 제어 신호를 생성하여 전달해 주는 것을 특징으로 하는 브이오피 게이트웨이의 다수 링크 정합 구조.
  5. ATM 망과 PSTN 망 사이에서 ATM 셀을 정합해 VOP 게이트웨이의 이중화 방법에 있어서,
    상기 ATM 망과 정합하여 대용량의 가입자를 수용하기 위해 두 개의 ATM 정합 카드에 각각 다수의 링크를 연결하는 과정과;
    상기 두 개의 ATM 정합 카드가 활성 상태로 동작하면서 각 링크 포트별로 이중화 상태를 체크한 후에 상기 ATM 망으로부터 입력되는 ATM 셀 중에서 각 링크 포트별로 활성 상태인 링크 포트를 통해 입력되는 ATM 셀을 수신하는 과정과;
    상기 활성 상태인 링크 포트를 통해 수신한 ATM 셀을 AAL2 셀 처리부로 전달하여 상기 PSTN 망측으로 전송하게 하는 과정을 포함하는 것을 특징으로 하는 브이오피 게이트웨이의 링크 포트별 이중화 방법.
  6. 제 5항에 있어서,
    상기 활성 상태인 링크 포트를 입력되는 ATM 셀을 수신하는 과정은, ATM 망과 연결된 각 링크에 대해 링크 알람이 존재하는지를 체크한 후에 해당되는 링크 알람 상태 정보를 링크 이중화부로 전달하는 단계와;
    상기 링크 이중화부에서 각 링크에 대한 링크 알람 상태 정보를 분석하여 자체 ATM 정합 카드에 로컬 장애가 없는 것으로 확인되는 경우 각 링크 포트별로 이중화 상태를 결정하는 단계와;
    상기 각 링크 포트별 이중화 상태에 따라 활성 상태인 링크 포트와 연결된링크 정합부로 입력되는 ATM 셀을 수신하는 단계를 포함하는 것을 특징으로 하는 브이오피 게이트웨이의 링크 포트별 이중화 방법.
  7. 제 6항에 있어서,
    상기 ATM 셀을 수신하는 단계는, 하나의 ATM 정합 카드에 연결된 다수의 링크가 모두 활성 상태인 경우 내부 셀 버스 중재에 따라 ATM 셀을 순차적으로 수신하는 것을 특징으로 하는 브이오피 게이트웨이의 링크 포트별 이중화 방법.
KR10-2001-0083482A 2001-12-22 2001-12-22 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법 KR100403215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083482A KR100403215B1 (ko) 2001-12-22 2001-12-22 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083482A KR100403215B1 (ko) 2001-12-22 2001-12-22 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법

Publications (2)

Publication Number Publication Date
KR20030053304A KR20030053304A (ko) 2003-06-28
KR100403215B1 true KR100403215B1 (ko) 2003-10-23

Family

ID=29577902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083482A KR100403215B1 (ko) 2001-12-22 2001-12-22 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법

Country Status (1)

Country Link
KR (1) KR100403215B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201299B2 (en) 2007-10-01 2015-12-01 San-Ei Kagaku Co., Ltd. Inorganic filler and organic filler-containing curable resin composition, resist film coated printed wiring board, and method for producing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846618A (ja) * 1994-06-30 1996-02-16 At & T Corp 通信インタフェース装置
KR970056420A (ko) * 1995-12-23 1997-07-31 양승택 에이티엠 셀 데이타 전송 링크 이중화 장치
KR19990042570A (ko) * 1997-11-27 1999-06-15 이계철 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법
US5959972A (en) * 1997-05-27 1999-09-28 3Com Corporation Method of port/link redundancy in an ATM switch
KR200279756Y1 (ko) * 2002-04-09 2002-06-24 엘지전자 주식회사 디지털 가입자 다중화 장비의 입출력 포트 이중화 장치
KR20020075623A (ko) * 2001-03-26 2002-10-05 주식회사 케이티 비대칭디지틀가입자회선상에서 복수음성 서비스 제공장치및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846618A (ja) * 1994-06-30 1996-02-16 At & T Corp 通信インタフェース装置
KR970056420A (ko) * 1995-12-23 1997-07-31 양승택 에이티엠 셀 데이타 전송 링크 이중화 장치
US5959972A (en) * 1997-05-27 1999-09-28 3Com Corporation Method of port/link redundancy in an ATM switch
KR19990042570A (ko) * 1997-11-27 1999-06-15 이계철 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법
KR20020075623A (ko) * 2001-03-26 2002-10-05 주식회사 케이티 비대칭디지틀가입자회선상에서 복수음성 서비스 제공장치및 방법
KR200279756Y1 (ko) * 2002-04-09 2002-06-24 엘지전자 주식회사 디지털 가입자 다중화 장비의 입출력 포트 이중화 장치

Also Published As

Publication number Publication date
KR20030053304A (ko) 2003-06-28

Similar Documents

Publication Publication Date Title
US6868082B1 (en) Network processor interface for building scalable switching systems
US5859848A (en) Asynchronous transfer mode packet conversion to one of plural formats
JPH0695695B2 (ja) 交換システム
JPS6243599B2 (ko)
CN100420217C (zh) 框间互连的通信***及其数据交换方法
KR100403215B1 (ko) 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법
JPH09130408A (ja) ネットワークインタフェース装置
US7350012B2 (en) Method and system for providing fault tolerance in a network
JPH10224470A (ja) 自動交換機システム
US6034943A (en) Adaptive communication node for use in an inter-processor communications system
US7751312B2 (en) System and method for packet switch cards re-synchronization
US7203160B1 (en) System and method for controlling duplexing in an ATM switching system
KR100198467B1 (ko) Atm 교환기의 스탠바이 프로세서 통신장치 및 이를 이용한 통신 방법
KR20040020727A (ko) 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치
KR100296039B1 (ko) 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법
KR100296403B1 (ko) 통신시스템에서이중화구현방법
KR100423488B1 (ko) 교환시스템에서프로세서간통신망의이중화구조
KR100867991B1 (ko) 분산 처리 이중화 패킷 스위칭 시스템
US7075888B1 (en) Method for operating interface modules in an ATM communications device
KR100436135B1 (ko) 에이티엠 교환기에서의 보드간 정합 장치
KR100520304B1 (ko) 크로스바 스위치의 이중화 장치 및 방법
KR20000034159A (ko) 에이티엠 교환기의 크로스 이중화 패스 절체방법
US6577629B1 (en) Switching network with complete transfer of the contents of a header field of a cell
KR20020054250A (ko) 라인정합장치와 비동기전달모드 스위치장치간 이중화 시스템
KR100485051B1 (ko) 에이티엠 교환기에서 보드 간 정합 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee