KR20010020116A - 전자회로 - Google Patents

전자회로 Download PDF

Info

Publication number
KR20010020116A
KR20010020116A KR1019997009660A KR19997009660A KR20010020116A KR 20010020116 A KR20010020116 A KR 20010020116A KR 1019997009660 A KR1019997009660 A KR 1019997009660A KR 19997009660 A KR19997009660 A KR 19997009660A KR 20010020116 A KR20010020116 A KR 20010020116A
Authority
KR
South Korea
Prior art keywords
switch
coupled
calculator
voltage
connection
Prior art date
Application number
KR1019997009660A
Other languages
English (en)
Other versions
KR100558590B1 (ko
Inventor
바이골트토마스
코흐스테판
Original Assignee
클라우스 포스, 게오르그 뮐러
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라우스 포스, 게오르그 뮐러, 로베르트 보쉬 게엠베하 filed Critical 클라우스 포스, 게오르그 뮐러
Publication of KR20010020116A publication Critical patent/KR20010020116A/ko
Application granted granted Critical
Publication of KR100558590B1 publication Critical patent/KR100558590B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 전압 접속부(5), 스위치(11), 전압 안전장치(4), 계산기(1)를 갖는 전자회로에 관한 것이다. 추가로, 계산기(1)가 인터페이스(2)를 통해 데이터를 교환할 수 있는 인터페이스 접속부(3)가 제공된다. 전압 접속부(5)에서 분배 전압을 공급한 후에, 먼저 스위치(11)가 접속되어, 회로는 매우 낮은 정지 전류를 갖는다. 인터페이스 접속부(3)에 도달된 신호를 통하여 스위치(11)가 접속되면 전압 안전장치(4)와 계산기(1)가 활동하게 된다.

Description

전자회로{Electronic circuit}
이러한 전자회로는 이미 공지되어 있으며, 이 전자회로는 일련의 데이터 교환이 가능한 인터페이스를 구비한 계산기를 갖는다. 여기에는 계산기를 선택적으로 전압 접속부와 결합할 수 있는 스위치가 제공된다. 이때, 스위치에는 인터페이스 접속부의 신호를 통한 제어가 제공되지 않는다.
또한 일련의 인터페이스를 가지며 소위 슬리핑모드로 전환될 수 있는 계산기가 알려져 있다. 슬리핑모드에서, 계산기의 일부에는 더 이상 전압이 공급되지 않으며, 그 결과 이 작동 상태에서 계산기의 전류 수용은 감소된다. 그후 일련의 인터페이스를 거친 신호를 통하여, 계산기는 슬리핑모드에서 다시 활성 상태로 변환될 수 있다. 그렇지만, 이때에는 인터페이스 접속부에 생성된 신호를 처리하기 위하여, 계산기의 적어도 일부분이 활성된 채로 유지되어야 한다. 따라서, 이와 같은 계산기는 슬리핑모드에서도 무시하지 못할 정도의 정지 전류가 공급되어야 한다.
본 발명은 독립항의 종류에 따른 전자회로에 관한 것이다.
본 발명의 실시예는 도면에 도시되며 이하의 설명에서 상세하게 설명된다.
도 1은 본 발명의 제 1 실시예를 도시한 도면.
도 2는 본 발명의 제 2 실시예를 도시한 도면.
이에 비하여, 독립항 1항의 특징을 갖는 전자회로는, 계산기가 인터페이스 접속부의 신호를 통하여 활성될 수 있으며, 동시에 비활성 상태에서 전류소비가 특히 낮다는 장점을 갖는다. 비활성 상태에서 300㎂보다 낮은 정도의 전류소비를 얻을 수 있다.
종속항에 주어진 조치를 통하여, 독립항에 주어진 전자회로의 바람직한 다른 구조와 개선이 가능하다. 제 2 스위치를 통하여, 계산기의 인터페이스 접속부에 대한 각 신호에 의해 전압 접속부와 결합되어 유지될 수 있다. 제 1 스위치를 PNP-트랜지스터로 형성함으로써, 스위치는 정지 상태에서 고전위를 갖는 일련의 데이터라인으로 이용된다. 제 1 스위치를 NPN-트랜지스터로 형성함으로써, 장치는 정지 상태에서 저전위를 갖는 일련의 데이터라인으로 이용된다. 제 2 스위치의 제어단자가 계산기에 의해 질량전위와 결합될 수 있기 때문에, 계산기를 통하여 이 계산기를 위한 전압공급이 다시 수행될 수 있다. 이때, 제 1 스위치와 제 2 스위치의 전압 분리를 위해서, 제너 다이오드가 사용될 수 있다. 제 1 스위치와 인터페이스 접속부의 제어단자는, 경우에 따라서 다이오드를 통해 상호 분리될 수 있으며, 그 결과 제 1 스위치의 접속후에 인터페이스 접속부의 전위는 제 1 스위치의 제어단자와 더 이상 작용하지 않는다. 데이터전환을 위해서 계산기에는 인터페이스가 제공된다.
도 1은 계산기(1)를 구비한 전자회로를 도시한다. 계산기(1)에는 상응하는 라인을 통하여 인터페이스 접속부(3)와 결합되는 인터페이스 접속부(2)가 배치된다. 인터페이스 접속부(2)로서는 데이터라인을 거쳐 교통하는 기본 하드웨어를 포함한다. 인터페이스 접속부(3)상에는 일련의 데이터전달라인이 연결될 수 있다. 계산기(1)는 다른 라인을 통하여 전압 안전장치(4)와 결합되며, 이 전압 안전장치는 다시 제 1 스위치(11)를 거쳐 전압 접속부(5)와 결합된다. 전압 접속부(5)에는, 예를 들어 12V의 전압이 공급되며, 이것은 전체 전자회로에 전압을 공급하는 역할을 한다. 여기서, 스위치(11)는 PNP-트랜지스터로서 형성되어, 이 트랜지스터의 이미터는 전압 접속부(5)와 결합되고 콜렉터는 전압 안전장치(4)와 결합된다. 스위치(11)가 접속되면 전압 안전장치(4)는 전압 접속부(5)와 결합되며, 그 결과 계산기(1)에는 전압 안전장치(4)를 거쳐 작동전압 혹은 작동전류가 공급된다. 제 1 스위치(11)는 베이스로서 형성된 제어단자를 갖는다. 이것은 제 1 저항(13)을 거쳐 전압 접속부(5)와 결합된다. 또한, 전압 접속부(5)는 제 3 저항(15)을 거쳐 인터페이스 접속부(3)와 결합된다. 또한, PNP-트랜지스터(11)의 베이스는 다이오드(20)의 애노드와 결합된다. 다이오드(20)의 캐소드는 인터페이스 접속부(3)와 결합된다. 또한, 제 2 스위치(12)가 제공되며, 이 스위치는 여기서 NPN-트랜지스터로서 형성된다. NPN-트랜지스터(12)의 이미터는 어스에 결합된다. NPN-트랜지스터(12)의 콜렉터는 PNP-트랜지스터(11)의 베이스 단자와 결합된다. NPN-트랜지스터(12)의 베이스는 저항(14)을 거쳐 제너 다이오드(21)의 애노드와 결합된다. 제너 다이오드(21)의 캐소드는 PNP-트랜지스터(11)의 콜렉터와 결합된다. 또한 NPN-트랜지스터(12)의 베이스는 계산기(12)의 출력(31)과 결합된다.
도 1의 회로 기능의 설명은, 먼저 전압 접속부에는 포지티브 작동전압이 생성되지만 인터페이스 접속부(3)에는 추가의 전압이 생성되지 않는다는 점에서 출발한다. 그후, 제 1 저항(13)을 거쳐, PNP-트랜지스터(11)의 베이스에는 포지티브 전압이 작용하며, 그 결과 PNP-트랜지스터(11)가 중단된다. 전압 안전장치(4)에는, 계산기(1)용으로서 작동전압이 미리 나타나지 않도록 작동전압이 흐르지 않는다. 이 상태에서, 도 1에 도시한 회로의 전류소비는 특히 낮으며, 이 때문에, 실질적으로 와류 전류만이 흐를 수 있다. 또한, 스위치가 인터페이스 접속부(3)를 거쳐 인터페이스 접속부(3)에 다른 전위를 유도하는 다른 전자회로와 결합되지 않는 한, 인터페이스 접속부(3)는 저항(15)을 통한 전압 접속부(5)의 포지티브 전압공급을 유지한다. 저항(13, 15)은 PNP-트랜지스터의 베이스 혹은 인터페이스 접속부(3)를 높은 전위로 유지하기 때문에, 보통 이들은 풀-업-저항으로서도 표현된다. 이때 저항들은, 어스와 저오옴 결합을 통하여 PNP-트랜지스터의 베이스 혹은 인터페이스 접속부(3)가 보다 낮은 전위를 유도할 수 있도록 설치된다. 전압 접속부(5)에 포지티브 전압 공급을 부여한 후에, 스위치는 도 1에 따라 먼저 정지 상태에 존재하며, 여기서 계산기(1)는 전압공급이 이루어지지 않으므로 낮은 전류만이 흐르게 된다.
예를 들어 여기에 도시하지 않은 회로에 의해 계산기(1)를 작동시킬 수 있도록, 인터페이스 접속부(3)는 어스와 저오옴으로 결합된다. 그후, 다이오드(20)를 거쳐서 이 전위는 PNP-트랜지스터(11)의 베이스에도 생성되어, 상기 트랜지스터는 정지 상태로부터 통전 작동 상태로 전환된다. PNP-트랜지스터(11)와 접속된 제 1 스위치는 개방 상태에서 접속 상태로 변경되어, 그후 전압 안전장치(4)는 접속된 스위치(11)만을 거쳐 전압 접속부(5)와 결합된다. 그후 전압 안전장치(4)는 계산기(1)에 작동 전압을 공급하여 계산기가 작동될 수 있게 한다. 그후 제너 다이오드(21)와 제 2 저항(14)을 거쳐, 전압 접속부(5)의 포지티브 작동전압을 NPN-트랜지스터(12)의 베이스에 자연스럽게 전달하여, 상기 트랜지스터도 정지 상태로부터 통전 작동 상태로 전환된다. NPN-트랜지스터(12)로 구성된 스위치(12)는, 경우에 따라서 개방 상태로부터 접속 상태로 전환되며, 이로써 PNP-트랜지스터(11)의 베이스, 즉 스위치(11)의 제어단자가 어스단자와 저오옴으로 결합된다. 제 2 스위치(12)는 스스로 유지되며, 다시 말해서 후에 스위치(11)는 단 한번만 접속되며, 스위치(12)를 통해서, 실질적인 시간 경과에 따라 인터페이스 접속부(3)가 임의의 전위를 나타내는 것과 상관없이 이 상태는 일정하게 보장된다. 이때 다이오드(20)를 통해서, PNP-트랜지스터(11)의 베이스가 어스와 저오옴으로 결합됨에도 불구하고, 임의의 각 전위를 인터페이스 접속부(3)에 확실하게 전달할 수 있다. 따라서, 도 1에 따른 회로는 하나의 신호를 통하여 인터페이스 접속부(3)에 작동 준비 상태로 진행된다. 이때 PNP-트랜지스터(11)를 제 1 스위치로 사용함으로써, 사용하고자 하는 전자회로에는 데이터 버스가 제공되며, 이 데이터 버스에는 데이터라인의 정지 상태가 고전위로 전달된다. 그후, 새로운 정보는 데이터라인이 비트방식을 통하여 로우-상태로 전환되도록 구성된다. 이와 같은 경우에, 저전위는, 예를 들어 어스단자와 결합됨으로써 구성된다. 따라서, 이와 같이 구성된 전자회로는, 여기된 후에, 즉 전압공급이 제공된 후에, 먼저 정지 상태에 있으며, 와류 전류만이 흐르기 때문에 전류 수용은 매우 낮다. 300㎂보다 낮은 정지 전류가 실현될 수 있다. 그후 일련의 데이터라인의 간단한 신호를 통하여, 회로는 작동 준비 상태로 진행될 수 있다. 이때, 또한 작동해야 하는 다른 단자는 필요하지 않으며, 오히려 작동신호를 위한 일련의 데이터라인용 단자는 동시에 필요로 할 수 있는 점에서 중요하다.
또한, 이미 활성된 회로를 다시 비활성 상태로 전환시키는 것이 바람직할 수도 있다. 이를 위해서, 계산기(1)는 이 계산기(1)에 의해 질량전위가 작용될 수 있는 출력(31)을 갖는다. 출력(31)은 상응하는 라인을 통하여 NPN-트랜지스터(12)의 베이스에 결합되기 때문에, 계산기(1)는 다시 스위치(12)를 접속시킬 수 있다. 그후 질량과의 저오옴 결합이 더 이상 존재하지 않기 때문에, PNP-트랜지스터(11)의 베이스는 다시 풀-업-저항(13)을 거쳐 전압 접속부(5)의 포지티브 공급 전위를 유도한다. 이때 5V의 보통 스위치 포인트를 갖는 저항(14) 혹은 제너 다이오드(21)는 스위치(12, 11)를 확실하게 개방시킨다. 이것은, 양 스위치 사이의 전압 분리가 제너 다이오드(21)를 통할 수 있도록 보장한다. 계산기(1)가 스위치(11)를 통해 전압 접속부의 전압 공급으로부터 분리되기 전에 스위치(12)는 이미 완전히 개방될 수 있다. 그렇지 않으면, 스위치는 온 및 오프의 반복, 즉 발진을 할 수 있다. 달리, 또한 전압 안전장치(4)는 메모리 소자, 예를 들어 콘덴서를 포함할 수도 있으며, 이 콘덴서는 스위치(11)의 개방 후에 계산기(1)의 작동 준비축을 짧은 시간동안 똑바로 유지한다. 그후, 또한 이 경우에, 계산기(1)는 제너 다이오드(21)를 필요로 하지 않고도 전압 접속부(5)로부터 분리된다.
도 2에는, 적절한 데이터라인으로서 그의 정지 상태가 저전위 또는 질량전위이며 그후 비트방식으로 고전압 데이터를 전송하는 다른 실시예가 도시된다. 계산기(1), 인터페이스(2), 인터페이스 접속부(3), 전압 안전장치(4), 전압 접속부(5)는 도 1에서 이미 설명한 부품들과 동일하다. 여기서, 제 1 스위치(11)는 NPN-트랜지스터로서 형성되며, 이 트랜지스터의 콜렉터는 전압 접속부(5)와 결합하며, 이미터는 전압 안전장치(4)와 결합하고, 베이스단자는 다이오드(20)의 캐소드와 결합된다. 또한, NPN-트랜지스터(12)의 베이스는 저항(13)을 거쳐 어스와 결합된다. 여기서, 제 2 스위치(13)로서는 NPN-트랜지스터(12)가 제공되며, 그의 캐소드는 전압 접속부(5)와 결합하고, 이미터는 NPN-트랜지스터(11)의 베이스 단자와 결합된다. NPN-트랜지스터(12)의 베이스는, 다시 계산기(1)의 단자(31)와 결합된다. 또한, 트랜지스터(12)의 베이스는 저항(14)을 거쳐 10번째-다이오드(12)의 애노드와 결합된다. 제너 다이오드(21)의 캐소드는 트랜지스터(11)의 이미터와 결합된다.
도면에서 볼 수 있는 바와 같이, 풀-업-저항은 제공되지 않으므로, 제 1 스위치(11)의 전압 접속부(5)에 전압을 공급한 후에는, 인터페이스 접속부(3)에 포지티브 전압이 생성되지 않는 한 먼저 개방된 채로 유지된다. 이것은 회로의 비활성 상태에 해당한다. 인터페이스 접속부(3)가 단락될 때, 포지티브 전위가 생성되며, 스위치(11)는 접속되고 전압 안전장치(4)는 전압 접속부(5)와 결합된다. 또한, 그후 트랜지스터(12)의 베이스는, 경우에 따라서 포지티브 전압이 생성되므로, 그후 스위치(12)는 접속된다. 이로써, 스위치(11)의 베이스 단자에는 저오옴의 전압이 공급되어, 스위치 온 상태가 유지된다. 계산기(1)의 단자(31)에 질량전위를 공급함으로써, 그후 계산기(1)는 다시 전압 접속부(5)로부터 분리된다. 다이오드(20, 21)들은 다시 전압 분리된다.

Claims (8)

  1. 계산기(1), 전압 접속부(5), 인터페이스 접속부(3), 제 1 스위치(11)를 가지며, 제 1 스위치(11)는 계산기(1)와 전압 접속부(5) 사이에서 전기적으로 배치되며, 계산기(1)는 인터페이스 접속부(3)를 통해 데이터를 연속해서 교환할 수 있는 전자회로에 있어서,
    상기 제 1 스위치(11)는 제어단자를 구비한 제어 스위치로서 형성되며,
    상기 제어단자는 인터페이스 접속부(3)와 결합되고,
    상기 제 1 스위치(11)는 제어단자의 제 1 전위에서 접속되고, 제어단자의 제 2 전위에서 개방되는 것을 특징으로 하는 전자회로.
  2. 제 1 항에 있어서, 상기 제 1 스위치(11)의 제어단자는 제 1 저항(13)을 거쳐 제 1 전위와 결합되고, 제 2 스위치(12)를 거쳐 제 2 전위와 결합되며,
    상기 제 2 스위치(12)는 제어단자를 구비한 제어 스위치로서 형성되며,
    상기 제 1 스위치(11)가 개방될 때, 제 2 스위치(12)의 제어단자의 전위가 생성될 수 있으며, 이 전위를 통하여 제 2 스위치(12)가 개방된 채로 유지될 수 있는 것을 특징으로 하는 전자회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 스위치(11)는 PNP-트랜지스터로서 형성되고, 제 2 스위치(12)는 NPN-트랜지스터로서 형성되며,
    상기 PNP-트랜지스터의 이미터는 전압 접속부(5)와 결합되고, PNP-트랜지스터의 콜렉터는 제 2 저항을 거쳐 NPN-트랜지스터의 베이스와 결합되며,
    상기 NPN-트랜지스터의 이미터는 어스와 결합되고, NPN-트랜지스터의 콜렉터는 NPN-트랜지스터의 제어단자와 결합되는 것을 특징으로 하는 전자회로.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 스위치(11)와 제 2 스위치(12)는 NPN-트랜지스터로서 형성되며,
    상기 제 1 스위치(11)의 이미터는 전압 접속부(5)와 결합되고, 제 1 스위치의 콜렉터는 제 2 저항을 거쳐 제 2 스위치(12)의 베이스와 결합되며,
    상기 제 2 스위치(12)의 콜렉터는 전압 접속부와 결합되고, 제 2 스위치의 이미터는 제 1 저항(13)을 거쳐 어스와 결합되는 것을 특징으로 하는 전자회로.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 2 스위치(12)의 제어단자는 계산기(1)의 출력(31)과 결합되고,
    상기 계산기(1)의 출력(31)은 이 계산기(1)에 의해 질량전위상에 놓일 수 있는 것을 특징으로 하는 전자회로.
  6. 제 5 항에 있어서, 상기 제 1 스위치(11)와 제 2 저항(14) 사이에는 제너 다이오드가 접속되며, 제너 다이오드(21)의 애노드는 제 2 저항과 결합되며, 제너 다이오드(21)의 캐소드는 제 1 스위치와 결합되는 것을 특징으로 하는 전자회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제 1 스위치(11)의 제어단자와 인터페이스 접속부(3) 사이에는 다이오드(20)가 접속되는 것을 특징으로 하는 전자회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 계산기(1)는 인터페이스 접속부(3)와 결합되는 인터페이스(2)를 갖는 것을 특징으로 하는 전자회로.
KR1019997009660A 1997-04-23 1998-03-21 전자 회로 KR100558590B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19717012.9 1997-04-23
DE19717012A DE19717012B4 (de) 1997-04-23 1997-04-23 Elektronische Schaltung
PCT/DE1998/000838 WO1998048341A1 (de) 1997-04-23 1998-03-21 Elektronische schaltung

Publications (2)

Publication Number Publication Date
KR20010020116A true KR20010020116A (ko) 2001-03-15
KR100558590B1 KR100558590B1 (ko) 2006-03-13

Family

ID=7827417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009660A KR100558590B1 (ko) 1997-04-23 1998-03-21 전자 회로

Country Status (6)

Country Link
US (1) US6553499B1 (ko)
EP (1) EP0978025B1 (ko)
KR (1) KR100558590B1 (ko)
DE (2) DE19717012B4 (ko)
ES (1) ES2167082T3 (ko)
WO (1) WO1998048341A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD854746S1 (en) * 2018-05-04 2019-07-23 Luxury Brand Partners B.V. Hairpin

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017056B1 (en) * 2000-07-31 2006-03-21 Hewlett-Packard Development Company, L.P. Method and apparatus for secure remote control of power-on state for computers
US7631064B1 (en) * 2001-04-13 2009-12-08 Sun Microsystems, Inc. Method and apparatus for determining interconnections of network devices
CN100359418C (zh) * 2004-07-05 2008-01-02 周先谱 一种零功耗待机电源控制装置
CN101593013A (zh) * 2008-05-30 2009-12-02 鸿富锦精密工业（深圳）有限公司 电脑开关机***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628064A (ja) * 1992-07-10 1994-02-04 Sharp Corp 電子機器の電源制御装置
DE69432661T2 (de) * 1994-01-14 2004-03-25 Sun Microsystems, Inc., Mountain View Intelligenter Schalter
JP3123349B2 (ja) * 1994-06-29 2001-01-09 富士電機株式会社 半導体装置の制御回路
JP3224715B2 (ja) * 1994-09-07 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムをウェイクさせる低電力リング検出
US5799194A (en) * 1994-09-29 1998-08-25 Maxim Integrated Products Communication interface circuit having network connection detection capability
US5621250A (en) * 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5991887A (en) * 1996-02-28 1999-11-23 Dallas Semiconductor Corporation Low power wake up circuitry, with internal power down of the wake up circuitry itself
US5767844A (en) * 1996-02-29 1998-06-16 Sun Microsystems Inc Modified universal serial bus interface implementing remote power up while permitting normal remote power down
EP0973086B1 (en) * 1998-07-15 2009-11-04 Hewlett-Packard Company, A Delaware Corporation Computer remote power on
JP2000341940A (ja) * 1999-05-27 2000-12-08 Lg Electronics Inc 低消費電力スタンバイ電源回路
JP2001145355A (ja) * 1999-11-11 2001-05-25 Lg Electronics Inc 電気機器の待機電力削減回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD854746S1 (en) * 2018-05-04 2019-07-23 Luxury Brand Partners B.V. Hairpin

Also Published As

Publication number Publication date
KR100558590B1 (ko) 2006-03-13
DE19717012B4 (de) 2006-03-16
EP0978025B1 (de) 2001-10-31
EP0978025A1 (de) 2000-02-09
ES2167082T3 (es) 2002-05-01
DE19717012A1 (de) 1998-10-29
WO1998048341A1 (de) 1998-10-29
US6553499B1 (en) 2003-04-22
DE59801969D1 (de) 2001-12-06

Similar Documents

Publication Publication Date Title
KR970011741B1 (ko) 네트워크 인터페이스
KR100354939B1 (ko) 데이터 통신 버스를 포함한 회로
US8274972B2 (en) Communication system with switchable connection
JPH07105803B2 (ja) 同時双方向トランシーバ
US7359433B1 (en) Data transmission system
EP0463261B1 (en) IC card with improved power supply switching circuitry
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
US5692203A (en) Power up/power down for electronic hardware which conserves electric power
US4236087A (en) Programmable bus driver isolation
KR20010020116A (ko) 전자회로
EP0651513B1 (en) Integrated circuit with bidirectional pin
JPH0845266A (ja) モジュールカード
US5818130A (en) Method and arrangement for appropriately polarity recognition and switchover of an output stage
EP0482658B1 (en) Semiconductor integrated circuit provided with emitter coupled logic input/ output buffers
US6321174B1 (en) Apparatus and method for testing add-on device of a computer system
JP3262070B2 (ja) 出力バッファ
US5594362A (en) Gatable level-pulling circuit
US5825014A (en) IC card
US6833732B2 (en) Output signal circuit capable of automatically detecting polarity
US6204702B1 (en) Arrangement for supplying circuits with direct currents
KR20010049639A (ko) 데이터버스 송신기
US6653864B2 (en) Interface
JP2933814B2 (ja) 入出力モジュールの切換装置
KR100440404B1 (ko) 버스방식 무인경비 시스템에서 아날로그 스위치를 이용한 통화로장치
JPH10209847A (ja) 入力インタフェース回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee