KR20010003742A - 박막 트랜지스터 액정 표시 소자 - Google Patents

박막 트랜지스터 액정 표시 소자 Download PDF

Info

Publication number
KR20010003742A
KR20010003742A KR1019990024173A KR19990024173A KR20010003742A KR 20010003742 A KR20010003742 A KR 20010003742A KR 1019990024173 A KR1019990024173 A KR 1019990024173A KR 19990024173 A KR19990024173 A KR 19990024173A KR 20010003742 A KR20010003742 A KR 20010003742A
Authority
KR
South Korea
Prior art keywords
gate
source
drains
thin film
film transistor
Prior art date
Application number
KR1019990024173A
Other languages
English (en)
Other versions
KR100494680B1 (ko
Inventor
이석열
이정열
이득수
안성준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1999-0024173A priority Critical patent/KR100494680B1/ko
Publication of KR20010003742A publication Critical patent/KR20010003742A/ko
Application granted granted Critical
Publication of KR100494680B1 publication Critical patent/KR100494680B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크 샷간의 오정렬이 발생하더라도 일정한 Cgs값을 얻음으로써 화질을 향상시킬 수 있는 TFT-LCD를 제공한다.
본 발명에 따른 TFT-LCD는 절연기판 상에 매트릭스 형태로 배치된 게이트 라인 및 데이터 라인과, 게이트 라인과 데이터 라인의 교차부분에 배치되고, 게이트 라인에서 돌출된 게이트와, 게이트 상부에 배치된 액티브층과, 데이터 라인에서 돌출되고 상기 게이트의 일측과 오버랩하면서 서로 평행하게 배열된 제 1 및 제 2 드레인과, 제 1 및 제 2 드레인 사이의 중앙에서 게이트의 다른측과 오버랩하면서 제 1 및 제 2 드레인과 평행하게 배열된 소오스를 포함하는 박막 트랜지스터와, 게이트 라인 및 데이터 라인에 의해 형성된 공간에 배치되고 박막 트랜지스터의 소오스와 콘택하는 화소전극을 포함한다. 또한, 제 1 및 제 2 드레인과 소오스 사이의 이격거는 서로 같고, 소오스의 폭은 이격거리보다 크다. 또한, 소오스와 게이트 사이의 캐패시턴스의 면적은 게이트 절연막의 단위면적당 용량×게이트의 폭×(소오스의 폭＋소오스와 드레인 사이의 거리)이다.

Description

박막 트랜지스터 액정 표시 소자{Thin film transistor-liquid crystal display device}
본 발명은 액티브 매트릭스형 액정 표시 소자에 관한 것으로, 특히 화질을 개선할 수 있는 박막 트랜지스터 액정 표시 소자에 관한 것이다.
일반적으로, 액티브 매트릭스형 액정표시(active matrix-type liquid crystal display; AM-LCD) 장치는 얇아서 다양한 표시장치에 사용된다. 이러한 AM-LCD 장치에서, 박막 트랜지스터(thin film transistor; TFT)가 각 화소에 대한 스위칭 소자로서 제공되어, 개개의 화소전극들이 독립적으로 구동되기 때문에, 듀티(duty) 비의 감소에 기인하는 콘트라스트가 감소되지 않고, 또한 디스플레이 용량이 증가하여 라인수가 증가될 때에도 시야각이 감소되지 않는다.
도 1은 종래의 TFT-LCD를 나타낸 평면도이다.
도 1을 참조하면, 유리와 같은 투명한 절연기판(10; 도 2 참조) 상에 게이트 라인 (11)과 데이터 라인(15)이 매트릭스 형태로 배열되고, 게이트 라인(11)과 데이터 라인(15)의 교차부분에 TFT(100)가 배치된다. TFT(100)는 게이트 라인(11)에서 돌출된 게이트(11A)와, 액티브층(13)과, 데이터 라인(15)에서 돌출되고 게이트(11A)의 일측과 오버랩된 드레인(15B)과, 드레인(15B)과 소정간격 이격되고 게이트(11A)의 다른측과 오버랩된 소오스(15A)를 포함한다. 또한, 게이트 라인(11)과 데이터 라인(15)에 의해 형성된 공간에는 TFT(100)의 소오스(15A)와 콘택하는 화소전극(16)이 배치된다.
도 2는 도 1에 도시된 TFT(100)의 Ⅱ-Ⅱ'선에 따른 단면도로서, 도 2에 도시된 바와 같이, 절연기판(10) 상에 게이트(11A)가 형성되고, 기판 전면에 게이트 절연막(12)이 형성된다. 게이트(11A)에 대응하는 게이트 절연막(12) 상부에 반도체층(13)이 형성되고, 반도체층(13) 상부에는 게이트(11A)의 양 측과 각각 오버랩하면서 서로 이격된 소오스 및 드레인(15A, 15B)이 형ㅅ헝된다. 또한, 소오스 및 드레인(15A, 15B)과 반도체층(13) 사이에는 오믹층(14)이 개재되어 있다.
상기한 TFT의 동작을 살펴보면, 게이트 전압(Vg)이 문턱전압(Vth) 보다 큰 경우에는, 도 2에 도시된 바와 같이, 반도체층(13)에 전자(-)가 유기되어 채널이 형성된다. 반면, 게이트 전압(Vg)이 문턱전압(Vth) 보다 작은 경우에는, 반도체층(13)에 유기되었던 전자(-)가 소오스(15A)으로 빠져나가게 된다.
상기한 바와 같이, TFT에서 채널을 형성하기 위해서는 소오스(15A)가 게이트(11A)와 오버랩되도록 배치되어야 한다. 이때, 게이트-소오스 사이의 캐패시턴스(Cgs)는 화소전압의 변화분으로서, TFT-LCD의 화질을 결정하는 킥백전압(kick-back voltage ; ΔVp)의 변수이다.
즉, ΔVp는 하기와 같이 나타낼 수 있다.
ΔVp ＝ΔVgCgs/(Cst＋CLC＋Cgs)
여기서, ΔVg는 게이트 전압의 변화분이고, Cgs는 게이트-소오스 캐패시턴스이고, Cst는 스토리지 캐패시턴이고, CLC는 액정 캐패시턴스이다.
한편, ΔVp의 변수인 Cgs의 면적은 소오스(15A) 및 드레인(15B)의 중간부터 게이트(11A)와 오버랩되는 부분의 반도체층(13)의 면적이다.
그러나, 노광공정에 사용되는 노광기의 노광영역은 6인치 또는 5인치 정도이기 때문에, 6인치 이상의 TFT-LCD를 제작하기 위해서는 여러개의 포토 마스크를 이용하여 분할 노광을 진행하여야 하므로, 마스크 샷(shot) 간의 오정렬(misalign)이 발생된다. 예컨대, 소오스 및 드레인(15A, 15B)의 오정렬이 발생된 경우, 도 3 및 도 4에 도시된 바와 같이, Cgs의 면적(A, B)이 각각 다르게 나타난다.
이에 따라, 각 샷의 ΔVp가 서로 다르게 나타나고, 액정에 인가되는 실효전압의 차이가 발생된다. 이에 따라, 샷간의 휘도차가 발생될 뿐만 아니라 화면에 플리커 현상이 발생되어 결국 TFT-LCD의 화질이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 샷간의 오정렬이 발생하더라도 일정한 Cgs값을 얻음으로써 화질을 향상시킬 수 있는 TFT-LCD를 제공함에 그 목적이 있다.
도 1은 종래의 TFT-LCD의 평면도.
도 2는 종래의 TFT의 단면도.
도 3 및 도 4는 종래의 마스크 오정렬에 의한 Cgs의 차이를 나타낸 평면도.
도 5는 본 발명의 실시예에 따른 TFT-LCD의 평면도.
도 6 및 도 7은 마스크 오정렬이 발생된 경우 본 발명의 Cgs를 나타낸 평면도.
(도면의 주요 부분에 대한 부호의 설명)
51 : 게이트 라인 53 : 액티브층
55 : 데이터 라인 55A : 소오스
55B, 55C : 제 1 및 제 2 드레인
56 : 화소전극
W1 : 게이트의 폭
W2 : 소오스의 폭
L1, L2 : 소오스와 드레인 사이의 이격거리
C, C1, C2 : Cgs의 면적
200 : TFT
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 TFT-LCD는 절연기판 상에 매트릭스 형태로 배치된 게이트 라인 및 데이터 라인과, 게이트 라인과 데이터 라인의 교차부분에 배치되고, 게이트 라인에서 돌출된 게이트와, 게이트 상부에 배치된 액티브층과, 데이터 라인에서 돌출되고 상기 게이트의 일측과 오버랩하면서 서로 평행하게 배열된 제 1 및 제 2 드레인과, 제 1 및 제 2 드레인 사이의 중앙에서 게이트의 다른측과 오버랩하면서 제 1 및 제 2 드레인과 평행하게 배열된 소오스를 포함하는 박막 트랜지스터와, 게이트 라인 및 데이터 라인에 의해 형성된 공간에 배치되고 박막 트랜지스터의 소오스와 콘택하는 화소전극을 포함한다.
또한, 제 1 및 제 2 드레인과 소오스 사이의 이격거는 서로 같고, 소오스의 폭은 이격거리보다 크다. 또한, 소오스와 게이트 사이의 캐패시턴스의 면적은 게이트 절연막의 단위면적당 용량×게이트의 폭×(소오스의 폭＋소오스와 드레인 사이의 거리)이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 TFT-LCD를 나타낸 평면도이다.
도 5를 참조하면, 유리와 같은 투명한 절연기판(미도시) 상에 게이트 라인 (51)과 데이터 라인(55)이 매트릭스 형태로 배열되고, 게이트 라인(51)과 데이터 라인(55)의 교차부분에 TFT(200)가 배치된다. TFT(200)는 게이트 라인(51)에서 돌출된 게이트(51A)와, 게이트(51A) 상부에 배치된 액티브층(53)과, 데이터 라인(55)에서 돌출되고 게이트(51A)의 일측과 오버랩하면서 서로 평행하게 배열된 제 1 및 제 2 드레인(55B, 55C)과, 제 1 및 제 2 드레인(55B, 55C) 상의 중앙에서 게이트(51A)의 다른측과 오버랩하면서 제 1 및 제 2 드레인(55B, 55C)과 평행하게 배열된 소오스(55A)를 포함한다.
여기서, 소오스(55A)와 제 1 및 제 2 드레인(55B, 55C)과의 이격거리(L1, L2)는 같고, 소오스(55A)의 폭(W2)은 이격거리(L1, L2) 보다 크다. 또한, 게이트 라인(51)과 데이터 라인(55)에 의해 형성된 공간에는 TFT(200)의 소오스(55A)와 콘택하는 화소전극(56)이 배치된다.
상기한 바와 같이, 본 발명에서는 소오스(55A)를 제 1 및 제 2 드레인(55B, 55C) 사이에서 그들과 평행하게 배치한다. 또한, Cgs의 면적(C)는 소오스(55A)와 제 1 및 제 2 드레인(55B, 55C) 사이의 중간부터 게이트(51A)와 오버랩되는 부분의 반도체층(53)의 면적으로서, 다음과 같이 나타낼 수 있다.
Cgs의 면적(C) ＝ Ci×W1×(W2＋L1)
여기서, Ci는 게이트 절연막의 단위면적당 용량이고, W1은 게이트의 폭이고, W2는 소오스의 폭이고, L1은 드레인과 소오스 사이의 거리이다.
도 6 및 도 7은 마스크 샷간의 오정렬이 발생되어, 게이트(55A)와 데이터 라인(55) 사이의 간격(M1, M2)이 서로 다른 경우를 나타낸다. 그러나, 도 6 및 도 7에 도시된 바와 같이, 마스크 샷간의 오정렬이 발생하더라도, 드레인(55B, 55C)과 소오스(55A)의 간격(L1, L2)이 일정하기 때문에, 각각의 Cgs의 면적(C1, C2)가 일정하게 나타남을 알 수 있다.
즉, Cgs가 일정하기 때문에, TFT의 화질을 결정하는 ΔVp가 샷마다 동일하게 나타나고, 액정에 인가되는 실효전압의 차이가 발생되지 않는다. 이에 따라, 샷간의 휘도차가 발생되지 않을 뿐만 아니라 플리커 현상이 방지된다.
상기한 본 발명에 의하면, 드레인을 이중으로 배치하고 그 사이에 소오스를 배치함으로써 마스크 샷 간의 오정렬에 따른 Cgs 값의 변동을 방지하므로, 샷간의 휘도차 및 플리커 현상등이 효과적으로 방지됨으로써, 결국 TFT-LCD의 화질이 개선된다.
또한, 드레인이 이중 배치에 의해 일측의 드레인의 단선이 발생되더라도 리페이가 가능하므로, 수율 향상의 효과를 얻을 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (4)

  1. 절연기판 상에 매트릭스 형태로 배치된 게이트 라인 및 데이터 라인과,
    상기 게이트 라인과 데이터 라인의 교차부분에 배치되고,
    상기 게이트 라인에서 돌출된 게이트와,
    상기 게이트 상부에 배치된 액티브층과,
    상기 데이터 라인에서 돌출되고 상기 게이트의 일측과 오버랩하면서 서로 평행하게 배열된 제 1 및 제 2 드레인과,
    상기 제 1 및 제 2 드레인 사이의 중앙에서 상기 게이트의 다른측과 오버랩하면서 상기 제 1 및 제 2 드레인과 평행하게 배열된 소오스를 포함하는 박막 트랜지스터와,
    상기 게이트 라인 및 데이터 라인에 의해 형성된 공간에 배치되고 상기 박막 트랜지스터의 소오스와 콘택하는 화소전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 드레인과 소오스 사이의 이격거리가 서로 같은 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자.
  3. 제 2 항에 있어서, 상기 소오스의 폭은 상기 이격거리보다 큰 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자.
  4. 제 1 항에 있어서, 상기 소오스와 상기 게이트 사이의 캐패시턴스의 면적은 게이트 절연막의 단위면적당 용량×게이트의 폭×(소오스의 폭＋소오스와 드레인 사이의 거리)인 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자.
KR10-1999-0024173A 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시 소자 KR100494680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0024173A KR100494680B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0024173A KR100494680B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시 소자

Publications (2)

Publication Number Publication Date
KR20010003742A true KR20010003742A (ko) 2001-01-15
KR100494680B1 KR100494680B1 (ko) 2005-06-13

Family

ID=19595219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0024173A KR100494680B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시 소자

Country Status (1)

Country Link
KR (1) KR100494680B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032603A (ko) * 2002-10-10 2004-04-17 비오이 하이디스 테크놀로지 주식회사 디지털 엑스레이 디텍터
KR100698049B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100875182B1 (ko) * 2002-04-20 2008-12-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7655949B2 (en) 2006-10-02 2010-02-02 Samsung Electronics Co., Ltd. Thin film transistor substrate having structure for compensating for mask misalignment
KR100940987B1 (ko) * 2003-12-29 2010-02-05 엘지디스플레이 주식회사 액정표시장치
KR101246788B1 (ko) * 2006-12-29 2013-03-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267617A (ja) * 1988-04-20 1989-10-25 Seiko Epson Corp 薄膜トランジスタ
JPH05119347A (ja) * 1991-10-28 1993-05-18 Sanyo Electric Co Ltd 液晶表示装置
JPH06258667A (ja) * 1993-03-05 1994-09-16 Hitachi Ltd 液晶表示装置
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
KR100458836B1 (ko) * 1997-08-13 2005-05-24 삼성전자주식회사 액정표시장치용박막트랜지스터기판

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875182B1 (ko) * 2002-04-20 2008-12-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7646439B1 (en) 2002-04-20 2010-01-12 Lg Display Co., Ltd. Liquid crystal display and fabricating method thereof
KR20040032603A (ko) * 2002-10-10 2004-04-17 비오이 하이디스 테크놀로지 주식회사 디지털 엑스레이 디텍터
KR100698049B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100940987B1 (ko) * 2003-12-29 2010-02-05 엘지디스플레이 주식회사 액정표시장치
US7655949B2 (en) 2006-10-02 2010-02-02 Samsung Electronics Co., Ltd. Thin film transistor substrate having structure for compensating for mask misalignment
KR101246788B1 (ko) * 2006-12-29 2013-03-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100494680B1 (ko) 2005-06-13

Similar Documents

Publication Publication Date Title
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US5563432A (en) Thin-film transistor and display device using the same
US20070211201A1 (en) Thin film panel
EP0566408B1 (en) Liquid crystal display
US6191831B1 (en) LCD having a pair of TFTs in each unit pixel with a common source electrode
US20070052888A1 (en) Liquid crystal display and manufacturing method thereof
US20060157705A1 (en) Thin film transistor array panel
US5714769A (en) Device of thin film transistor liquid crystal display
JP2004165621A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
KR100494680B1 (ko) 박막 트랜지스터 액정 표시 소자
JPH10268357A (ja) 液晶表示装置
US20050128384A1 (en) Liquid crystal display
US7102160B1 (en) TFT LCD including a source line having an extension pattern in the channel layer
KR20020062444A (ko) 박막트랜지스터 액정표시장치
US6181389B1 (en) TFT LCD device with gate/data lines in interrupting patterns
US5994155A (en) Method of fabricating a thin film transistor liquid crystal display
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR20060051838A (ko) 액정 디스플레이 장치
KR100375737B1 (ko) 액티브 매트릭스형 액정 표시 장치
KR0144951B1 (ko) 액정표시소자
KR102054001B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
JP2002149086A (ja) 薄膜トランジスタ基板及びそれを備える液晶表示装置
KR101200878B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device
JP2000332253A (ja) 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 15

EXPY Expiration of term