KR20010003046A - 반도체 소자의 자기정합 콘택홀 형성방법 - Google Patents

반도체 소자의 자기정합 콘택홀 형성방법 Download PDF

Info

Publication number
KR20010003046A
KR20010003046A KR1019990023177A KR19990023177A KR20010003046A KR 20010003046 A KR20010003046 A KR 20010003046A KR 1019990023177 A KR1019990023177 A KR 1019990023177A KR 19990023177 A KR19990023177 A KR 19990023177A KR 20010003046 A KR20010003046 A KR 20010003046A
Authority
KR
South Korea
Prior art keywords
film
forming
gate electrode
contact hole
sog
Prior art date
Application number
KR1019990023177A
Other languages
English (en)
Other versions
KR100324933B1 (ko
Inventor
김동현
김영서
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023177A priority Critical patent/KR100324933B1/ko
Publication of KR20010003046A publication Critical patent/KR20010003046A/ko
Application granted granted Critical
Publication of KR100324933B1 publication Critical patent/KR100324933B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
    • F16K31/06—Actuating devices; Operating means; Releasing devices electric; magnetic using a magnet, e.g. diaphragm valves, cutting off by means of a liquid
    • F16K31/0644—One-way valve
    • F16K31/0655—Lift valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/02—Construction of housing; Use of materials therefor of lift valves
    • F16K27/029—Electromagnetically actuated valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K43/00—Auxiliary closure means in valves, which in case of repair, e.g. rewashering, of the valve, can take over the function of the normal closure means; Devices for temporary replacement of parts of valves for the same purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/08—Electromagnets; Actuators including electromagnets with armatures
    • H01F7/16—Rectilinearly-movable armatures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 자기정합 콘택홀 형성방법을 개시한다.
개시된 본 발명은, 반도체 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측에 측벽 스페이서를 형성하는 단계; 상기 측벽 스페이서 양측 반도체 기판에 접합 영역을 형성하는 단계; 상기 반도체 기판 결과물 상부에 SOG막을 형성하는 단계; 상기 게이트 전극 상부에 레지스트 패턴을 형성하는 단계; 상기 노출된 SOG막에 플라즈마를 인가하는 단계; 및 상기 산소 플라즈마가 인가된 SOG막을 상기 접합 영역이 노출되도록 습식 식각하여, 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 자기정합 콘택홀 형성방법{method for forming self-align contact hole in semiconductor device}
본 발명은 반도체 소자의 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 자기정합(self-algn) 콘택홀 형성방법에 관한 것이다.
첨부 도면 도 1은 자기 정합 콘택이 이루어진 반도체 소자의 단면을 나타낸 것이다.
먼저, 도 1을 참조하여, 반도체 기판(1) 상부에 게이트 절연막(2), 도핑된 폴리실리콘막(3), 실리사이드막(4), 하드 마스크막(5)을 순차적으로 적층한다. 이때, 하드 마스크막(5)은 실리콘 질화막, 또는 실리콘 질산화막으로 형성한다. 그 다음, 하드 마스크막(5) 상부에 게이트 전극 형성용 레지스트 패턴(도시되지 않음)을 형성한다. 그후, 레지스트 패턴을 마스크로 하여, 하드 마스크막(5), 실리사이드막(4), 도핑된 폴리실리콘막(3) 및 게이트 절연막(2)을 식각하여, 게이트 전극을 형성한다. 게이트 전극 양측 공지의 방법으로 측벽 스페이서(6)을 형성한다. 이어, 스페이서(6) 양측 반도체 기판(1)에 불순물을 주입하여, 접합 영역(7)을 형성한다.
그다음, 반도체 기판(1) 결과물 상부에 층간 절연막(8)을 형성한다. 이어, 접합 영역(7)이 노출될 수 있도록, 층간 절연막(8)을 식각하여, 콘택홀을 형성한다. 그후, 노출된 접합 영역(7)과 콘택되도록 비트 라인(9)을 형성한다. 이때, 하드 마스크막(5)과 측벽 스페이서(6)은 게이트 전극과 비트 라인(9)간을 절연시키는 역할을 한다.
종래, 콘택홀을 형성하기 위한 층간 절연막은 산화막을 쉽게 제거시키는 특성을 가진 플로우린 계열의 가스로 건식 식각되었다.
그러나, 상기 플로우린 계열의 가스는 층간 절연막과 스페이서 또는 하드 마스크막의 식각 선택비가 우수하지 않다. 즉, 상기 플로우린 가스에 의하면, 층간 절연막을 제거함과 더불어 측벽 스페이서 및 하드 마스크막까지 제거된다.
이로 인하여, 미세한 콘택홀을 형성하기 위한 과도 식각을 실시하게 되면, 하드 마스크막과 측벽 스페이서가 모두 제거되어 버려, 게이트 전극과 비트 라인간의 절연을 확보할 수 없다.
또한, 이를 감안하여 과소 식각을 진행하면, 접합 영역 상부에 게이트 절연막이 잔류하게 되어, 콘택홀을 형성하기 어렵다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 자기 정합 콘택홀 형성시 층간 절연막과 측벽 스페이서 또는 하드 마스크막의 식각 선택비를 확보하는 것을 목적으로 한다.
도 1은 종래의 자기정합 콘택이 이루어진 반도체 소자의 단면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 자기정합 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 - 반도체 기판 11 - 필드 산화막
12 - 게이트 절연막 13 - 도핑된 폴리실리콘막
14 - 실리사이드막 15 - 하드 마스크막
16 - 측벽 스페이서 17 - 접합 영역
18 - SOG막 18a - 플라즈마 데미지를 입은 SOG막
19 - 레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측에 측벽 스페이서를 형성하는 단계; 상기 측벽 스페이서 양측 반도체 기판에 접합 영역을 형성하는 단계; 상기 반도체 기판 결과물 상부에 SOG막을 형성하는 단계; 상기 게이트 전극 상부에 레지스트 패턴을 형성하는 단계; 상기 노출된 SOG막에 플라즈마를 인가하는 단계; 및 상기 산소 플라즈마가 인가된 SOG막을 상기 접합 영역이 노출되도록 습식 식각하여, 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 플라즈마는 산소(O2) 플라즈마이고, 상기 측벽 스페이서는 실리콘 질화막 또는 실리콘 질산화막으로 형성된다. 상기 습식 식각은 HF 용액 또는 BOE 용액으로 진행된다. 상기 게이트 전극을 형성하는 단계는, 반도체 기판상에 게이트 절연막, 도핑된 폴리실리콘막, 실리사이드막 및 하드 마스크막을 증착하는 단계와, 상기 하드 마스크막, 실리사이드막, 도핑된 폴리실리콘막 및 게이트 절연막을 소정 부분 식각하는 단계를 포함한다. 상기 하드 마스크막은 실리콘 질화막 또는 실리콘 질산화막으로 형성된다.
본 발명에 의하면, 콘택홀이 형성될 SOG막에 산소 플라즈마를 인가한다음, 습식 식각 용액으로 선택적 제거한다. 그러면, 산소 플라즈마가 인가된 SOG막은 산소 플라즈마가 인가되지 않은 SOG막과 식각 선택비가 우수해지고, 아울러, 측벽 스페이서와 하드 마스크막과도 식각 선택비가 우수해져서, 게이트 전극의 노출됨이 없이 자기 정합 콘택홀을 형성할 수 있다.
(실시예)
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부 도면 도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 자기정합 콘택홀 형성방법을 설명하기 위한 도면이다.
먼저, 도 2a를 참조하여, 반도체 기판(10)의 소정 영역에 필드 산화막(11)을 공지의 방식으로 형성한다. 이어서, 반도체 기판(10) 상부에 게이트 절연막(12), 도핑된 폴리실리콘막(13), 실리사이드막(14), 하드 마스크막(15)을 순차적으로 적층한다. 이때, 하드 마스크막(15)은 자기 정합 콘택용으로 사용되면서, 난반사 방지의 역할을 할수 있도록, 실리콘 질화막, 또는 실리콘 질산화막으로 형성한다. 그 다음, 하드 마스크막(15) 상부에 게이트 전극 형성용 레지스트 패턴(도시되지 않음)을 형성한다. 그후, 레지스트 패턴을 마스크로 하여, 하드 마스크막(15), 실리사이드막(14), 도핑된 폴리실리콘막(13) 및 게이트 절연막(12)을 식각하여, 게이트 전극(100)을 형성한다. 그후, 반도체 기판(10) 결과물 상부에 절연막, 예를들어 실리콘 질화막 또는 실리콘 질산화막을 피복한다음, 비등방성 식각하여, 게이트 전극(100) 양측에 측벽 스페이서(16)을 형성한다. 이어, 측벽 스페이서(16) 양측의 반도체 기판(10)에 소정의 불순물을 주입하여, 접합 영역(17)을 형성한다.
그다음, 도 2b에 도시된 바와 같이, 반도체 기판(10) 결과물 상부에 SOG(spin on glass)막(18)을 코팅한다음, 소정 시간 열처리 공정을 실시하여, 경화시킨다. 그후, 게이트 전극(100) 상부에 공지의 포토리소그라피 공정으로 레지스트 패턴(19)을 형성한다.
그러고 난 다음, 도 2c에 도시된 바와 같이, SOG막(18)을 플라즈마, 바람직하게는 산소(O2) 플라즈마 처리한다. 그러면, 레지스트 패턴(19)에 의하여 노출된 SOG막(18)은 산소 플라즈마의 산소 라디칼(O*)과 산소 이온(O2-)에 의하여 데미지를 입게 된다. 여기서, 미설명 부호 18a는 산소 플라즈마에 의해 데미지를 입은 SOG막을 나타낸다. 이때, 데미지를 입은 SOG막(18a)은 메틸기(-CH3)가 떨어져 나가게 되어, 막 밀도(density)가 낮아진다. 따라서, 데미지를 입지 않은 막(18)과 데미지를 입은 막(18a)간에 막질차가 발생된다.
그후, 도 2d에 도시된 바와 같이, 데미지를 입은 SOG막(18a)을 HF 용액 또는 BOE 용액으로 제거한다. 그러면, 레지스트 패턴(19) 하단에 있는 SOG막(18)은 단단한 막질을 유지하므로 상기 습식 식각시 제거되지 않고 남아있게 되고, 데미지를 입은 SOG막(18a)은 막질이 느슨해졌으므로, 상기 식각 용액에 의하여 쉽게 제거된다. 즉, 보다 구체적으로 설명하면, 데미지를 입은 SOG막(18a)은 그렇지 않은 막(18)을 에 비하여 습식 식각률이 약 15배 이상 빠르다. 따라서, 습식 식각시 데미지를 입지 않은 막은 거의 식각되지 않고, 데미지를 입은 SOG막(18a) 만이 제거되어, 콘택홀(h)이 형성되는 것이다. 또한, 데미지를 입은 SOG막(18a)은 HF 용액, BOE 용액으로 식각할때, 실리콘 질화막으로 된 측벽 스페이서 및 하드 마스크막에 대하여 우수한 식각 선택비를 가지므로, 측벽 스페이서 및 하드 마스크막이 제거되지 않고, 자기 정합 콘택홀이 형성된다.
그후, 도면에는 제시되지 않았지만, 상기 레지스트 패턴이 제거되고, 노출된 접합 영역(17) 상에 비트 라인(도시되지 않음)이 형성된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 콘택홀이 형성될 SOG막에 산소 플라즈마를 인가한다음, 습식 식각 용액으로 선택적 제거한다. 그러면, 산소 플라즈마가 인가된 SOG막은 산소 플라즈마가 인가되지 않은 SOG막과 식각 선택비가 우수해지고, 아울러, 측벽 스페이서와 하드 마스크막과도 식각 선택비가 우수해져서, 게이트 전극의 노출됨이 없이 자기 정합 콘택홀을 형성할 수 있다.

Claims (6)

  1. 반도체 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측에 측벽 스페이서를 형성하는 단계;
    상기 측벽 스페이서 양측 반도체 기판에 접합 영역을 형성하는 단계;
    상기 반도체 기판 결과물 상부에 SOG막을 형성하는 단계;
    상기 게이트 전극 상부에 레지스트 패턴을 형성하는 단계;
    상기 노출된 SOG막에 플라즈마를 인가하는 단계; 및
    상기 산소 플라즈마가 인가된 SOG막을 상기 접합 영역이 노출되도록 습식 식각하여, 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 플라즈마는 산소(O2) 플라즈마인 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
  3. 제 1 항에 있어서, 상기 측벽 스페이서는 실리콘 질화막 또는 실리콘 질산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
  4. 제 3 항에 있어서, 상기 습식 식각은 HF 용액 또는 BOE 용액으로 진행되는 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 게이트 전극을 형성하는 단계는, 반도체 기판상에 게이트 절연막, 도핑된 폴리실리콘막, 실리사이드막 및 하드 마스크막을 증착하는 단계와, 상기 하드 마스크막, 실리사이드막, 도핑된 폴리실리콘막 및 게이트 절연막을 소정 부분 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
  6. 제 5 항에 있어서, 상기 하드 마스크막은 실리콘 질화막 또는 실리콘 질산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 자기정합 콘택홀 형성방법.
KR1019990023177A 1999-06-21 1999-06-21 반도체 소자의 자기정합 콘택홀 형성방법 KR100324933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023177A KR100324933B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 자기정합 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023177A KR100324933B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 자기정합 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20010003046A true KR20010003046A (ko) 2001-01-15
KR100324933B1 KR100324933B1 (ko) 2002-02-28

Family

ID=19593739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023177A KR100324933B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 자기정합 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100324933B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623854B1 (ko) * 2005-04-16 2006-09-13 (주)씨에프텍 일체형 반건식반응기 및 전기집진 장치
KR20180131346A (ko) * 2017-05-30 2018-12-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스용 콘택 구조체

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062835B1 (ko) * 2003-07-14 2011-09-07 주식회사 하이닉스반도체 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307247A (ja) * 1988-06-03 1989-12-12 Fuji Xerox Co Ltd 半導体装置の製造方法
KR940004750A (ko) * 1992-08-29 1994-03-15 김주용 스핀 온 클래스(sog)막을 이용한 콘택 제조방법
US6136700A (en) * 1996-12-20 2000-10-24 Texas Instruments Incorporated Method for enhancing the performance of a contact
KR19990001435A (ko) * 1997-06-14 1999-01-15 윤종용 반도체 장치의 비어 콘택 형성방법
KR19990009557A (ko) * 1997-07-10 1999-02-05 문정환 배선 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623854B1 (ko) * 2005-04-16 2006-09-13 (주)씨에프텍 일체형 반건식반응기 및 전기집진 장치
KR20180131346A (ko) * 2017-05-30 2018-12-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스용 콘택 구조체
US10679896B2 (en) 2017-05-30 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
US11088025B2 (en) 2017-05-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
US11776847B2 (en) 2017-05-30 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device

Also Published As

Publication number Publication date
KR100324933B1 (ko) 2002-02-28

Similar Documents

Publication Publication Date Title
KR20010063852A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
US6740574B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
JPH08186260A (ja) Ｍｏｓトランジスタの製造方法
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR20010004237A (ko) 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법
KR100271661B1 (ko) 반도체 소자 제조방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR0147424B1 (ko) 반도체 장치의 자기정렬 콘택 형성방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100327659B1 (ko) 반도체소자의트랜지스터형성방법
KR0172513B1 (ko) 반도체 소자의 콘택 형성 방법
KR100196525B1 (ko) 반도체 장치 제조 방법
KR100370132B1 (ko) 반도체 소자의 제조방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
KR100953489B1 (ko) 반도체소자의 샐리사이드 형성방법
KR930009476B1 (ko) 반도체장치의 자기정렬 콘택 제조방법
KR100250748B1 (ko) 반도체 소자의 스택 캐패시터 형성 방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0134859B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100309138B1 (ko) 반도체소자의스페이서형성방법
KR20020032697A (ko) 반도체 소자의 측벽 스페이서 형성 방법
JPH07135308A (ja) 半導体装置の製造方法
KR19980048596A (ko) 반도체 소자의 제조 방법
KR20000051805A (ko) 반도체 메모리 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee