KR20000065192A - 영상신호의흑레벨검출회로 - Google Patents

영상신호의흑레벨검출회로 Download PDF

Info

Publication number
KR20000065192A
KR20000065192A KR1019980708869A KR19980708869A KR20000065192A KR 20000065192 A KR20000065192 A KR 20000065192A KR 1019980708869 A KR1019980708869 A KR 1019980708869A KR 19980708869 A KR19980708869 A KR 19980708869A KR 20000065192 A KR20000065192 A KR 20000065192A
Authority
KR
South Korea
Prior art keywords
output
video signal
minimum value
circuit
black level
Prior art date
Application number
KR1019980708869A
Other languages
English (en)
Other versions
KR100365847B1 (ko
Inventor
마사히로 다케시마
아츠히사 가게야마
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20000065192A publication Critical patent/KR20000065192A/ko
Application granted granted Critical
Publication of KR100365847B1 publication Critical patent/KR100365847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명에 있어서, 흑 레벨 검출 회로는, 입력 비디오 신호와 입력 비디오 신호의 현 최소값을 비교해서, 이 입력값이 현 최소값보다 작을 때 입력 신호와 현 최소값 사이의 차분값을 검출하여, 흑 레벨의 검출 주기동안에만 검출된 차분값을 출력하며, 현 최소값을 갱신하기 위한 이 출력값을 이용하여 최소값을 보정하고, 마지막으로 입력 비디오 신호의 새로운 최소값으로서 이 갱신된 최소값을 출력한다. 또한, 흑 레벨 검출 회로는 수직 블랭킹 펄스동안 최소값을 래치하고, 입력 신호의 흑 레벨을 검출하기 위해 수직 블랭킹 주기동안 최소값을 초기화한다. 이와 같이, 흑 레벨 검출 회로는 비디오 주기동안에만 흑 레벨을 측정하여, 잡음에 기인하는 검출 오차를 감소시키며, 또한, 블랭킹 주기동안의 최소값의 자동적인 초기화는 흑 레벨을 더욱 안정하게 검출하는 데 기여할 수 있다. 검출된 흑 레벨은 각 필드 또는 각 프레임마다의 화질에 대한 제어 신호로서 효과적으로 사용될 수 있다.

Description

비디오 신호의 흑 레벨 검출 회로
통상적인 비디오 신호의 흑 레벨 검출 회로가 일본국 특허 공개 평성 제 H02-12427호 공보에 개시되어 있다. 도 8은 통상적인 비디오 신호의 흑 레벨 검출 회로의 블럭도이다.
비교기(21)내에 새로이 인가되는 샘플링된 값이 수신 비디오 신호의 현 최소값(the current minimum value)보다 작을 때, 비교기(21)는 AND 회로(22)의 제 1 입력 단자에 고 레벨 신호를 출력한다. 감산 회로(23)는 현 최소값과 그 다음의 샘플링된 비디오 신호의 값 사이의 차분(the difference)을 산출하고, 절대값 회로(25)는 그 차분의 절대값을 획득한다. 비교기(27)는 절대값 회로(25)로부터 인가되는 차분의 절대값과 레벨 설정 회로(26)로부터 인가되는 양자화 오차(quantizing error)를 비교한다. 차분의 절대값이 양자화 오차보다 클 때, 고 레벨 신호는 비교기(27)로부터 AND 회로(22)의 제 2 입력 단자로 입력된다. 비교기(21, 27)의 출력을 AND 회로(22)에 인가하여, AND 회로(22)가 고 레벨 신호를 출력할 때, 래치 회로(24)는 새로운 샘플링된 값을 유지한 후, 현 최소값을 갱신한다.
앞서의 구조를 사용하는 경우, 최소값을 측정할 때 양자화 오차에 기인하는 편차(drift)를 방지할 수 있지만, 흑 레벨 검출시에 양자화 오차 이외의 잡음(noise)이 오차에 영향을 미쳤다. 예를 들면, 네가티브 잡음 스파이크(negative noise spike)와 같은 임펄스 잡음이, 비디오 신호에 포함되어 있는 흑 레벨보다 낮을 경우, 임펄스 잡음이 잘못해서 비디오 신호의 흑 레벨로서 검출될 수 있다. 그 결과, 비디오 디스플레이시에 이 흑 레벨 검출의 잘못된 결과를 밝기 및 콘트라스트에 대해 자동 제어 신호로서 사용하는 경우, 비디오는 실제 화상으로부터 동떨어져 부적절하게 조정되므로, 보기에 불편한 비디오를 생성한다.
또한, 앞서의 통상적인 구조를 사용하는 경우, 최소값이 연속적으로 검출되어, 블랭킹(blanking) 주기와 같은 비디오 신호 주기 밖의 잡음도 검출될 수 있다. 비디오 디스플레이시에, 이 흑 레벨 검출의 결과가 밝기 및 콘트라스트에 대해 자동 제어 신호로서 사용되면, 화질을 더욱 열화시킨다.
본 발명의 목적은 앞서의 문제점에 역점을 두고 있으며, 이하의 구성 요소를 포함하는 비디오 신호의 흑 레벨 검출 회로를 제공하는 데 있다.
상기 구성 요소는,
(a) 입력 신호와 비디오 신호의 현 최소값(즉, 소정 시각까지의 이전의 최소값)을 비교하여, 입력 비디오 신호가 현 최소값보다 작은 경우에만 이들 값 사이의 차분을 검출하는 차분 검출 회로와,
(b) 상기 차분 검출 회로의 출력을 비디오 신호의 흑 레벨을 검출하는 주기동안에만 출력하는 스위칭 회로와,
(c) 상기 현 최소값을 적절할 때 새로운 현 최소값으로 갱신(즉, 업데이트)하며, 상기 현 최소값을 수직 블랭킹 주기동안 초기화하는 최소값 갱신 회로와,
(d) 상기 최소값 갱신 회로의 출력을 수직 블랭킹 펄스동안 래치하여 출력하는 래치 회로를 포함한다.
따라서, 비디오 신호의 흑 레벨 검출 회로는, 잡음에 기인하는 검출 오차를 비디오 신호의 비디오 주기동안에만 흑 레벨을 검출함으로써 감소시킬 수 있으며, 또한 안정한 흑 레벨을 블랭킹 주기동안 자동적으로 최소값을 초기화함으로써 검출할 수 있다. 그 결과, 검출된 흑 레벨은 한 필드씩 또는 한 프레임씩의 화질을 제어하는 신호로서 효과적으로 사용될 수 있다. 이 검출 결과는 비디오 디스플레이시에 밝기 및 콘트라스트에 대해 자동 제어 신호로서 사용될 수 있어서, 디스플레이는 실제 화상에 적절하게 대응하도록 보정될 수 있어 시청하기에 보다 편안한 비디오를 나타낼 수 있다.
본 발명에 따른 비디오 신호의 흑 레벨 검출 회로는 이하의 구성 요소로 이루어진다.
상기 구성 요소는,
(e) 상기 최소값 갱신 회로로부터의 출력을 초기화하는데 사용되는 초기값을 소정값에 곱함으로써 흑 레벨 검출 민감도를 조정하는 제 1 검출 민감도 조정 회로(detection-sensitivity-adjustment circuit)와,
(f) 상기 최소값 갱신 회로로부터의 출력을, 상기 최소값 갱신 회로로부터의 출력을 출력하기 전에 상기 제 1 검출 민감도 조정 회로에서 사용된 소정값으로 나누는 제 2 검출 민감도 조정 회로를 더 포함한다.
제 2 검출 민감도 조정 회로로부터의 출력을 래치 회로에 제공한다. 따라서, 수직 블랭킹 펄스동안 최소값 갱신 회로에 의해 최소값이 초기화되며, 제 1 검출 민감도 조정 회로에서 그 초기값에 소정값을 곱한다. 입력 비디오 신호로부터 추출된 흑 레벨은 소정값을 곱한 초기값과 비교된다. 그 추출된 흑 레벨이 이 곱해진 초기값보다 작으면, 두 값 사이의 차분이 산출된다. 최소값 갱신 회로에 의해 초기화된 최소값은 그 차분을 사용함으로써 갱신되어 보정된 후, 탭 오프(tapping off)(즉, 동일한 값을 출력함)하기 전에, 갱신된 최소값을 소정값으로 나눈다. 이와 같이, 차분은 그대로 출력되지 않기 때문에, 흑 레벨이 추출되기 전에, 앞서의 동작이 재차 반복된다. 이 지연 작용의 결과로서, 추출된 최소값이 검출 결과에 직접적으로 반영되지 않을 것이므로, 임펄스 잡음(impulse noise)에 기인하는 검출 오차를 방지할 수 있다.
따라서, 비디오 디스플레이 제어에 대한 이 검출 결과를 사용할 때, 플리커(flicker) 등이 없는 안정한 비디오를 디스플레이할 수 있다.
앞서 설명된 각 구성 요소를 다음과 같이 더욱 상세하게 설명한다.
차분 검출 회로는,
(a) A/D 변환기(아날로그-디지탈 변환기)와,
(b) 제산기(이후에 설명함)로부터의 출력 데이터뿐만 아니라 상기 A/D 변환기로부터의 출력인 비디오 신호를 수신하여, 상기 제산기의 출력 데이터로부터 비디오 신호를 감산한 결과를 출력하는 제 1 감산기와,
(c) 상기 감산기로부터의 출력을 수신하여, 상기 출력값이 "0"보다 크기 않은 경우 "0"(즉, 논리 "0")을 출력하거나, 입력값이 "0" 이외의 값일 경우 상기 입력값을 출력하는 제 1 리미터를 포함한다.
스위칭 회로는, 흑 레벨 검출 주기동안에만 "1"(즉, 논리 "1")이며, 다른 주기동안에는 "0"인 검출 주기 펄스 및 제 1 리미터로부터의 출력 양쪽 모두를 수신하는 AND 게이트를 포함하고, 상기 AND 게이트는, 검출 주기 펄스가 "1"인 경우 상기 제 1 리미터로부터의 출력을 출력하고, 검출 주기 펄스가 "0"인 경우 "0"을 출력한다.
제 1 검출 민감도 조정 회로는, 비디오 신호의 흑 레벨을 초기화하기 위한 초기값뿐만 아니라, 흑 레벨의 검출 민감도를 설정하는 설정 검출 민감도값(set-detection-sensitivity-value)(소정값)을 수신하여, 이들 두 값을 곱한 결과를 출력하는 곱셈기를 포함한다.
최소값 갱신 회로는,
(a) 상기 곱셈기로부터의 출력, 제 2 리미터(이후에 설명함)로부터의 출력, 상기 비디오 신호의 수직 블랭킹 주기를 나타내는 수직 블랭킹 트리거 펄스를 수신한 후, 수직 블랭킹 펄스동안 상기 곱셈기로부터의 출력 데이터뿐만 아니라 상기 수직 블랭킹 주기 이외의 주기동안 상기 제 2 리미터(이후에 설명함)로부터의 출력 데이터를 출력하는 선택기와,
(b) 상기 선택기 출력으로부터 게이트 출력을 감산한 결과를 출력하기 전에 상기 선택기로부터의 출력 및 상기 게이트로부터의 출력을 수신하는 제 2 감산기와,
(c) 상기 제 2 감산기로부터의 출력을 수신하여, 수신값이 "0"보다 크지 않은 경우 "0"을 출력하거나, 수신값이 "0"보다 큰 경우 현 상태의 수신값을 출력하는 제 2 리미터를 포함한다.
제 2 검출 민감도 조정 회로는, 상기 제 2 리미터로부터의 출력뿐만 아니라 상기 흑 레벨에 대한 검출 민감도를 설정하는 검출 민감도 설정값을 수신하여, 상기 제 2 리미터로부터의 출력을 상기 검출 민감도 설정값으로 나누는 제산기(제산기로부터의 출력은 제 1 감산기에 인가됨)를 포함한다.
순환 필터(cyclic filter)는,
(a) 흑 레벨 검출 출력뿐만 아니라 증폭기 이득 "k"의 설정값을 수신하여, 상기 설정값에 따라 상기 흑 레벨 검출 출력을 k/(1-k)배(0<k<1) 증폭하는 증폭기와,
(b) 상기 제산기로부터의 출력과 상기 k/(1-k)배 증폭하는 증폭기로부터의 출력을 가산하며, 가산 결과를 출력하는 가산기와,
(c) 상기 가산기로부터의 출력뿐만 아니라 증폭기 이득 "k"의 설정값을 수신하여, 상기 가산기로부터의 출력을 상기 설정값에 따라 (1-k)배 증폭하는 다른 증폭기와,
(d) 상기 (1-k)배 증폭하는 증폭기의 출력을 수신하여, 상기 흑 레벨 검출 결과를 탭 오프(tap off)하도록 수직 블랭킹 펄스에 의해 트리거되는 래치 회로를 포함한다.
따라서, 앞서의 상세한 구조를 갖는 흑 레벨 검출 회로는, 잡음에 의해 영향을 받는 일 없이 비디오 신호의 흑 레벨을 검출할 수 있다.
본 발명은 비디오 신호의 흑 레벨(black level) 검출 회로에 관한 것으로, 보다 상세하게는, 흑 레벨을 더욱 정확하게 검출할 수 있어, 이 검출된 흑 레벨을 비디오 디스플레이를 제어하기 위해 사용할 수 있는 검출 회로에 관한 것이다.
도 1은 본 발명의 실시예 1에 따른 비디오 신호의 흑 레벨 검출 회로의 블럭도,
도 2는 실시예 1의 동작을 도시하는 파형도로서, 도 2의 (a)는 아날로그 입력 비디오 신호의 파형을, 도 2의 (b)는 검출 주기 펄스의 파형을, 도 2의 (c)는 수직 블랭킹 펄스의 파형을, 도 2의 (d)는 디지탈 형태의 검출된 최소값의 파형을, 도 2의 (e)는 검출된 최소값의 변화를 아날로그 형태로 도시하는 파형을, 도 2의 (f)는 래치되어 검출된 최소값의 변화를 도시하는 파형도,
도 3은 본 발명의 실시예 2에 따른 비디오 신호의 흑 레벨 검출 회로의 블럭도,
도 4는 실시예 1의 동작 및 실시예 2의 동작 사이의 차이를 도시하는 파형도로서, 도 4의 (a)는 수직 블랭킹 펄스의 파형을, 도 4의 (b)는 래치 회로(7a)로부터의 출력 변화를 도시하는 파형을, 도 4의 (c)는 래치 회로(7b)로부터의 출력 변화를 도시하는 파형도,
도 5는 본 발명의 실시예 3에 따른 비디오 신호의 흑 레벨 검출 회로의 블럭도,
도 6은 본 발명의 실시예 4에 따른 비디오 신호의 흑 레벨 검출 회로의 블럭도,
도 7은 본 발명의 실시예 5에 따른 비디오 신호의 흑 레벨 검출 회로의 블럭도,
도 8은 비디오 신호의 통상적인 흑 레벨 검출 회로의 블럭도.
이하, 도 1 내지 도 7을 참조하여 본 발명의 예시적인 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에서 사용되는 비디오 신호의 흑 레벨 검출 회로의 블럭도이다. 도 2는 실시예 1의 예시적인 동작을 도시하는 파형이다.
도 1에서, (20)은 A/D 변환기이다. 감산기(1)는 그의 단자 A에서 제 2 리미터(6)로부터의 출력 데이터를 수신할 뿐만 아니라 그의 단자 B에서 비디오 신호를 수신하여, 제 2 리미터(6)의 출력 데이터로부터 이 비디오 신호를 감산한 결과를 출력한다. 제 1 리미터(2)는 감산기(1)로부터의 출력을 수신하여, 상기 수신값이 "0"보다 크지 않을 경우 "0"을 출력하고, 수신값이 "0"보다 클 경우 현 상태의 수신값을 그대로(즉, 실제 수신값) 출력한다. 차분 검출 회로는 A/D 변환기(20), 감산기(1), 리미터(2)로 이루어진다.
AND 게이트(3)는, 흑 레벨을 검출하는 주기동안 "1"이며, 다른 주기동안 "0"인 검출 주기 펄스를 수신한다. 또한, 게이트(3)는 제 1 리미터(2)로부터의 출력을 수신하여, 검출 주기 펄스가 "0"인 경우 "0"을 출력하고, 검출 주기 펄스가 "1"인 경우 제 1 리미터(2)로부터의 출력을 그대로 출력한다. 상기 AND 게이트는 스위칭 회로로서 기능한다.
선택기(4)는 비디오 신호의 흑(black)의 초기값, 제 2 리미터(6)로부터의 출력, 비디오 신호의 수직 블랭킹 주기에서 한번 발생되는 수직 블랭킹 펄스를 수신하여, 수직 블랭킹 펄스동안 초기값을 출력하고, 다른 주기동안 제 2 리미터(6)로부터의 출력 데이터를 출력한다.
감산기(5)는 그의 단자 A에서 선택기(4)로부터의 출력뿐만 아니라 그의 단자 B에서 AND 게이트로부터의 출력을 수신하여, 선택기(4)의 출력으로부터 AND 게이트의 출력을 감산한 결과를 출력한다. 제 2 리미터(6)는 감산기(5)로부터의 출력을 수신하여, 수신값이 "0"보다 크지 않은 경우 "0"을 출력하고, 수신값이 "0"보다 큰 경우 수신값을 그대로 출력한다. 제 2 리미터(6)의 출력은 감산기(1)의 단자 A에 인가된다. 최소값 갱신 회로는 선택기(4), 감산기(5), 제 2 리미터(6)로 이루어진다.
래치 회로(7a)는 제 2 리미터(6)로부터의 출력을 수신하여, 수직 블랭킹 펄스에 의해 트리거되어, 흑 레벨로서 갱신된 최소값을 출력한다. 래치 회로(7a)는 래치 회로로서 기능한다.
이하, 도 2를 참조하여 비디오 신호의 상기 흑 레벨 검출 회로의 동작을 상세히 설명한다. 도 1에 도시한 A/D 변환기는, 도 2의 (a)에 도시한 아날로그값의 입력 비디오 신호를 디지탈값으로 변환하여, 입력 비디오 신호를 양자화한다. 도 2의 (a)는 비디오 신호의 밝기 레벨(동기 신호 등의 파형을 제외하는 데이터 부분만)이 상부에서 보다 크며 하부에서 보다 작은 것을 도시한다.
감산기(1)는 제 2 리미터(6)로부터의 출력 데이터뿐만 아니라 인가된 비디오 신호를 수신하여, 제 2 리미터(6)의 출력으로부터 비디오 신호를 감산한 후, 감산한 결과를 출력한다.
제 1 리미터(2)는 감산기(1)로부터의 출력을 수신하여, 수신값이 "0"보다 크지 않은 경우 "0"을 출력하고, 다른 경우에는 수신값을 그대로 출력한다. 즉, 제 1 리미터(2)는, 인가된 비디오 신호가 제 2 리미터(6)로부터의 출력 데이터보다 작은 경우에만 인가된 데이터를 출력한다.
도 2의 (b)에 도시하는 바와 같이, AND 게이트(3)는 비디오 신호의 흑 레벨을 검출하는 주기동안 "1"이며, 다른 주기동안 "0"인 검출 주기 펄스를 수신한다. 또한, AND 게이트(3)는 제 1 리미터(2)로부터의 출력을 수신한 후, 검출 주기 펄스가 "0"인 경우 "0"을 출력하며, 검출 주기 펄스가 "1"인 경우 제 1 리미터(2)로부터의 출력을 그대로 출력한다. 본 구조의 목적은, 흑 레벨이 바람직하게 검출된 주기동안, 즉, 동기 신호 및 양자화 펄스의 주기를 제외한 비디오 신호 데이터가 인가되는 주기동안에만 본 발명의 회로를 작동시키는 것이다.
선택기(4)는 비디오 신호의 최소값의 초기값, 제 2 리미터(6)의 출력, 도 2의 (c)에 도시한 바와 같은 수직 블랭킹 주기에서 한번 발생된 수직 블랭킹 펄스를 수신하여, 수직 블랭킹 펄스동안 초기값을 출력하고, 다른 주기동안에는 제 2 리미터(6)로부터의 출력을 출력한다. 본 구조의 목적은 이전의 프레임 또는 필드에서 검출된 비디오 신호의 각 최소값을 초기화하는 것이다. 본 발명의 회로에서, 비디오 신호의 초기값은 선택기(4)에 인가된 초기값에 의해 주어지며, 초기값보다 작은 비디오 신호가 입력되지 않으면, 초기값을 비디오 신호의 흑 레벨로서 출력한다.
감산기(5)는 선택기(4)로부터의 출력뿐만 아니라 AND 게이트(3)로부터의 출력을 수신하여, 선택기(4)의 출력으로부터 AND 게이트(3)의 출력을 감산한 결과를 출력한다. 즉, 감산기(5)는, 인가된 비디오 신호가 선택기(4)로부터의 출력보다 작은 경우, 제 2 리미터(6)의 출력 데이터 및 선택기(4)의 출력 데이터(즉, 초기값 내지는 제 2 리미터(6)로부터의 출력 데이터)로부터 인가된 비디오 신호 사이의 차분을 감산한다.
제 2 리미터(6)는 감산기(5)로부터의 출력을 수신하여, 수신값이 "0"보다 크지 않은 경우 "0"을 출력하고, 다른 경우에는 수신값을 그대로 출력한다(제 2 리미터(6)로부터의 출력은 감산기(1)의 단자 A에 인가됨). 이 동작에 따르면, 잡음의 영향에 기인하여 대단히 작은 비디오 신호가 인가되면, 제 2 리미터(6)는 최소값이 음(negative)으로 되는 것을 방지한다. 도 2의 (d) 및 도 2의 (e)에 도시한 바와 같이, 검출 주기 펄스가 "1"이면, 제 2 리미터(6)로부터의 출력인 최소값은 비디오 신호가 인가될 때마다 갱신된다. 제 2 리미터(6)로부터의 출력 데이터가 도 2의 (d)에 디지탈 형태로 도시되는 반면에, 도 2의 (e)에 아날로그 형태로 도시된다. 검출 주기 펄스가 "0"이면, 출력 데이터는 변화없이 동일하게 유지된다.
래치 회로(7a)는 제 2 리미터(6)로부터의 출력을 수신하여, 수직 블랭킹 펄스에 의해 트리거되어 검출 결과를 출력한다. 도 2의 (f)에 도시한 바와 같이, 래치 회로(7a)로부터의 출력 데이터는 변화한다. 도 2의 (d) 및 도 2의 (e)는 래치 회로(7a)에 의해 래치된 데이터가 수직 블랭킹 펄스에 의해 트리거되어 Z0로부터 Z1로 갱신되는 것을 도시한다. 동시에, 선택기(4)는 초기값을 출력하여, 제 2 선택기(6)로부터의 출력 데이터는 Z1로부터 초기값으로 변화한다.
이 초기값은, 밝기 신호가 추후의 단계에서 검출된 흑 레벨에 의해 과다하게 보상받지 않도록 설정되며, 이 초기값은 가장 적절한 화상을 얻기 위해 여전히 미세하게 조정할 수 있다.
본 실시예에서, 스위칭 회로로서 기능하는 AND 게이트는, 제 1 리미터(2) 다음에 위치하지만, 검출 주기 펄스가 인가되는 주기동안 입력 데이터를 입력하기 위해서나 또는 다른 주기동안까지 출력을 유지하기 위해서, AND 게이트는 감산기(5) 다음이나 또는 제 2 리미터(6) 다음에도 위치할 수 있다.
다른 변경은 다음과 같이 구현될 수 있다. AND 게이트(3)를 제거하여, 제 2 리미터(6)로부터의 출력을 감산기(5)의 단자 B로 인가하며, 그 다음, A/D 변환기(20)로부터의 출력뿐만 아니라 검출 주기 펄스의 반전 신호를 OR 게이트로 인가하고, OR 게이트로부터의 출력을 감산기(1)의 단자 B로 인가한다. 그 결과, A/D 변환기(20)로부터의 출력은, 검출 주기 펄스가 인가되는 동안에만 감산기(1)로 인가된다.
본 실시예 및 변경예에 따르면, 상기 구조는 데이터가 검출 펄스 주기동안에만 출력되도록 허용하여, 디지탈화된 비디오 신호의 흑 레벨이 각 프레임 또는 각 필드마다 정확하게 검출될 수 있다.
(실시예 2)
도 3은 본 발명의 실시예 2에 사용되는 비디오 신호의 흑 레벨 검출 회로의 블럭도이다. 실시예 2와 실시예 1 사이의 차이점은, 실시예 1에 사용된 래치 회로(7a)가 순환 계수(cyclic coefficient) "k"를 가지는 순환 필터로 치환된 점이다. 이 순환 필터는 다음 구성 요소로 이루어진다.
상기 구성 요소는,
(a) 제 2 리미터(6)로부터의 출력 및 증폭기의 이득 "k"를 설정하는 설정값을 수신하며, 이 설정값(0<k<1)에 따라 제 2 리미터(6)로부터의 출력을 (1-k)배 증폭하기 위한 증폭기(8a)와,
(b) 흑 레벨 검출의 출력 및 증폭기의 이득 "k"를 설정하는 설정값을 수신하며, 이 설정값에 따라 흑 레벨 검출의 출력을 "k"배 증폭하기 위한 증폭기(9)와,
(c) 증폭기(8a)로부터의 출력과 증폭기(9)로부터의 출력을 가산한 결과를 출력하는 가산기(10a)와,
(d) 가산기(10a)로부터의 출력 데이터를 수신하여, 수직 블랭킹 펄스에 의해 트리거되어 가산기(10a)의 출력 데이터를 출력하는 래치 회로(7b)이다.
다른 구성 요소들은 실시예 1에서 사용되는 것들과 동일하고, 그들 구성 요소의 설명을 생략한다.
이하, 도 4를 참조하여 실시예 1과 실시예 2 사이의 동작에 있어서의 차이점을 설명한다.
증폭기(8a)는 제 2 리미터(6)로부터의 출력뿐만 아니라 증폭기의 이득 "k"를 설정하는 설정값을 수신하여, 이 설정값에 따라 제 2 리미터(6)로부터의 출력을 (1-k)배 증폭한다.
증폭기(9)는 흑 레벨 검출의 출력뿐만 아니라 증폭기의 이득 "k"를 설정하는 설정값을 수신하여, 이 설정값에 따라 흑 레벨 검출의 출력을 "k"배 증폭한다.
가산기(10a)는, 두 인자(즉, 한 인자는 증폭기(8a)를 통과한 제 2 리미터의 출력, 다른 한 인자는 증폭기(9)를 통과한 래치 회로(7b)의 출력)의 가산 결과를 출력하며, 이들 두 출력은 서로 가산되기 전에 가중된다.
래치 회로(7b)는 가산기(10a)로부터의 출력을 수신하여, 수직 블랭킹 펄스에 의해 트리거되어 흑 레벨 검출의 출력을 탭 오프(tap off)한다.
도 4의 (a)는 도 2의 (c)의 수직 블랭킹 펄스와 유사한 수직 블랭킹 펄스를 도시한다. 도 4의 (b)는 실시예 1의 래치 회로(7a)로부터의 출력 데이터가 입력 비디오 신호에 따라 어떻게 변화하는 가를 도시하며, 도 4의 (c)는 동일 비디오 신호가 인가된 경우 실시예 2의 래치 회로(7b)로부터의 출력 데이터가 입력 비디오 신호에 따라 어떻게 변화하는 가를 도시한다. 양쪽 모두가 아날로그 형태로 나타나 있다.
예를 들면, 증폭 계수 "k"가 "0.5"이면, 가산기(10a)는 두 출력, 즉, 한 출력은 이전의 필드 또는 프레임에서 검출되는 흑 레벨, 즉, 래치 회로(7b)로부터의 출력, 다른 한 출력은 제 2 리미터(6)로부터의 출력 데이터를 평균한다. 즉, 도 4의 (b)의 경우에 있어서 비디오 신호가 프레임 또는 필드내로 인가되면, 비디오 신호는 래치 회로(7a)로부터의 출력 데이터가 Z0로부터 Z1과 같이 큰 차이로 변화하지만, 래치 회로(7b)로부터의 출력 데이터는 Z1'에서 Z2', Z3', Z4'과 같이 단계적으로 감소한다.
따라서, 실시예 1과는 대조적으로, 출력 데이터를 급격히 변화시키는 비디오 신호가 상기 실시예 2의 구조내로 인가되면, 출력 데이터가 급격하게 변화하는 것이 아니라 한 필드씩 또는 한 프레임씩 점진적으로 변화한다.
실시예 2는, 순환 필터가 실시예 1의 구조에 부가되는 구조와 비교하면, 래치 회로(7b)가 순환 필터의 지연 구성 요소로서 기능하며, 또한 비디오 신호의 현 최소값에 대한 래치 기능으로서도 기능하기 때문에, 하나의 래치 회로를 줄일 수 있다. 그 결과, 실시예 2에서는 한 필드만큼 혹은 한 프레임만큼 더욱 빠른 응답을 기대할 수 있다.
필터의 지연 기능은 검출된 흑 레벨이 빠르게 변화하는 것을 제한할 수 있어, 한 필드 또는 한 프레임에 대한 최적의 흑 레벨을 검출할 수 있다.
실시예 2에 따르면, 순환 필터는 디지탈 형태의 비디오 신호의 흑 레벨이 빠르게 변화하는 것을 제한할 수 있어, 흑 레벨을 잡음에 영향받는 일 없이 정확하게 검출할 수 있다.
(실시예 3)
도 5는 본 발명의 실시예 3에 사용되는 비디오 신호의 흑 레벨 검출 회로의 블럭도이다.
실시예 3과 실시예 2 사이의 차이점은, 실시예 2에 사용된 순환 필터가 순환 계수 "k"를 가지며, 증폭기(8b), 가산기(10b), 증폭기(11), 래치 회로(7c)로 이루어지는 다른 순환 필터로 치환된 점이다. 실시예 3의 순환 필터는 실시예 2에 사용된 순환 필터보다 개선된 성능을 나타낸다. 도시한 바와 같이, 실시예 3의 순환 필터에서, (실시예 2의 곱셈기(8a)에 대응하는)가산기(10b)의 단자 A로의 입력이 곱셈기를 통하지 않고 제 2 리미터(6)로부터 직접 인가되어, 양자화 오차가 더 적게 열화되므로, 비트 정확도(bit accuracy)가 더 높아진다. 실시예 3에 사용되는 다른 구성 요소들은 실시예 1에 사용된 것들과 동일하다. 따라서, 이들 구성 요소의 설명을 생략한다.
이하, 실시예 1과 상이한 실시예 3의 흑 레벨 검출 회로의 동작을 상세히 설명한다.
증폭기(11)는 흑 레벨 검출의 출력뿐만 아니라 증폭기의 이득 "k"를 설정하는 설정값을 수신하여, 이 설정값에 따라 흑 레벨 검출의 출력을 k/(1-k)배 증폭한다.
가산기(10b)는 증폭기(11)로부터의 출력뿐만 아니라 제 2 리미터(6)로부터의 출력을 수신하여, 이들 두 수신값을 가산하고, 이 가산한 결과를 출력한다.
증폭기(8b)는 가산기(10b)로부터의 출력뿐만 아니라 증폭기의 이득 "k"를 설정하는 설정값을 수신하여, 가산기(10b)로부터의 출력을 (1-k)배 증폭한다.
래치 회로(7c)는 증폭기(8b)로부터의 출력을 수신하여, 수직 블랭킹 펄스에 의해 트리거되어, 흑 레벨 검출의 결과를 출력한다. 따라서, 출력 데이터가 잡음에 기인해 빠르게 변화하는 것이 제한되며, 또한, 출력 데이터를 보다 정확하게 산출할 수 있다. 그 결과로서, 흑 레벨이 검출되므로, 보다 자연스럽게 비디오를 제어할 수 있다.
실시예 3에 따르면, 디지탈 형태의 비디오 신호의 흑 레벨을, 잡음에 영향받는 일 없이, 순환 필터의 반올림(round off)에 기인하여 더 적은 오차를 갖고서 보다 정확하게 검출할 수 있다.
(실시예 4)
도 6은 본 발명의 실시예 4에 사용되는 비디오 신호의 흑 레벨 검출 회로를 도시하는 블럭도이다.
실시예 4와 실시예 1 사이의 차이점은, 곱셈기(12) 및 제산기(13)가 제공된다는 점이다. 곱셈기(12)는 그의 단자 B에서 제 1 리미터(2)의 검출 민감도를 설정하는 검출 민감도 설정값(즉, 차분 검출 회로의 출력)을, 그의 단자 A에서 초기값을 수신한 후, 이 곱셈 결과를 선택기(4)에 출력하기 전에 이들 두 수신값을 곱한다. 제산기(13)는 그의 단자 B에서 검출 민감도 설정값을, 그의 단자 A에서 제 2 리미터(6)로부터의 출력을 수신하여, 이 제산 결과를 래치 회로(7b)에 출력하기 전에 제 2 리미터(6)로부터의 출력을 검출 민감도 설정값으로 나눈다.
최소값 갱신 회로는 곱셈기(12), 선택기(4), 감산기(5), 제 2 리미터(6), 제산기(13)로 이루어진다. 최소값 갱신 회로는 AND 게이트(3)로부터의 차분 출력을 검출 민감도 설정값으로 나누어, 차분 검출 회로의 검출 민감도를 조정한다.
실시예 4에 사용된 다른 구성 요소들은 실시예 1에 사용된 것들과 동일하다. 따라서, 이들에 대한 설명을 생략한다.
이하, 도 6을 참조하여 상기 실시예 4의 흑 레벨 검출 회로의 동작을 상세히 설명한다.
A/D 변환기(20)는 입력 비디오 신호를 양자화한다. 감산기(1)는 그의 단자 A에서 제산기(13)로부터의 출력을, 그의 단자 B에서 비디오 신호를 수신하여, 이 감산 결과를 출력하기 전에 제산기(13)의 출력으로부터 비디오 신호를 감산한다.
제 1 리미터(2)는 감산기(1)로부터의 출력을 수신하여, 수신값이 "0"보다 크지 않은 경우 "0"을 출력하고, 다른 경우 수신값을 그대로 출력한다. 즉, 제 1 리미터(2)는, 단자 B의 입력 데이터가 단자 A의 입력 데이터보다 작을 때에만 단자 B의 입력 데이터를 출력한다.
AND 게이트(3)는 비디오 신호의 흑 레벨이 검출될 때에만 "1"을 유지하고 있는 검출 주기 펄스를 수신하고, 다른 경우동안 "0"을 유지하며, 또한, 제 1 리미터(2)로부터의 출력을 수신한다. AND 게이트(3)는 검출 주기 펄스가 "0"을 유지할 때 "0"을 출력하고, 검출 주기 펄스가 "1"을 유지할 때 제 1 리미터(2)로부터의 출력을 그대로 출력한다. 이 구조에 의하면, 본 발명의 흑 레벨 검출 회로는, 비디오 신호의 흑 레벨을 검출하는 바람직한 주기동안에만 동작할 수 있다.
곱셈기(12)는 비디오 신호의 최소값의 초기값뿐만 아니라 비디오 신호의 흑 레벨에 대한 검출 민감도를 설정하는 검출 민감도 설정값을 수신하여, 이들 두 수신값을 곱하고, 그 곱셈 결과를 출력한다. 이 단계는 차후의 단계에서 검출 민감도를 설정하기 위한 것이다. 검출 민감도 설정값이 커질수록 검출 민감도가 더욱 작아지며, 흑 레벨 검출 회로는 잡음에 대해 더욱 안정하게 된다.
선택기(4)는 곱셈기(12)로부터의 출력, 제 2 리미터(6)로부터의 출력, 수직 블랭킹 펄스를 수신하여, 수직 블랭킹 펄스동안 곱셈기(12)로부터의 출력 데이터를 출력하거나, 다른 경우에는 제 2 리미터(6)로부터의 출력 데이터를 출력한다. 이 구조에 의해, 이전의 프레임 또는 필드에서 검출된 비디오 신호의 최소값은 모든 현재의 프레임 또는 필드마다 초기화될 수 있다. 본 발명에 따르면, 비디오 신호의 최소값이 곱셈기(12)내로 인가되는 초기값에 의해 초기화되며, 초기값보다 작은 비디오 신호가 인가되지 않으면, 초기값 그 자체가 비디오 신호의 흑 레벨로서 출력된다.
감산기(5)는 그의 단자 A에서 선택기(4)로부터의 출력을, 그의 단자 B에서 AND 게이트(3)로부터의 출력을 수신하여, 선택기(4)의 출력에서 AND 게이트(3)의 출력을 감산한 후, 이 감산 결과를 출력한다. 즉, 감산기(5)는, 입력 비디오 신호가 선택기(4)로부터의 출력, 즉, 초기값 혹은 제 2 리미터(6)로부터의 출력 데이터중 어느 한 출력보다 작을 때에만, 선택기(4)의 출력 데이터로부터의 입력 비디오 신호와 제 2 리미터(6)로부터의 출력 데이터 사이의 차분을 감산한다.
제 2 리미터(6)는 감산기(5)로부터의 출력을 수신하여, 이 수신값이 "0"보다 크지 않을 때 "0"을 출력하고, 다른 경우에는 수신값을 그대로 출력한다(이 제 2 리미터(6)로부터의 출력은 감산기(1)의 단자 A로 인가됨). 즉, 잡음의 영향에 기인하여 대단히 작은 비디오 신호가 인가되면, 제 2 리미터(6)는 최소값이 음으로 되는 것을 방지할 수 있다.
제산기(13)는 그의 단자 A에서 제 2 리미터(6)로부터의 출력을, 그의 단자 B에서 검출 민감도 설정값을 수신하여, 제 2 리미터(6)로부터의 출력을 검출 민감도 설정값으로 제산한다. 이 동작에 의해 곱셈기(12)에서의 곱셈 동작이 제거되어 출력을 본래의 크기로 복원할 수 있게 된다.
따라서, 검출 민감도로 곱셈기(12) 및 제산기(13)의 동작 결과를 조정할 수 있다.
래치 회로(7d)는 제산기(13)로부터의 출력을 수신하여, 수직 블랭킹 펄스에 의해 트리거되어 검출 결과를 출력한다.
따라서, 검출 민감도 설정값을 근거로 하여 검출 민감도를 조정한다. 검출 민감도가 높을 때(응답 시정수가 작음)에는, 잡음을 감소시키는 능력은 작아지지만, 비디오의 급격한 변화에 대해 보다 빠른 응답을 기대할 수 있다. 한편, 검출 민감도가 낮을 때(응답 시정수가 큼)에는, 잡음을 감소시키는 능력은 강해지지만, 비디오의 급격한 변화에 대해 느린 응답을 기대할 수 있다. 따라서, 사용자의 구미에 맞게 보다 적절하게 조정할 수 있는 중간값을 검출 민감도 설정값으로서 적절하게 사용한다.
상기한 바와 같은 실시예 4에 의하면, 검출 민감도 설정값이 존재함으로 인해, 비디오 신호의 흑 레벨의 검출 민감도를 제어할 수 있어, 디지탈 형태의 비디오 신호의 흑 레벨을, 잡음에 영향을 받는 일 없이 모든 프레임 또는 필드마다 정확하게 검출할 수 있다.
실시예 1에서, 제산기가 각각 AND 게이트(3)의 전후에 배치되면, 제 1 리미터(2)로부터의 출력 데이터 또는 AND 게이트(3)로부터의 출력 데이터는 검출 민감도 설정값에 의해 나눠지며, 실시예 4와 동일한 효과를 얻을 수 있다.
도 6에 도시한 구조를 사용한 이유는, 본 발명에서 취급되는 데이터가 디지탈 형태이기 때문에, 반올림(round off)에 기인하는 오차를 방지하기 위한 것이다.
(실시예 5)
도 7은 본 발명의 실시예 5에 사용되는 비디오 신호의 흑 레벨 검출 회로를 도시하는 블럭도이다. 실시예 5와 실시예 4 사이의 차이점은 실시예 3에 사용된 순환 필터가 실시예 4에 부가된 점이다. 도시하는 바와 같이, 순환 필터는 래치 회로(7c), 증폭기(8b), 증폭기(11), 가산기(10b)로 이루어진다.
실시예 5의 흑 레벨 검출 회로는 실시예 4의 검출 민감도 조정 기능과 실시예 3의 지연 기능 모두를 가지고 있다.
전술한 실시예에 따르면, 본 발명은 잡음의 영향을 받는 일 없이 디지탈 형태인 비디오 신호의 흑 레벨을 정확하게 검출할 수 있다.
본 발명은 전술한 예시적인 실시예와 함께 개시되었지만, 본 발명은 다양한 다른 방법으로 구현될 수 있음을 인식할 수 있다. 따라서, 도면으로 도시되어 개시된 특정 실시예들은 조금도 제한되지 않는다는 것을 알 수 있다. 이러한 실시예의 상세한 설명을 참조하는 것은, 특허청구범위의 범주에 제한되지 않는다.

Claims (13)

  1. 입력 비디오 신호의 흑 레벨을 검출하는 비디오 신호의 흑 레벨 검출 회로에 있어서,
    상기 흑 레벨 검출 회로는,
    (a) 상기 비디오 신호의 흑 레벨 검출 주기동안 상기 비디오 신호의 최소값을 검출하며, 수직 블랭킹 주기동안 상기 최소값을 초기화하기 위한 최소값 갱신 회로와,
    (b) 상기 수직 블랭킹 주기동안 상기 최소값 갱신 회로의 출력을 래치하여 탭 오프하는 래치 회로
    를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  2. 제 1 항에 있어서,
    상기 최소값 갱신 회로는,
    (a) 상기 입력 비디오 신호와 비디오 신호의 현 최소값을 비교하여, 상기 입력 신호가 비디오 신호의 현 최소값보다 작을 때에만 상기 입력 비디오 신호와 비디오 신호의 현 최소값 사이의 차분을 검출하는 차분 검출 회로와,
    (b) 상기 입력 비디오 신호의 흑 레벨 검출 주기동안 상기 차분 검출 회로의 출력을 탭 오프하는 스위칭 회로와,
    (c) 상기 스위칭 회로의 출력을 사용하여 현 최소값을 보정함으로써 비디오 신호의 현 최소값으로부터 갱신된 최소값을 탭 오프하며, 수직 블랭킹 펄스동안 이 갱신된 최소값을 초기화하는 최소값 갱신 회로
    를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  3. 제 2 항에 있어서,
    상기 최소값 갱신 회로는, 상기 차분 검출 회로의 검출 민감도를 설정하는 검출 민감도 설정값을 수신하여, 상기 검출 민감도 설정값을 사용해 상기 스위칭 회로의 출력을 산출함으로써 그의 검출 민감도를 조정하는 비디오 신호의 흑 레벨 검출 회로.
  4. 입력 비디오 신호의 흑 레벨을 검출하는 비디오 신호의 흑 레벨 검출 회로에 있어서,
    상기 흑 레벨 검출 회로는,
    상기 입력 비디오 신호와 상기 비디오 신호의 현 최소값을 비교하여, 상기 입력 비디오 신호가 비디오 신호의 현 최소값보다 작을 때에만 상기 입력 비디오 신호와 상기 비디오 신호의 현 최소값 사이의 차분을 출력하는 차분 검출 회로와,
    상기 입력 비디오 신호의 흑 레벨 검출 주기동안 상기 차분 검출 회로의 출력을 출력하는 스위칭 회로와,
    상기 비디오 신호의 현 최소값을 출력하는 최소값 갱신 회로로서, 수직 블랭킹 펄스 수신시에 비디오 신호의 현 최소값을 갱신하도록 동작하는 상기 최소값 갱신 회로와,
    상기 최소값 갱신 회로의 출력을 수직 블랭킹 주기동안 래치하여 출력하는 래치 수단
    을 포함하는 비디오 신호의 흑 레벨 검출 회로.
  5. 제 4 항에 있어서,
    상기 최소값 갱신 회로는, 상기 차분 검출 회로의 검출 민감도를 설정하는 검출 민감도 설정값을 수신하여, 상기 스위칭 회로의 출력을 상기 검출 민감도 설정값을 사용하여 산출함으로써 그의 검출 민감도를 조정하는 비디오 신호의 흑 레벨 검출 회로.
  6. 제 4 항에 있어서,
    상기 차분 검출 회로는,
    상기 입력 비디오 신호를 A/D 변환하여 제공하는 A/D 변환기와,
    상기 최소값 갱신 회로의 출력으로부터 상기 A/D 변환기의 출력을 감산하는 제 1 감산기와,
    상기 제 1 감산기의 출력이 "0"보다 크지 않을 때 "0"을 출력하고, 다른 경우에는 상기 제 1 감산기의 출력을 출력하는 제 1 리미터를 포함하며,
    상기 스위칭 회로는, 상기 입력 비디오 신호의 흑 레벨을 검출하기 위한 주기를 나타내는 검출 주기 펄스를 수신하도록 동작하며, 상기 검출 주기 펄스가 도달하지 않은 때에는 "0"을 출력하고, 상기 검출 주기 펄스가 도달한 때에는 상기 제 1 리미터의 출력을 출력하기 위한 AND 게이트를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  7. 제 6 항에 있어서,
    상기 최소값 갱신 회로는,
    상기 비디오 신호의 현 최소값 및 최소값의 초기값을 수신하여, 수직 블랭킹 펄스를 수신할 때에는 상기 초기값을 출력하고, 상기 수직 블랭킹 펄스가 없을 시에는 현 최소값을 출력하는 선택기와,
    상기 선택기의 출력 및 상기 스위칭 회로의 출력을 수신하여, 상기 선택기의 출력으로부터 상기 스위칭 회로의 출력을 감산하도록 동작하는 제 2 감산기와,
    상기 제 2 감산기의 출력을 수신하여, 그의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 그 출력을 출력하며, 상기 비디오 신호의 현 최소값을 갱신하도록 동작하는 제 2 리미터를 포함하되,
    상기 래치 수단은, 상기 제 2 리미터의 출력을 수신하도록 동작하며, 상기 수직 블랭킹 펄스 수신시에 상기 제 2 리미터의 출력을 래치하기 위한 래치 회로를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  8. 제 6 항에 있어서,
    상기 최소값 갱신 회로는,
    상기 검출 민감도 설정값 및 현 최소값의 초기값을 수신하여, 상기 검출 민감도 설정값과 상기 초기화된 최소값을 곱하는 곱셈기와,
    상기 비디오 신호의 입력값을 상기 검출 민감도 설정값으로 나누어, 비디오 신호의 현 최소값을 출력하는 제산기와,
    상기 비디오 신호의 현 최소값 및 상기 곱셈기의 출력을 수신하여, 상기 수직 블랭킹 펄스 수신시에 상기 곱셈기의 출력을 출력하며, 상기 수직 블랭킹 펄스가 없을 시에 제 2 리미터의 출력을 출력하는 선택기와,
    상기 선택기의 출력과 상기 스위칭 회로의 출력을 수신하고, 상기 선택기의 출력으로부터 상기 스위칭 회로의 출력을 감산하는 제 2 감산기를 포함하되,
    상기 제 2 리미터는 상기 제 2 감산기의 출력을 수신하여, 상기 제 2 감산기의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 상기 제 2 감산기의 출력을 출력하며,
    상기 래치 수단은, 상기 제 2 리미터의 출력을 수신하도록 동작하고, 상기 수직 블랭킹 펄스 수신시에 상기 제 2 리미터의 출력을 래치하기 위한 래치 회로를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  9. 제 7 항에 있어서,
    상기 래치 수단은, 상기 래치 회로의 출력 및 상기 최소값 갱신 회로의 출력을 가중하여, 이들 두 가중된 출력을 가산하고, 상기 수직 블랭킹 주기동안 가산 결과를 출력하는 비디오 신호의 흑 레벨 검출 회로.
  10. 제 9 항에 있어서,
    상기 래치 수단이 구비하는 순환 필터는,
    상기 수직 블랭킹 펄스를 수신할 때에 입력값을 래치하는 래치 회로와,
    이득 "k"를 가지고, 상기 래치 회로의 출력을 "k"배 증폭하는 제 1 증폭기와,
    이득 "1-k"를 가지고, 상기 제 2 리미터의 출력을 "1-k"배 증폭하는 제 2 증폭기와,
    상기 제 1 증폭기의 출력과 상기 제 2 증폭기의 출력을 가산하여, 상기 래치 회로에 가산 결과를 출력하는 가산기
    를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  11. 제 9 항에 있어서,
    상기 래치 회로가 구비하는 순환 필터는,
    상기 수직 블랭킹 펄스를 수신할 때에 입력값을 래치하는 래치 회로와,
    이득 "k/1-k"를 가지고, 상기 래치 회로의 출력을 "k/1-k"배 증폭하는 제 1 증폭기와,
    상기 증폭기의 출력과 상기 제 2 리미터의 출력을 가산하는 가산기와,
    이득 "1-k"를 가지고, 상기 가산기의 출력을 "1-k"배 증폭하여, 증폭된 결과를 상기 래치 회로에 출력하는 제 2 증폭기
    를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  12. 제 4 항에 있어서,
    상기 차분 검출 회로는,
    상기 입력 비디오 신호를 A/D 변환하여 제공하는 A/D 변환기와,
    상기 최소값 갱신 회로의 출력으로부터 상기 A/D 변환기의 출력을 감산하는 제 1 감산기와,
    상기 제 1 감산기의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 상기 제 1 감산기의 출력을 출력하는 제 1 리미터를 포함하되,
    상기 최소값 갱신 회로는,
    상기 비디오 신호의 현 최소값 및 최소값의 초기값을 수신하여, 수직 블랭킹 펄스를 수신할 때에는 상기 초기값을 출력하고, 상기 수직 블랭킹 펄스가 없을 때에는 현 최소값을 출력하는 선택기와,
    상기 선택기의 출력 및 상기 스위칭 회로의 출력을 수신하고, 상기 선택기의 출력으로부터 상기 스위칭 회로의 출력을 감산하도록 동작하는 제 2 감산기와,
    상기 제 2 감산기의 출력을 수신하여, 그의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 그의 출력을 출력하며, 상기 비디오 신호의 현 최소값을 갱신하도록 동작하는 제 2 리미터를 포함하되,
    상기 스위칭 회로는, 상기 입력 비디오 신호의 흑 레벨을 검출하기 위한 주기를 나타내는 검출 주기 펄스를 수신하도록 동작하며, 상기 검출 주기 펄스가 도달하지 않은 때에는 "0"을 출력하고, 상기 검출 주기 펄스가 도달한 때에는 상기 제 2 감산기의 출력을 출력하기 위한 AND 게이트를 포함하는 비디오 신호의 흑 레벨 검출 회로.
  13. 제 4 항에 있어서,
    상기 차분 검출 회로는,
    상기 입력 비디오 신호를 A/D 변화하여 제공하는 A/D 변환기와,
    상기 최소값 갱신 회로의 출력으로부터 상기 A/D 변환기의 출력을 감산하는 제 1 감산기와,
    상기 제 1 감산기의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 상기 제 1 감산기의 출력을 출력하는 제 1 리미터를 포함하되,
    상기 최소값 갱신 회로는,
    상기 비디오 신호의 현 최소값 및 최소값의 초기값을 수신하여, 수직 블랭킹 펄스를 수신할 때에는 상기 초기값을 출력하며, 상기 수직 블랭킹 펄스가 없을 때에는 현 최소값을 출력하는 선택기와,
    상기 선택기의 출력 및 상기 스위칭 회로의 출력을 수신하되, 상기 선택기의 출력으로부터 상기 스위칭 회로의 출력을 감산하도록 동작하는 제 2 감산기와,
    상기 제 2 감산기의 출력을 수신하여, 그의 출력이 "0"보다 크지 않을 때에는 "0"을 출력하고, 다른 경우에는 그의 출력을 출력하며, 상기 비디오 신호의 현 최소값을 갱신하도록 동작하는 제 2 리미터를 포함하되,
    상기 스위칭 회로는, 상기 입력 비디오 신호의 흑 레벨을 검출하기 위한 주기를 나타내는 검출 주기 펄스를 수신하도록 동작하며, 상기 검출 주기 펄스가 도달하지 않은 때에는 "0"을 출력하고, 상기 검출 주기 펄스가 도달한 때에는 상기 제 2 리미터의 출력을 출력하기 위한 AND 게이트를 포함하는 비디오 신호의 흑 레벨 검출 회로.
KR10-1998-0708869A 1997-03-03 1998-03-02 영상신호의흑레벨검출회로 KR100365847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-47520 1997-03-03
JP4752097 1997-03-03

Publications (2)

Publication Number Publication Date
KR20000065192A true KR20000065192A (ko) 2000-11-06
KR100365847B1 KR100365847B1 (ko) 2003-02-20

Family

ID=12777399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0708869A KR100365847B1 (ko) 1997-03-03 1998-03-02 영상신호의흑레벨검출회로

Country Status (9)

Country Link
US (1) US5920351A (ko)
EP (1) EP0914747B1 (ko)
JP (1) JP4063889B2 (ko)
KR (1) KR100365847B1 (ko)
CN (1) CN1144474C (ko)
BR (1) BR9805923A (ko)
CZ (1) CZ294402B6 (ko)
DE (1) DE69828855T2 (ko)
WO (1) WO1998039928A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669413B2 (ja) * 1999-05-17 2005-07-06 日本電気株式会社 画像表示用アダプタを備えた移動端末と回線品質変化対応方法
US6972866B1 (en) 2000-10-03 2005-12-06 Xerox Corporation Detecting process neutral colors
JP3844430B2 (ja) * 2001-06-26 2006-11-15 三菱電機株式会社 映像信号処理装置および映像信号処理方法
JP3722740B2 (ja) * 2001-11-05 2005-11-30 三菱電機株式会社 映像処理装置及び映像処理方法
FR2859344B1 (fr) * 2003-08-29 2006-01-27 St Microelectronics Sa Dispositif de generation d'un signal d'amelioration de la nettete d'une image video
JP4284538B2 (ja) * 2004-10-19 2009-06-24 ソニー株式会社 再生装置および再生方法
WO2010116445A1 (ja) 2009-03-30 2010-10-14 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976836A (en) * 1975-06-09 1976-08-24 Gte Sylvania Incorporated Automatic black level setting circuit
JPS6043981A (ja) * 1983-08-22 1985-03-08 Sony Corp ビ−ム電流制限回路
JPH0212427A (ja) * 1988-06-30 1990-01-17 Nec Corp テレビジョン信号の最小値検出回路
US5410222A (en) * 1993-08-31 1995-04-25 Thomson Consumer Electronics, Inc. Sample pulse generator for automatic kinescope bias system

Also Published As

Publication number Publication date
JP4063889B2 (ja) 2008-03-19
CZ294402B6 (cs) 2004-12-15
US5920351A (en) 1999-07-06
JP2000513902A (ja) 2000-10-17
CN1217855A (zh) 1999-05-26
DE69828855D1 (de) 2005-03-10
KR100365847B1 (ko) 2003-02-20
DE69828855T2 (de) 2005-06-30
CN1144474C (zh) 2004-03-31
CZ348398A3 (cs) 1999-02-17
BR9805923A (pt) 1999-08-31
EP0914747B1 (en) 2005-02-02
EP0914747A1 (en) 1999-05-12
WO1998039928A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
KR100753232B1 (ko) 이미지센서를 위한 전위신호를 처리하는 방법 및 장치
US7626616B2 (en) Automatic gain control circuit with exposure control circuit
US6195132B1 (en) Noise reduction signal processing circuit and display apparatus
US4926261A (en) Video noise reduction circuit
US6292120B1 (en) Automatic gain control for input to analog to digital converter
JPH04271669A (ja) 階調補正装置
US6922209B1 (en) Imaging apparatus and image signal processing method producing wide dynamic range
JPH05260505A (ja) デジタルａｃｃ回路及びデジタルクロマキラー回路
EP0551189A2 (en) Video signal correction system
KR100365847B1 (ko) 영상신호의흑레벨검출회로
KR910004288B1 (ko) 디지탈 텔레비젼 수상기용 자동 색도 제어 시스템
JPH05336436A (ja) 自動利得制御装置
JPH0630300A (ja) 映像信号処理装置及び非線形信号処理装置
JPH0420178A (ja) 映像信号処理装置
JP2002009620A (ja) ビデオカメラ装置
JP2629928B2 (ja) クロマ信号ノイズリデユーサ
JPH11252580A (ja) ビデオデコーダ及びこれに用いるカラー位相ロックループ
JPH07184110A (ja) Ａｇｃ出力オフセット調節回路
KR19980014689A (ko) 히스토그램을 이용한 감마보정장치
JPH0537951A (ja) デジタルａｃｃ回路
KR920009726B1 (ko) 고선명 tv의 자동이득 조정회로
JPS61220567A (ja) 輪郭補正回路の制御装置
JPH05344527A (ja) ディジタル閉ループ回路
JPH07298284A (ja) 映像信号レベル検出器
JPH02141068A (ja) ディジタル・ノイズリデューサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee