KR20000056495A - 반도체 소자의 게이트 산화막 형성 방법 - Google Patents

반도체 소자의 게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR20000056495A
KR20000056495A KR1019990005853A KR19990005853A KR20000056495A KR 20000056495 A KR20000056495 A KR 20000056495A KR 1019990005853 A KR1019990005853 A KR 1019990005853A KR 19990005853 A KR19990005853 A KR 19990005853A KR 20000056495 A KR20000056495 A KR 20000056495A
Authority
KR
South Korea
Prior art keywords
gas
oxide film
nitrogen
forming
gate oxide
Prior art date
Application number
KR1019990005853A
Other languages
English (en)
Other versions
KR100281135B1 (ko
Inventor
라사균
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990005853A priority Critical patent/KR100281135B1/ko
Priority to US09/442,736 priority patent/US6355579B1/en
Priority to JP2000039864A priority patent/JP2000243961A/ja
Publication of KR20000056495A publication Critical patent/KR20000056495A/ko
Application granted granted Critical
Publication of KR100281135B1 publication Critical patent/KR100281135B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 질소 함유량이 다른 가스를 사용한 제 1,2 차 산화/질화 공정으로 게이트 절연층으로 형성하여 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로, 그 공정은 반도체 기판을 준비하는 공정과,반도체 기판상에 질소가 5% 미만으로 포함된 산소 및 질소 화합물 가스의 분위기하에서 열공정을 진행하여 제 1 차 산화 질화막을 형성하는 공정과,질소가 5%이상으로 포함된 산소 및 질소화합물 가스의 분위기하에서 열공정을 진행하여 제 2 차 산화 질화막을 형성하는 공정을 포함한다.

Description

반도체 소자의 게이트 산화막 형성 방법{Method for forming gate oxide film of semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 질소 함유량이 다른 가스를 사용한 제 1,2 차 산화/질화 공정으로 게이트 절연층으로 형성하여 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.
일반적으로 게이트 산화막 형성 방법에 있어서는 퍼니스(furnace)를 사용한 열산화 공정(thermal oxidation)이 주로 이용되었다.
그러나 열산화 공정에 의한 게이트 산화막이 소자의 고집적화에 따라 요구되는 유전율 특성을 만족시키지 못하여 N2O 또는 No 가스를 사용한 RTP 산화(Rapid Thermal Process oxidation)공정이 새롭게 제시되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 게이트 산화막 형성에 관하여 설명하면 다음과 같다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 게이트 산화막 공정 단면도이다.
RTP 산화공정에 의한 종래 기술의 게이트 산화막 형성 공정은 먼저, 도 1a에서와 같이, 반도체 기판(1)의 소자 격리 영역에 필드 산화 공정으로 소자 격리층(2)을 형성한다.
이어, 상기 소자 격리층(2)에 의해 정의된 활성 영역상에 후속 공정에서 기판에 가해지는 손상을 억제하기 위한 희생 산화막(7)을 형성한다.
여기서, 활성 영역은 NMOS,PMOS 트랜지스터 형성 영역을 포함하고 있다.
그리고 상기 희생 산화막(7)이 형성된 PMOS 트랜지스터 형성 영역상에 포토레지스트(3)층을 형성하여 이를 마스크로 NMOS 트랜지스터가 형성 영역에 p형 웰을 형성하기 위한 불순물을 주입한다.
이어, 도 1b에서와 같이, 상기 포토레지스트(3)층을 제거하고 NMOS 트랜지스터 형성 영역상에 다시 포토레지스트(4)층을 형성하고 이를 마스크로 PMOS 트랜지스터 형성 영역에 n형 웰을 형성하기 위한 불순물을 주입한다.
그리고 도 1c에서와 같이, 웰 확산 공정으로 p형 웰(5),n형 웰(6)을 형성한다.
이어, 도 1d에서와 같이, 상기 n형 웰(6)이 형성된 PMOS 트랜지스터 형성 영역상에 포토레지스트(8)층을 형성하고 트랜지스터의 문턱 전압을 조절하기 위한 불순물 이온을 주입한다.
그리고 도 1e에서와 같이, 상기 포토레지스트(8)층을 제거하고 p형 웰(5)이 형성된 NMOS 트랜지스터 형성 영역상에 다시 포토레지스트(9)층을 형성하고 n형 웰(6)이 형성된 PMOS 트랜지스터 형성 영역에 트랜지스터의 문턱 전압을 조절하기 위한 불순물 이온을 주입한다.
이어, 도 1f에서와 같이, 상기 웰 영역을 형성하기 위한 불순물 주입 공정과 문턱 전압을 조절하기 위한 불순물 이온 주입 공정에서 기판에 가해지는 손상을 방지하기 위한 희생 산화막(7)을 제거한다.
그리고 도 1g-1에서와 같이, 퍼니스를 이용하여 O2가스 분위기에서 건식 산화 공정을 진행하여 게이트 산화막(10)을 형성한다.
또는 파이로 시스템 퍼니스(Pyro system furnace)를 사용하여 습식 산화 공정으로 게이트 산화막을 형성한다.
상기의 산화 방법과 달리 도 1g-2에서와 같이, RTP 장비를 사용하여 N2O 가스 또는 NO 가스 분위기에서 산화/질화(Oxinitridation)공정을 진행하여 질소를 함유하는 게이트 산화막(11)을 형성한다.
도면에 도시되지 않았지만, 후속되는 공정으로 상기와 같은 게이트 산화막(10)(11)이 형성된 반도체 기판(1)의 전면에 폴리 실리콘,베리어 메탈,게이트 금속,게이트 캡핑층을 형성하고 선택적으로 패터닝하여 게이트 라인을 형성한다.
이와 같은 종래 기술의 열산화에 의한 게이트 산화막의 경우에는 소자에서 요구하는 유전율을 만족시키기 위해서 게이트 산화막의 두께가 50Å 이하로 형성해야한다.
그러나 게이트 산화막의 두께가 50Å이하인 경우는 전자 터널링이 일어나서 소자의 동작 특성을 저하시킨다.
이와 같은 문제를 해결하기 위하여 제시된 N2O 가스 또는 NO 가스를 이용한 RTP 산화/질화막의 경우에는 고집적 소자에서 요구되는 유전율을 얻을 수 있다.
이와 같은 종래 기술의 반도체 소자의 게이트 산화막은 다음과 같은 문제가 있다.
첫째, 퍼니스 장비를 이용한 산화막의 경우에는 고집적화 소자에서 요구되는 유전율을 얻기가 힘들고, 유전율을 높이기 위하여 산화막의 두께를 50Å 이하의 두께로 낮추어 형성한 경우는 일렉트론 터널링 현상이 발생하여 게이트 절연층으로 사용할 수 없다.
둘째, RTP 장비를 사용하여 N2O 가스 또는 NO 가스 분위기에서 형성한 산화/질화막의 경우에는 산화/질화막과 기판의 계면 부분에 질소(nitrogen)의 함유량 증가와 계면의 거칠기 증가로 게이트 절연층의 브레이크 다운 전압의 저하 및 누설 전류의 증가에 의한 TDDB(Time Dependent Dielectric Breakdown) 특성이 저하된다.
이는 소자의 신뢰성을 저하시키게 된다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 게이트 산화막의 문제를 해결하기 위하여 안출한 것으로, 질소 함유량이 다른 가스를 사용한 제 1,2 차 산화/질화 공정으로 게이트 절연층으로 형성하여 소자의 동작 특성을 향상시키는데 적당하도록한 반도체 소자의 게이트 산화막 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1g는 종래 기술의 반도체 소자의 게이트 산화막 공정 단면도
도 2a내지 도 2h는 본 발명에 따른 반도체 소자의 게이트 산화막 공정 단면도
도 3a내지 도 3c는 본 발명에 따른 게이트 산화막의 브레이크다운 전압 특성을 나타낸 그래프
도 4a내지 도 4c는 본 발명에 따른 게이트 산화막의 누설 전류 특성을 나타낸 그래프
도 5는 본 발명에 따른 게이트 산화막의 TDDB 특성을 나타낸 그래프
도면의 주요부분에 대한 부호의 설명
21. 반도체 기판 22. 소자 격리층
23a.23b.23c.23d. 포토레지스트 24. 희생 산화막
25. p형 웰 26. n형 웰
27. 제 1 차 산화 질화막 28. 제 2 차 산화 질화막
질소 함유량이 다른 가스를 사용한 제 1,2 차 산화/질화 공정으로 게이트 절연층으로 형성하여 소자의 동작 특성을 향상시키는데 적당하도록한 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법은 반도체 기판을 준비하는 공정과,반도체 기판상에 질소가 5% 미만으로 포함된 산소 및 질소 화합물 가스의 분위기하에서 열공정을 진행하여 제 1 차 산화 질화막을 형성하는 공정과,질소가 5%이상으로 포함된 산소 및 질소 화합물 가스의 분위기하에서 열공정을 진행하여 제 2 차 산화 질화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2h는 본 발명에 따른 반도체 소자의 게이트 산화막 공정 단면도이다.
본 발명에 따른 게이트 산화막 형성 공정은 질소 함유량을 달리한 가스 분위기에서 제 1,2차의 산화/질화 공정을 진행하는 것이다.
즉, 제 1차 산화/질화 공정은 NO/O2가스를 사용하고, 이때 O2가스에 대한 NO가스의 비율은 20% 미만이다.
그리고 제 2차 산화/질화 공정은 NO/O2가스 또는 N2O가스를 사용하고, 이때 NO/O2가스를 사용하는 경우 O2가스에 대한 NO가스의 비율은 20%이상이다.
먼저, 도 2a에서와 같이, 반도체 기판(21)의 소자 격리 영역에 필드 산화 공정으로 소자 격리층(22)을 형성한다.
이어, 상기 소자 격리층(22)에 의해 정의된 활성 영역상에 후속 공정에서 기판에 가해지는 손상을 억제하기 위한 희생 산화막(24)을 형성한다.
여기서, 활성 영역은 NMOS,PMOS 트랜지스터 형성 영역을 포함하고 있다.
그리고 상기 희생 산화막(24)이 형성된 PMOS 트랜지스터 형성 영역상에 포토레지스트(23a)층을 형성하여 이를 마스크로 NMOS 트랜지스터가 형성 영역에 p형 웰을 형성하기 위한 불순물을 주입한다.
이어, 도 2b에서와 같이, 상기 포토레지스트(23a)층을 제거하고 NMOS 트랜지스터 형성 영역상에 다시 포토레지스트(23b)층을 형성하고 이를 마스크로 PMOS 트랜지스터 형성 영역에 n형 웰을 형성하기 위한 불순물을 주입한다.
그리고 도 2c에서와 같이, 웰 확산 공정으로 p형 웰(25),n형 웰(26)을 형성한다.
이어, 도 2d에서와 같이, 상기 p형 웰(25)이 형성된 PMOS 트랜지스터 형성 영역상에 포토레지스트(23c)층을 형성하고 트랜지스터의 문턱 전압을 조절하기 위한 불순물 이온을 주입한다.
그리고 도 2e에서와 같이, 상기 포토레지스트(23c)층을 제거하고 p형 웰(25)이 형성된 NMOS 트랜지스터 형성 영역상에 다시 포토레지스트(23d)층을 형성하고 n형 웰(26)이 형성된 PMOS 트랜지스터 형성 영역에 트랜지스터의 문턱 전압을 조절하기 위한 불순물 이온을 주입한다.
이어, 도 2f에서와 같이, 상기 웰 영역을 형성하기 위한 불순물 주입 공정과 문턱 전압을 조절하기 위한 불순물 이온 주입 공정에서 기판에 가해지는 손상을 방지하기 위한 희생 산화막(24)을 제거한다.
그리고 도 2g에서와 같이, RTP 장비를 이용하여 산화 균일도(Oxidation uniformity)가 우수한 NO/O2가스 분위기에서 제 1차 산화/질화 공정을 진행하여 제 1 차 산화 질화막(27)을 형성한다.
여기서, O2가스에 대한 NO 가스의 비는 20%미만으로 사용한다.
그리고 제 1차 산화/질화 공정시에 전체 가스에 대한 질소만의 함유 비율은 10% 미만이다.
이와 같은 제 1 차 산화/질화 공정시에 O2가스에 대한 NO 가스의 비를 10%로 하여 공정을 진행하는 경우가 가장 우수한 특성을 갖는 게이트 산화막을 형성할 수 있다.
즉, 전체 가스에 대한 질소만의 함유 비율이 5%이하인 경우에서 가장 우수한 특성을 갖는 게이트 산화막을 형성할 수 있다.
이어, 도 2h에서와 같이, N2O 가스 또는 NO/O2가스 분위기에서 제 2차 산화/질화 공정을 실시하여 제 2 차 산화 질화막(28)을 형성한다.
여기서, NO/O2가스를 사용하여 열처리할 경우 O2가스에 대한 NO 가스의 비는 20% 이상으로 사용한다.
그리고 제 1차 산화/질화 공정시에 전체 가스에 대한 질소만의 함유 비율은 10% 이상이다.
이와 같은 제 1 차 산화/질화 공정시에 O2가스에 대한 NO 가스의 비를 60 ~ 70%로 하여 공정을 진행하는 경우가 가장 우수한 특성을 갖는 게이트 산화막을 형성할 수 있다.
즉, 전체 가스에 대한 질소만의 함유 비율이 30 ~ 35%이하인 경우에서 가장 우수한 특성을 갖는 게이트 산화막을 형성할 수 있다.
이와 같은 제 1,2차 산화/질화 공정은 10Torr ~ 760Torr의 압력과 700 ~ 1150℃의 온도에서 공정을 진행한다.
도면에 도시되지 않았지만, 후속되는 공정으로 상기와 같은 게이트 산화막(28)이 형성된 반도체 기판(21)의 전면에 폴리 실리콘,베리어 메탈,게이트 금속,게이트 캡핑층을 형성하고 선택적으로 패터닝하여 게이트 라인을 형성한다.
이와 같은 공정에 의해 형성된 본 발명에 따른 게이트 산화막의 동작 특성에 관하여 설명하면 다음과 같다.
도 3a내지 도 3c는 본 발명에 따른 게이트 산화막의 브레이크다운 전압 특성을 나타낸 그래프이고, 도 4a내지 도 4c는 본 발명에 따른 게이트 산화막의 누설 전류 특성을 나타낸 그래프이고, 도 5는 본 발명에 따른 게이트 산화막의 TDDB 특성을 나타낸 그래프이다.
본 발명에 따른 반도체 소자의 게이트 산화막 형성 공정은 제 1차 산화/질화 공정에서 O2가스에 대한 NO 가스의 비를 20%미만으로 하여 공정을 진행하는데, 이와 같이 제 1차 산화/질화 공정을 하였을 경우 형성되는 산화 질화막은 산화막 성분이 질화막 성분에 비하여 높다.
이와 같이 제 1 차 산화 질화막(27)을 산화막 성분이 높게 형성하는 이유는 다음과 같다.
산화 질화막에서 산화막 성분이 높으면 유전율은 낮아지지만 반도체 기판(21)과 게이트 산화막 사이의 계면 특성을 안정화시키는 역할을 하기 때문이다.
즉, 산화막의 결정 구조가 질화막에 비하여 안정적이기 때문에 계면에서 전하를 포획(charge trap)하는 미결수(dangling bond)가 적기 때문이다.
그리고 제 2차 산화/질화 공정에서 O2가스에 대한 NO 가스의 비를 20% 이상으로 하여 공정을 진행하는데, 이와 같이 제 2차 산화/질화 공정을 하였을 경우 형성되는 산화 질화막은 질화막 성분이 산화막 성분에 비하여 높다.
이와 같이 제 2 차 산화 질화막(28)을 질화막 성분이 높게 형성하는 이유는 막의 유전율을 높일 수 있기 때문이다.
즉, 게이트 절연층을 이상에서와 같은 공정으로 형성하여 반도체 기판(21)과 잇닿는 부분의 제 2 차 산화 질화막(28)은 질소(nitrogen)의 함유가 1 atomic% 이하로 형성되어 반도체 기판(21)과 제 2 차 산화 질화막(28)과의 계면의 거칠기가 작아진다.
이는 산화막 성장시에 사용되는 NO 가스의 함량을 희석하여 제 2 차 산화 질화막(28)을 형성하여 막의 균일도를 향상시켰기 때문이다.
막의 균일도가 향상되어 실제 소자 동작시에 도 3a내지 도 3c에서와 같이 브레이크다운 전압 특성이 좋아진다.
도 3a는 퍼니스 장비를 이용하여 산화막을 65Å의 두께로 형성하였을 경우의 브레이크다운 전압 특성을 나타낸 것이다.
그리고 도 3b는 RTP 장비를 이용하여 N2O 가스 분위기에서 65Å의 두께로 옥시나이트라이드막을 형성한 경우의 브레이크다운 전압 특성을 나타낸 것이다.
이에 비하여 브레이크다운 접압 특성이 향상된 것을 보여주고 있는 도 3c는 본 발명의 실시예에서와 같이 RTP 장비를 이용하여 제 1 차 산화질화막을 형성하고, 다시 NO 가스의 함량을 희석하여 제 2 차 산화질화막을 형성하여 반도체 기판(21)과의 계면에 질소(nitrogen)의 함류량이 1 atomic% 이하가 되도록한 것이다.
그래프의 x축은 브레이크다운 전압을 나타내는 것으로, MV/cm에서 MV는 Mega Voltage를 나타낸 것이고, cm는 게이트 절연막의 두께를 cm 단위로 환산한 것이다.
y축은 전체 소자중에서 브레이크다운된 소자의 비율을 나타낸것이고, 퍼니스SiO2,RTN N2O oxide, 및 본 발명의 RTP oxide의 브레이크다운 전압 특성을 비교한다.
그래프의 해석은 브레이크다운 전압이 높은값에서 브레이크다운되는 소자의 비율이 높을수록 양질의 게이트 절연막을 가진 것으로 판단한다.
본 발명의 경우 18MV에서 브레이크다운되어 다른 방법에 의해 형성된 게이트절연막보다 내압특성이 좋은 것으로 나타난다.
그리고 제 2 차 산화 질화막을 게이트 절연층으로 사용하는 본 발명의 실시예에서는 누설 전류 특성이 향상되는 것을 알 수 있다.
도 4a는 퍼니스 장비를 이용하여 65Å 두께의 산화막을 형성한 경우를 나타낸 것이고, 도 4b는 RTP 장비를 이용하여 N2O 가스 분위기에서 65Å 두께로 옥시 나이트라이드막을 형성한 경우의 누설 전류 발생 빈도를 나타낸 것이다.
이에 비하여 본 발명은 도 3c에서와 같이 누설 전류 특성이 향상되었음을 알 수 있다.
게이트 절연막에 따른 누설 전류 특성 그래프의 x축은 누설 전류(A/cm2에서 A는 전류 단위,cm2은 게이트 절연막의 면적을 cm2으로 환산한 것임.),y축은 전체 소자중에서 누설 전류가 발생한 소자의 비율을 나타내며 퍼니스SiO2,RTN N2O oxide, 및 본 발명의 RTP oxide의 누설전류 특성을 비교한다.
그래프의 해석은 누설 전류가 낮은값에서 발생하는 소자의 비율이 높을수록 양질의 게이트 절연막을 가진 것으로 본 발명의 경우 10E19에서 누설 전류가 발생하기 시작하는 것으로 다른 방법에 의해 형성된 게이트 절연막 보다 누설 전류가 작게 발생하는 것으로 나타난다.
그리고 도 5는 게이트 절연층의 계면 거칠기가 좋아져 TDDB 특성이 향상되어진 것을 나타낸 것으로, 유전막의 브레이크 다운에 따른 시간을 나타낸 것이다.
여기서, 유전막에 축적되는 전하가 많을수록 견디는 시간이 많다.
그래프의 X축은 Qbd(charge breakdown C/cm2)는 브레이크다운되는 전하의 양을 나타내고 y축은 전체 소자중에서 브레이크다운되는 비율을 나타낸 것이다.
그래프의 해석은 브레이크다운시 유전막내에 전하를 많이 가지고 있는 것이 양질의 게이트 절연막이라 판단한다.
도 5에서 ㉮는 퍼니스 장비를 이용하여 65Å 두께의 산화막을 형성한 경우를 나타낸 것이고, ㉯는 RTP 장비를 이용하여 N2O 가스 분위기에서 65Å 두께로 옥시 나이트라이드막을 형성한 경우의 TDDB특성을 나타낸 것이다.
그리고 ㉰는 본 발명에 따른 게이트 산화막의 TDDB특성을 나타낸 것으로, 가장 좋은 특성을 갖는 것을 알 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법은 다중의 산화질화막을 게이트 절연층으로 형성하여 다음과 같은 효과가 있다.
첫째, 반도체 기판과의 계면에 함유되는 질소의 함량이 1 atomic% 이하로 게이트 절연층이 형성되어 표면 거칠기가 좋아진다.
이는 게이트 절연층의 TDDB 특성이 좋아진다는 것을 의미하는 것으로 소자의 신뢰성을 높이는 효과가 있다.
둘째, 게이트 산화막의 균일도를 향상시키므로써 브레이크다운 전압 특성이 향상되고, 누설 전류가 감소하는 효과가 있다.
셋째, 제 1 차 산화 질화막에서 산화막 성분을 높게하고, 제 2 차 산화 질화막에서 질화막 성분을 높게하여 반도체 기판과 게이트 산화막 사이의 계면 특성을 안정화시키고, 상층부에서 막의 유전율을 높일 수 있기 때문에 소자의 동작 특성을 향상시키는 효과가 있다.

Claims (5)

  1. 반도체 기판을 준비하는 공정과,
    반도체 기판상에 질소가 5% 미만으로 포함된 산소 및 질소 화합물 가스의 분위기하에서 열공정을 진행하여 제 1 차 산화 질화막을 형성하는 공정과,
    질소가 5%이상으로 포함된 산소 및 질소화합물 가스의 분위기하에서 열공정을 진행하여 제 2 차 산화 질화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  2. 제 1 항에 있어서, 제 1 차 산화 질화막 형성 공정은 NO/O2가스 분위기에서 O2가스에 대한 NO 가스의 비를 20%이하로 사용하여 진행하고 2차 열산화 공정은 NO/O2가스 분위기에서 O2가스에 대한 NO 가스의 비를 20% 이상으로 사용하여 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  3. 제 1 항에 있어서, 1,2차 열산화 공정을 RTP 장비를 사용하여 10Torr ~ 760Torr의 압력과 700 ~ 1150℃의 온도에서 공정을 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  4. 제 1 항에 있어서, 반도체 기판에 접하는 게이트 절연막의 하층부의 질소 함유량이 1 atomic% 이하가 되도록하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  5. 반도체 기판을 준비하는 공정과,
    반도체 기판상에 질소가 5%미만으로 포함된 산소 및 질소 화합물 가스의 분위기하에서 열공정을 진행하여 제 1 차 산화 질화막을 형성하는 공정과,
    산소가 포함된 질소화합물 가스의 분위기하에서 열공정을 진행하여 제 2 차 산화 질화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
KR1019990005853A 1999-02-22 1999-02-22 반도체 소자의 게이트 산화막 형성 방법 KR100281135B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990005853A KR100281135B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 게이트 산화막 형성 방법
US09/442,736 US6355579B1 (en) 1999-02-22 1999-11-18 Method for forming gate oxide film in semiconductor device
JP2000039864A JP2000243961A (ja) 1999-02-22 2000-02-17 半導体素子のゲート酸化膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990005853A KR100281135B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20000056495A true KR20000056495A (ko) 2000-09-15
KR100281135B1 KR100281135B1 (ko) 2001-02-01

Family

ID=19574788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005853A KR100281135B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 게이트 산화막 형성 방법

Country Status (3)

Country Link
US (1) US6355579B1 (ko)
JP (1) JP2000243961A (ko)
KR (1) KR100281135B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400323B1 (ko) * 2001-11-01 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
KR100515054B1 (ko) * 2002-11-19 2005-09-14 삼성전자주식회사 씨모스 반도체 소자 및 그 형성방법
KR100864931B1 (ko) * 2007-06-19 2008-10-22 주식회사 동부하이텍 반도체소자의 게이트 산화막 형성방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094707B1 (en) * 2002-05-13 2006-08-22 Cypress Semiconductor Corporation Method of forming nitrided oxide in a hot wall single wafer furnace
US7396776B2 (en) * 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
US7932152B2 (en) * 2008-02-05 2011-04-26 Chartered Semiconductor Manufacturing, Ltd. Method of forming a gate stack structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559729A (en) * 1978-10-27 1980-05-06 Fujitsu Ltd Forming method of semiconductor surface insulating film
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
KR970009863B1 (ko) * 1994-01-22 1997-06-18 금성일렉트론 주식회사 반도체 소자의 실리콘절연막형성방법
US5405806A (en) * 1994-03-29 1995-04-11 Motorola Inc. Method for forming a metal silicide interconnect in an integrated circuit
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US6207587B1 (en) * 1997-06-24 2001-03-27 Micron Technology, Inc. Method for forming a dielectric
US6235590B1 (en) * 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400323B1 (ko) * 2001-11-01 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
KR100515054B1 (ko) * 2002-11-19 2005-09-14 삼성전자주식회사 씨모스 반도체 소자 및 그 형성방법
KR100864931B1 (ko) * 2007-06-19 2008-10-22 주식회사 동부하이텍 반도체소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
KR100281135B1 (ko) 2001-02-01
US6355579B1 (en) 2002-03-12
JP2000243961A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US5712208A (en) Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
JP4317523B2 (ja) 半導体装置及びこれの製造方法
KR100437651B1 (ko) 신뢰할 수 있는 초박막 옥시나이트라이드 형성 공정
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
EP0690487B1 (en) Methods for forming oxide films
KR100618815B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US6033998A (en) Method of forming variable thickness gate dielectrics
KR100304083B1 (ko) Mis구조를가진반도체장치의제조방법
US7138692B2 (en) Semiconductor device
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
KR100400249B1 (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR100281135B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2002151684A (ja) 半導体装置及びその製造方法
US20050158932A1 (en) Method of manufacturing semiconductor device
US20020168828A1 (en) Method of reducing threshold voltage shifting of a gate
JP3681525B2 (ja) 半導体装置の製造方法
KR100444918B1 (ko) 반도체 장치의 제조 방법
JP2004207560A (ja) 半導体装置およびその製造方法
KR100603510B1 (ko) 반도체 소자의 제조 방법
US7081419B2 (en) Gate dielectric structure for reducing boron penetration and current leakage
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR100247904B1 (ko) 반도체 장치의 제조방법
KR100486825B1 (ko) 반도체 소자의 제조방법
KR100940440B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee