KR20000047011A - Photographic etching method of thin film and a fabrication method of thin film transistor substrate for liquid crystal display using it - Google Patents
Photographic etching method of thin film and a fabrication method of thin film transistor substrate for liquid crystal display using it Download PDFInfo
- Publication number
- KR20000047011A KR20000047011A KR1019980063758A KR19980063758A KR20000047011A KR 20000047011 A KR20000047011 A KR 20000047011A KR 1019980063758 A KR1019980063758 A KR 1019980063758A KR 19980063758 A KR19980063758 A KR 19980063758A KR 20000047011 A KR20000047011 A KR 20000047011A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- layer
- pattern
- liquid crystal
- crystal display
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 title claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 239000000463 material Substances 0.000 claims abstract description 106
- 238000002834 transmittance Methods 0.000 claims abstract description 61
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 77
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims 1
- 230000035699 permeability Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 153
- 239000003990 capacitor Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000003860 storage Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 16
- 239000011651 chromium Substances 0.000 description 15
- 229910052804 chromium Inorganic materials 0.000 description 13
- 239000004020 conductor Substances 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 9
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010012735 Diarrhoea Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
Description
본 발명은 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a method of etching a thin film and a method of manufacturing a thin film transistor substrate for a liquid crystal display device using the same.
일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 모두에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다.In general, a liquid crystal display device is composed of two substrates, and two or more kinds of electrodes for generating an electric field are formed on one or both of the substrates to display an image by adjusting a voltage applied to the electrodes.
두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 본 발명자의 대한민국 특허출원 제95-189호에서와 같이, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다.Among the two substrates, the thin film transistor substrate for a liquid crystal display device has a basic structure of a thin film transistor formed on the substrate and a pixel electrode controlled thereby, as in the present inventors patent application No. 95-189.
이 특허출원에서와 같이 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가, 앞의 제95-189호에서도 나타난 바와 같이, 제조 원가를 결정하는 중요한 요소이다.As in this patent application, a thin film transistor substrate is manufactured through film formation and photolithography processes of a thin film over several layers, and photolithography recovery represents a number of manufacturing processes. Therefore, how stable a device is formed through a small number of photolithography processes is an important factor in determining the manufacturing cost, as also shown in the aforementioned No. 95-189.
그런데, 실제로 액정 표시장치의 기판을 완성하기 위하여서는 각각의 박막 트랜지스터에 전기적인 신호를 전달하기 위한 배선들이 필요하고 각 배선들을 외부의 구동 회로에 전기적으로 접속시키기 위한 패드가 반드시 필요하기 때문에, 패드를 포함한 제조 공정을 제시하여야 한다. 그러나, 특허출원 제95-189호는 박막 트랜지스터만을 제조하는 공정에 대해서 기재하고 있다.However, in order to actually complete the substrate of the liquid crystal display device, wirings for transmitting an electrical signal to each thin film transistor are required, and a pad for electrically connecting each wiring to an external driving circuit is necessary. The manufacturing process should be presented. However, Patent Application No. 95-189 describes a process for manufacturing only thin film transistors.
또 다른 종래 기술로서, A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에 4 장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 기재되어 있다. 그러나, 여기에서도 패드에 대한 언급이 없다. 한편, 화소에 인가된 전압을 오랫동안 보존하기 위하여 유지 축전기를 형성하는 경우가 일반적이며, 유지 축전기는 게이트 전극 및 게이트선과 동일한 층으로 만들어진 유지 용량 전극과 보호막 위에 형성된 화소 전극을 중첩시켜 만든다. 그런데, 여기에서 유지 용량 전극은 게이트 절연막, 반도체층 및 보호막으로 덮여 있으며, 화소 전극은 하부의 게이트 절연막 없이 직접 기판 위에 형성되어 있기 때문에, 화소 전극을 유지 용량 전극과 중첩시키기 위해서는 화소 전극을 기판 바로 위에서부터 게이트 절연막, 반도체층 및 보호막으로 이루어진 삼층막 위에 바로 올려야 하기 때문에 단차가 심해져 단선이 생길 우려가 있다.As another prior art, A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han et al., Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1) Display ”) to fabricate thin film transistors using four masks. However, there is no mention of the pad here either. On the other hand, it is common to form a storage capacitor in order to preserve the voltage applied to the pixel for a long time, and the storage capacitor is made by superposing a pixel electrode formed on the passivation layer and a storage capacitor electrode made of the same layer as the gate electrode and the gate line. However, since the storage capacitor electrode is covered with the gate insulating film, the semiconductor layer, and the protective film, and the pixel electrode is formed directly on the substrate without the lower gate insulating film, in order to overlap the pixel electrode with the storage capacitor electrode, the pixel electrode is directly placed on the substrate. Since it must be placed directly on the three-layer film made of the gate insulating film, the semiconductor layer, and the protective film from above, there is a fear that the step becomes severe and a disconnection may occur.
한편, 제95-189호에 나타난 바와 같이, 종래의 일반적인 사진 식각 공정은 감광막을 두 부분, 즉 빛에 조사되는 부분과 그렇지 아니한 부분으로 나누어 노광시킨 후 현상함으로써, 감광막이 아예 없거나 일정한 두께로 존재하며, 이에 따라 식각 깊이도 일정하다. 그러나, "아시아 디스플레이"에는 특정 부분에만 그리드(grid)가 있는 마스크를 써서 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛이 양을 줄여 다른 부분보다 두께가 작은 부분이 있는 감광막 패턴을 형성하는 기술이 기재되어 있다. 이러한 상태에서 식각을 하면 감광막 하부막들의 식각 깊이가 달라지게 되는 것이다.On the other hand, as shown in No. 95-189, in the conventional general photolithography process, the photoresist film is divided into two parts, that is, the part irradiated to light and the part that is not exposed, and then developed. As a result, the etching depth is also constant. However, in an "Asian display", a photosensitive film is exposed by using a mask having a grid in only a specific part, thereby reducing the amount of light emitted to the grid part to form a photosensitive film pattern having a part having a thickness smaller than that of other parts. Techniques are described. When etching in this state, the etching depth of the lower photoresist layer is changed.
이와 같이, 제95-189호의 경우에 사용한 종래의 식각 공정은 하나의 사진 식각 공정에서 식각 깊이를 조절할 수 없는 문제점이 있고, 아시아 디스플레이의 경우에는 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다.As described above, the conventional etching process used in the case of No. 95-189 has a problem in that the etching depth cannot be adjusted in one photolithography process, and in the case of an Asian display, the area that can be treated as a grid mask is limited. Even if the region cannot be processed or can be diarrhea, it is difficult to process to have a uniform etching depth as a whole.
또한, 미국특허 제4,231,811호, 제5,618,643호, 제4,415,262호 및 일본국 특허공개공보 소화61-181130호 등에도 그리드 광마스크를 이용하여 노광하거나, 광마스크의 차단층 두께를 조절하여 투과율을 다르게 함으로써 형성된 감광막의 두께차를 이용하는 이온 주입 및 박막 식각 방법 등이 공지되어 있으나 이들 또한 동일한 문제점을 가지고 있다.In addition, U.S. Patent Nos. 4,231,811, 5,618,643, 4,415,262, and Japanese Patent Laid-Open No. 61-181130 are also exposed by using a grid optical mask or by varying the transmittance by adjusting the thickness of the photomask. Ion implantation and thin film etching methods using the thickness difference of the formed photosensitive film are known, but these also have the same problem.
또한 이러한 광마스크의 제조 방법에 대한 구체적인 언급이 없다.In addition, there is no specific reference to the manufacturing method of such a photomask.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 광마스크의 새로운 제조 방법을 제시하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a new method for manufacturing an optical mask for a liquid crystal display device.
도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,1 is a diagram illustrating regions of a substrate for manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,FIG. 2 is a layout view schematically illustrating elements and wirings formed in one thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,3 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and is an enlarged view of one pixel and pads in FIG. 2.
도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ'선을 따라 잘라 도시한 단면도이고,4 and 5 are cross-sectional views of the thin film transistor substrate shown in FIG. 3 taken along lines IV-IV 'and V-V'.
도 6a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,6A is a layout view of a thin film transistor substrate at a first stage of manufacture in accordance with an embodiment of the invention,
도 6b 및 6c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,6B and 6C are cross-sectional views taken along the lines IVb-IVb 'and IVc-IVc' in FIG. 4A, respectively.
도 7a는 도 6a 내지 6c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,FIG. 7A is a layout view of a thin film transistor substrate in the following steps of FIGS. 6A to 6C;
도 7b 및 7c는 각각 도 7a에서 Ⅶb-Ⅶb' 선 및 Ⅶc-Ⅶc' 선을 따라 잘라 도시한 단면도이며,7B and 7C are cross-sectional views taken along the lines 'b-'b' and 'c-'c' in FIG. 7A, respectively.
도 8a는 도 7a 내지 7c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,FIG. 8A is a layout view of a thin film transistor substrate in the following steps of FIGS. 7A to 7C;
도 8b 및 8c는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도이며,8B and 8C are cross-sectional views taken along the lines 'b-'b' and 'c-'c' in FIG. 8A, respectively.
도 9a 및 9b, 도 10a 및 10b와 도 11은 각각 도 8a 내지 8c의 단계에서 사용되는 광마스크의 구조를 도시한 단면도이고,9A and 9B, 10A and 10B and 11 are cross-sectional views showing the structure of the photomask used in the steps of FIGS. 8A to 8C, respectively.
도 12a 및 12b, 도 13a 및 13b는 각각 도 8a 내지 8c의 단계에서 사용되는 광마스크의 제조 방법을 도시한 단면도이고,12A and 12B and 13A and 13B are cross-sectional views illustrating a method of manufacturing an optical mask used in the steps of FIGS. 8A to 8C, respectively.
도 14a 및 14b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 8b 및 도 8c 다음 단계에서의 단면도이며,14A and 14B are cross-sectional views taken along the lines 'b-'b' and 'c-'c' in FIG. 8A, respectively, and are cross-sectional views at the next steps of FIGS. 8B and 8C;
도 15a 및 15b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 14a 및 도 14b 다음 단계에서의 단면도이다.15A and 15B are cross-sectional views taken along the lines 'b-'b' and 'c-'c' in FIG. 8A, respectively, and are cross-sectional views of the next steps of FIGS. 14A and 14B.
본 발명은 위와 같은 과제를 해결하기 위하여, 두 개 이상의 층을 적층하고 상부층부터 차례로 패터닝하여 위치에 따라 투과율이 광마스크를 제작한다.The present invention, in order to solve the above problems, by stacking two or more layers and patterning sequentially from the top layer to produce a photomask having a transmittance according to the position.
본 발명에 따르면, 광마스크용 기판 위에 제1 물질층 및 제2 물질층을 차례로 적층한 후, 제2 물질층과 제1 물질층을 차례로 패터닝하여 광마스크의 위치에 따라 서로 다른 값의 적어도 제1 내지 제3 투과율을 가지도록 한다.According to the present invention, the first material layer and the second material layer are sequentially stacked on the substrate for the photomask, and then the second material layer and the first material layer are patterned in sequence to form at least a different value according to the position of the photomask. It has 1 to 3rd transmittance.
이때 제1 내지 제3 투과율은 각각 3 % 이하, 10 % 내지 80 %, 90 % 이상일 수 있다.In this case, the first to third transmittances may be 3% or less, 10% to 80%, or 90% or more, respectively.
또한 제2 물질층 위에 제3 물질층을 형성하고 패터닝할 수 있으며, 그러면 광마스크는 위치에 따라 제1 내지 제3 투과율 외에도 이와 다른 값의 제4 투과율을 가지게 된다. 이때 제1 내지 제4 투과율은 각각 3 % 이하, 10 % 내지 30 %, 30 % 내지 80 %, 90 % 이상, 특히 각각 3 % 이하, 10 % 내지 30 %, 30 % 내지 70 %, 90 % 이상일 수 있으며, 1 % 이하, 10 % 내지 40 %, 40 % 내지 70 %, 90 % 이상일 수도 있다.In addition, the third material layer may be formed and patterned on the second material layer, and the photomask may have a fourth transmittance of a different value in addition to the first to third transmittances depending on the position. In this case, the first to fourth transmittances are 3% or less, 10% to 30%, 30% to 80%, 90% or more, particularly 3% or less, 10% to 30%, 30% to 70%, or 90% or more, respectively. It may be 1% or less, 10% to 40%, 40% to 70%, 90% or more.
본 발명의 또다른 특징을 보면, 제1 내지 제3 영역을 가지고 있는 광마스크용 기판 위에 제1 물질과 제2 물질층을 연속하여 적층하고, 제2 물질층 중 제1 및 제2 영역에 위치한 부분을 제거한 후, 제1 물질층 중 제1 영역에 위치한 부분을 제거한다. 이리하면, 제1 영역에는 제1 및 제2 물질층이 존재하지 않고, 제2 영역에는 제1 물질층만 존재하며, 제3 영역에는 제1 및 제2 물질층이 모두 존재하게 된다.According to another feature of the present invention, a first material layer and a second material layer are successively stacked on a photomask substrate having first to third regions, and are positioned in the first and second regions of the second material layer. After removing the portion, the portion located in the first region of the first material layer is removed. Thus, the first and second material layers do not exist in the first region, only the first material layer exists in the second region, and both the first and second material layers exist in the third region.
제1 및 제2 물질층은 사진 식각 방법으로 제거할 수 있으며, 이때 제1 및 제2 물질층은 서로 다른 식각비를 가지고 있는 것이 바람직하다. 이와는 달리 제1 물질층과 제2 물질층의 사이에 제2 물질층의 일부를 제거할 때 상기 제1 물질층이 함께 제거되는 것은 방지하는 역할을 하는 식각 저지층을 둘 수도 있다. 식각 저지층은 제1 물질층의 일부를 제거할 때 그 상부 부분이 함께 제거될 수 있다.The first and second material layers may be removed by a photolithography method, wherein the first and second material layers preferably have different etching ratios. Alternatively, an etch stop layer may be provided between the first material layer and the second material layer to prevent the first material layer from being removed together when the portion of the second material layer is removed. The etch stop layer may be removed together with its upper portion when removing a portion of the first material layer.
본 발명의 구체적인 실시예에 따르면, 이러한 광마스크는 게이트 배선, 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴, 데이터 배선, 채널 보호막 패턴 및 화소 전극으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 상기 게이트 절연막 패턴을 상기 반도체층 패턴, 상기 접촉층 패턴, 상기 데이터 배선, 상기 채널 보호막 패턴 및 상기 화소 전극 중 적어도 어느 하나와 함께 한 번의 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 사용될 수 있다.According to a specific embodiment of the present invention, such a photomask is a thin film transistor substrate for a liquid crystal display device comprising a gate wiring, a gate insulating film pattern, a semiconductor layer pattern, a contact layer pattern, a data wiring, a channel protective film pattern and a pixel electrode. The gate insulating layer pattern is formed in at least one of the semiconductor layer pattern, the contact layer pattern, the data line, the channel passivation layer pattern, and the pixel electrode in a single etching process. Can be used for
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
본 실시예는 이러한 목적을 달성하기 위하여, 게이트 패드를 드러내는 접촉창을 다른 하나 혹은 복수의 박막과 동시에 패터닝하되, 화면 표시부에서는 다른 박막만 패터닝하고 게이트 절연막을 남기고 게이트 패드부에서는 게이트 절연막을 완전히 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.In order to achieve the above object, the present invention is to simultaneously pattern the contact window exposing the gate pad with one or more thin films, but patterning only another thin film on the screen display part, leaving the gate insulating film and completely removing the gate insulating film on the gate pad part. The manufacturing method of the thin film transistor substrate for liquid crystal display devices is demonstrated.
먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.First, the structure of a thin film transistor substrate according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5.
도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 4 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로 등이 배치된다.As shown in FIG. 1, several panel regions for a liquid crystal display are simultaneously formed on one insulating substrate. For example, as shown in FIG. 1, four liquid crystal display panel regions 110, 120, 130, and 140 are formed in one glass substrate 1, and the panel region is a thin film transistor panel. Reference numerals 110, 120, 130, and 140 include screen displays 111, 121, 131, and 141 made up of a plurality of pixels, and peripheral parts 112, 122, 132, and 142. Thin film transistors, wirings, and pixel electrodes are repeatedly arranged in the form of a matrix in the screen display units 111, 121, 131, and 141, and elements connected to driving elements in the peripheral portions 112, 122, 132, and 142. That is, pads and other static electricity protection circuits are disposed.
그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(111, 121, 131, 141) 및 주변부(112, 122, 132, 142)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 기판이 완성되는 것이다.However, when forming such a liquid crystal display device, a stepper exposure device is usually used, and when the exposure device is used, the screen display parts 111, 121, 131, and 141 and the peripheral parts 112, 122, 132, and 142 are divided into various zones. The photosensitive film coated on the thin film is exposed using the same mask or another photomask for each zone, and after exposure, the entire substrate is developed to form a photosensitive film pattern, and then a specific thin film pattern is formed by etching the lower thin film. By repeatedly forming such a thin film pattern, a thin film transistor substrate for a liquid crystal display device is completed.
도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.FIG. 2 is a layout view schematically illustrating an arrangement of a thin film transistor substrate for a liquid crystal display device formed in one panel region in FIG. 1.
도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(82)과 게이트선(22) 및 데이터선(62)을 포함하는 배선 등이 형성되어 있다. 화면 표시부 바깥의 주변부에는 게이트선(22) 끝에 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있고, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(22) 및 데이터선(62)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(4) 및 데이터선 단락대(5)가 배치되어 있으며, 게이트선 단락대(4) 및 데이터선 단락대(5)는 단락대 연결부(6)를 통하여 전기적으로 연결되어 있다. 이 단락대(4, 5)는 나중에 제거되며, 이들을 제거할 때 기판을 절단하는 선이 도면 부호 2이다. 설명하지 않은 도면 부호 7은 접촉창으로서 게이트선 단락대(4) 및 데이터선 단락대(5)와 절연막(도시하지 않음)을 사이에 두고 있는 단락대 연결부(6)를 연결하기 위하여 절연막에 뚫려 있다.As shown in FIG. 2, the screen display unit surrounded by the line 1 includes a plurality of thin film transistors 3, a pixel electrode 82, a gate line 22, and a data line (electrically connected to each of the thin film transistors 3). A wiring including 62) is formed. A gate pad 24 connected to the gate line 22 and a data pad 64 connected to the data line 62 are disposed at the periphery of the outside of the screen display, and the gate line 22 is disposed to prevent device destruction due to electrostatic discharge. Gate line shorting bar 4 and data line shorting band 5 for electrically connecting the data line 62 and the data line 62 to an equipotential, respectively. The line short circuit board 5 is electrically connected via the short circuit board connection part 6. These short-circuit bands 4 and 5 are later removed, and the line cutting the substrate when removing them is denoted by reference numeral 2. Reference numeral 7, which is not explained, is drilled through the insulating film to connect the shorting line connecting portion 6 between the gate line shorting band 4 and the data line shorting band 5 and the insulating film (not shown) as a contact window. have.
도 3 내지 도 5는 도 3에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4 및 도 5는 도 3에서 Ⅳ-Ⅳ' 선과 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도이다.3 to 5 are enlarged views of thin film transistors, pixel electrodes, wirings, and peripheral pads of the screen display unit of FIG. 3, FIG. 3 is a layout view, and FIGS. 4 and 5 are lines IV-IV ′ of FIG. 3. A cross-sectional view taken along the line VV '.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.First, a gate made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten (MoW) alloy, chromium (Cr), tantalum (Ta) or the like on the insulating substrate 10. Wiring is formed. The gate wiring is connected to the scan signal line or the gate line 22 extending in the horizontal direction and the gate line 22 and the gate pad 24 and the gate which receive the scan signal from the outside and transmit the scan signal to the gate line 22. A gate electrode 26 of the thin film transistor that is part of the line 22.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wirings 22, 24, and 26 may be formed in a single layer, but may also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) or Al / Mo Bilayers are an example.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.A gate insulating film 30 made of silicon nitride (SiN x ) is formed on the gate wirings 22, 24, and 26 to cover the gate wirings 22, 24, and 26.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 실리사이드 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.Semiconductor patterns 42 and 48 made of semiconductors such as hydrogenated amorphous silicon are formed on the gate insulating layer 30, and high concentrations of n-type impurities such as phosphorus (P) are formed on the semiconductor patterns 42 and 48. An ohmic contact layer pattern or an intermediate layer pattern 55, 56, or 58 formed of amorphous silicon or silicide doped with is formed.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 게이트선(22)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 축전기용 도전체 패턴(68)은 후술할 화소 전극(82)과 연결되어 유지 축전기를 이룬다. 그러나, 화소 전극(82)과 게이트선(22)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(68)을 형성하지 않을 수도 있다.On the contact layer patterns 55, 56, and 58, a data line made of a conductive material such as Mo or MoW alloy, Cr, Al or Al alloy, and Ta is formed. The data line is a thin film transistor which is a branch of the data line 62 formed in the vertical direction, the data pad 64 connected to one end of the data line 62 to receive an image signal from the outside, and the data line 62. A drain electrode of the thin film transistor including a data line portion formed of the source electrode 65 of the thin film transistor, and separated from the data line portions 62, 64, and 65 and positioned opposite to the source electrode 65 with respect to the gate electrode 26. Also included is a conductor pattern 68 for a storage capacitor which is positioned over the 66 and the gate line 22. The conductive pattern 68 for the storage capacitor is connected to the pixel electrode 82 to be described later to form a storage capacitor. However, the conductive capacitor pattern 68 for the storage capacitor may not be formed if the storage capacitor of sufficient size can be obtained only by the superposition of the pixel electrode 82 and the gate line 22.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.The data lines 62, 64, 65, 66, and 68 may be formed in a single layer like the gate lines 22, 24, and 26, but may be formed in a double layer or a triple layer. Of course, when forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.The contact layer patterns 55, 56, and 58 serve to lower the contact resistance between the semiconductor patterns 42 and 48 below and the data lines 62, 64, 65, 66, and 68 above them. It has the same form as (62, 64, 65, 66, 68). That is, the data line part intermediate layer pattern 55 is the same as the data line parts 62, 64 and 65, the drain electrode intermediate layer pattern 56 is the same as the drain electrode 66, and the storage capacitor intermediate layer pattern 58 is It is the same as the conductor pattern 68 for holding capacitors.
한편, 반도체 패턴(42, 48)은 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 유사한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 한편, 반도체 패턴(42)은 주변부로도 연장되어 주변부 전체에 걸쳐 형성되어 있다.On the other hand, the semiconductor patterns 42 and 48 have a shape similar to that of the data lines 62, 64, 65, 66, and 68 and the contact layer patterns 55, 56, and 57. Specifically, the semiconductor capacitor 48 for the storage capacitor has the same shape as the conductor pattern 68 for the storage capacitor and the contact layer pattern 58 for the storage capacitor, but the semiconductor pattern 42 for the thin film transistor has data wiring and contact. It is different from the rest of the layer pattern. That is, the data line parts 62, 64, 65, in particular, the source electrode 65 and the drain electrode 66 are separated from the channel portion C of the thin film transistor, and the contact layer pattern for the data line intermediate layer 55 and the drain electrode is separated. Although 56 is also separated, the semiconductor pattern 42 for thin film transistors is not disconnected here and is connected to generate a channel of the thin film transistor. On the other hand, the semiconductor pattern 42 also extends to the periphery and is formed over the entire periphery.
데이터선부(62, 64, 65) 및 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)을 가지고 있다. 보호막(70)은 또한 게이트 절연막(30) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉창(72)을 가지고 있으며, 게이트선(22) 중에서 데이터선(62)과 중복되는 부분을 제외한 나머지 부분은 덮고 있지 않다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.The data line portions 62, 64, and 65, the drain electrode 66, and the semiconductor pattern 42 are covered by the passivation layer 70, and the passivation layer 70 exposes a contact window exposing the drain electrode 66 and the data pad 64. Has (71, 73). The passivation film 70 also has a contact window 72 exposing the gate pad 24 together with the gate insulating film 30 and the semiconductor pattern 42, and a portion of the gate line 22 overlapping the data line 62. Except for the rest is not covered. The passivation layer 70 may be formed of an organic insulating material such as silicon nitride or acrylic, and may cover and protect at least a channel portion of the semiconductor pattern 42 positioned between the source electrode 65 and the drain electrode 66.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉창(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 화소 전극(82)은 또한 유지 축전기용 도전체 패턴(68) 위로도 연장되어 물리적, 전기적으로 연결되어 있으며 이에 따라 유지 축전기용 도전체 패턴(68)과 그 하부의 게이트선(22)과 유지 축전기를 이룬다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉창(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.The pixel electrode 82 is formed on the gate insulating film 30 in the region surrounded by the gate line 22 and the data line 62. The pixel electrode 82 is physically and electrically connected to the drain electrode 66 through the contact window 71 to receive an image signal from the thin film transistor to generate an electric field together with the electrode of the upper plate, and to form an indium tin oxide (ITO). Made of transparent conductive material The pixel electrode 82 also extends over the conductor pattern 68 for the storage capacitor and is physically and electrically connected so that the conductor pattern 68 for the storage capacitor and the gate line 22 and the storage capacitor thereunder are provided. To achieve. On the other hand, an auxiliary gate pad 84 and an auxiliary data pad 86 connected to the gate pad 24 and the data pad 64 through the contact windows 72 and 73, respectively, are formed. , 64) and to protect the pads and the adhesion of the external circuit device, it is not essential, and their application is optional.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.Although transparent ITO has been used as an example of the material of the pixel electrode 82, an opaque conductive material may be used for the reflective liquid crystal display device.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 6a 내지 도 15b와 앞서의 도 3 내지 도 5를 참고로 하여 상세히 설명한다.Next, a method of manufacturing a substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6A to 15B and FIGS. 3 to 5.
먼저, 도 6a 내지 6c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.First, as illustrated in FIGS. 6A to 6C, a conductive layer such as a metal is deposited to a thickness of 1,000 kPa to 3,000 kPa by a sputtering method, and first, dry or wet etch using a mask to form a gate on the substrate 10. A gate wiring including the line 22, the gate pad 24, and the gate electrode 26 is formed.
다음, 도 7a 내지 7b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층(60) 및 그 아래의 중간층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 중간층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 도전체 패턴(56) 및 유지 축전기용 도전체 패턴(68)과 그 하부의 유지 축전기용 중간층 패턴(58)을 형성한다.Next, as shown in Figs. 7A to 7B, the gate insulating film 30, the semiconductor layer 40, and the intermediate layer 50 are respectively 1,500 mV to 5,000 mV, 500 mV to 1,500 mV, 300 mV using chemical vapor deposition. To 600 kPa in thickness, and then the conductive layer 60 such as metal is deposited to a thickness of 1,500 kPa to 3,000 kPa by a method such as sputtering. Subsequently, the conductor layer 60 and the intermediate layer 50 below are patterned using a second mask to form data line portions such as data lines 62, data pads 64, and source electrodes 65 and lower data line portions. The intermediate layer pattern 55, the drain electrode 66, the conductor pattern 56 for drain electrodes in the lower part, the conductor pattern 68 for sustain capacitors, and the intermediate layer pattern 58 for sustain capacitors in the lower part are formed.
도 8a, 도 15a 및 도 15b에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)을 포함하는 이들의 패턴을 형성한다. 이때, 주변부(P)에서는 게이트 패드(24) 위의 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 제거하지만[데이터 패드(64) 위의 보호막(70)도 제거] 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여[드레인 전극(66) 위의 보호막(70)도 제거] 필요한 부분에만 채널이 형성되도록 반도체층 패턴을 형성해야 한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 8b 내지 도 15c를 통하여 상세히 설명한다.As shown in FIGS. 8A, 15A, and 15B, silicon nitride is deposited by CVD or spin-coated an organic insulating material to form a protective film 70 having a thickness of 3,000 3,000 or more, and thereafter, using a third mask, the protective film 70. ) And the semiconductor layer 40 and the gate insulating film 30 are patterned to form a pattern thereof including the contact windows 71, 72, and 73. At this time, the peripheral portion P removes the passivation layer 70, the semiconductor layer 40, and the gate insulating layer 30 on the gate pad 24 (also removes the passivation layer 70 on the data pad 64). In (D), only the protective film 70 and the semiconductor layer 40 are removed (the protective film 70 on the drain electrode 66 is also removed). The semiconductor layer pattern must be formed so that a channel is formed only in a necessary portion. To this end, photoresist patterns having different thicknesses are formed according to portions, and dry etching of lower layers is performed using the photoresist layer as an etching mask, which will be described in detail with reference to FIGS. 8B to 15C.
먼저, 보호막(70) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 8a 및 8b에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, B)은 보호막(70)이 제거될 부분이다.First, a photoresist film PR, preferably a positive photoresist film, is applied on the protective film 70 to a thickness of 5,000 kPa to 30,000 kPa, and then exposed through the third masks 300, 410, and 420. The photosensitive film PR after exposure is different from the screen display portion D and the peripheral portion P, as shown in FIGS. 8A and 8B. That is, the portion C of the photosensitive film PR of the screen display unit D that is exposed to light reacts with light only to a certain depth from the surface to decompose the polymer, and the polymer remains under the periphery P. Unlike the photoresist film PR, the portion B exposed to light is in a state in which the polymer is decomposed in response to light. Here, portions C and B exposed to light in the screen display unit D or the peripheral portion P are portions where the protective film 70 is to be removed.
이를 위해서는 화면 표시부(D)에 사용하는 마스크(300)와 주변부(P)에 사용하는 마스크(410, 420)의 구조를 변경하는 방법을 사용할 수 있으며, 여기에서는 세 가지 방법을 제시한다.To this end, a method of changing the structure of the mask 300 used for the screen display unit D and the masks 410 and 420 used for the peripheral portion P may be used. Here, three methods are presented.
도 9a 및 도 9b에 도시한 바와 같이, 마스크(300, 400)는 통상 기판(310, 410)과 그 위의 크롬 따위로 이루어진 불투명한 패턴층(320, 420), 그리고 패턴층(320, 420) 및 노출된 기판(310, 410)을 덮고 있는 펠리클(pellicle)(330, 430)로 이루어지는데, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(330)의 광 투과율이 주변부(P)에 사용되는 마스크(400)의 펠리클(430)의 광 투과율보다 낮도록 하는 것이다. 펠리클(330)의 투과율이 펠리클(430)의 투과율의 10 % 내지 80 %, 바람직하게는 20 % 내지 60 % 정도의 범위에 있도록 하는 것이 바람직하다.As shown in FIGS. 9A and 9B, the masks 300 and 400 are typically opaque pattern layers 320 and 420 consisting of the substrates 310 and 410 and chromium thereon, and the pattern layers 320 and 420. ) And the pellicles 330 and 430 covering the exposed substrates 310 and 410, and the light transmittance of the pellicle 330 of the mask 300 used for the screen display unit D is the peripheral portion P. FIG. ) Is lower than the light transmittance of the pellicle 430 of the mask 400. The transmittance of the pellicle 330 is preferably in the range of 10% to 80%, preferably 20% to 60% of the transmittance of the pellicle 430.
다음은, 도 10a 및 도 10b에 도시한 바와 같이, 화면 표시부(D)의 마스크(300)에는 전면에 걸쳐 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(400)에는 이러한 크롬층을 남기지 않는 것이다. 이때, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(340)은 주변부(P)의 펠리클(430)과 동일한 투과율을 가지도록 할 수 있다.Next, as shown in FIGS. 10A and 10B, the mask 300 of the screen display unit D has a chromium layer 350 having a thickness of about 100 kPa to 300 kPa over the entire surface to lower the transmittance, The mask 400 of P) does not leave such a chromium layer. In this case, the pellicle 340 of the mask 300 used in the screen display unit D may have the same transmittance as the pellicle 430 of the peripheral portion P. FIG.
여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다.Of course, the above two methods can be used in combination.
위의 두 가지 예에서는 스테퍼를 사용한 분할 노광의 경우에 적용할 수 있는 것으로서 화면 표시부(D)와 주변부(P)가 다른 마스크를 사용하여 노광되기 때문에 가능한 것이다. 이렇게 분할 노광하는 경우에는 이외에도 화면 표시부(D)와 주변부(P)의 노광 시간을 다르게 함으로써 두께를 조절할 수도 있다.In the above two examples, it is applicable to the split exposure using a stepper, and is possible because the screen display unit D and the peripheral portion P are exposed using different masks. In the case of the divided exposure in this manner, the thickness can be adjusted by changing the exposure time of the screen display unit D and the peripheral portion P.
그러나, 화면 표시부(D)와 주변부(P)를 분할 노광하지 않고 하나의 마스크를 사용하여 노광할 수도 있으며 이 경우 적용될 수 있는 마스크의 구조를 도 11을 참고로 하여 상세히 설명한다.However, the screen display unit D and the periphery unit P may be exposed using a single mask without dividing the exposure. In this case, a structure of a mask that can be applied will be described in detail with reference to FIG. 11.
도 11에 도시한 바와 같이 마스크(500)의 기판(510) 위에는 투과율 조절막(550)이 형성되어 있으며 투과율 조절막(550) 위에 패턴층(520)이 형성되어 있다. 투과율 조절막(550)은 화면 표시부(D)에서는 패턴층(520) 하부뿐 아니라 전면에 걸쳐 형성되어 있지만 주변부(P)에서는 패턴층(550) 하부에만 형성되어 있다. 결국 기판(510) 위에는 높이가 다른 두 개 이상의 패턴이 형성되어 있는 셈이 된다.As shown in FIG. 11, the transmittance adjusting film 550 is formed on the substrate 510 of the mask 500, and the pattern layer 520 is formed on the transmittance adjusting film 550. The transmittance adjusting film 550 is formed not only under the pattern layer 520 but also over the entire surface in the screen display unit D, but is formed only under the pattern layer 550 in the peripheral portion P. As a result, two or more patterns having different heights are formed on the substrate 510.
물론, 주변부(P)에도 투과율 조절막을 둘 수 있으며, 이 경우 주변부(P)의 투과율 조절막의 투과율은 화면 표시부(P)의 투과율 조절막(550)의 투과율보다 높은 투과율을 가져야 한다.Of course, the periphery portion P may also have a transmittance adjusting film. In this case, the transmittance of the transmittance adjusting film of the peripheral portion P should have a transmittance higher than that of the transmittance adjusting film 550 of the screen display portion P.
이와 같이, 투과율 조절막 등의 패턴을 이용하여 투과율이 서로 다른 여러 부분들을 형성할 수 있다.As such, various parts having different transmittances may be formed by using a pattern such as a transmittance control film.
그러면, 이러한 마스크를 제조하는 방법에 대하여 도 12a 내지 13b를 참고로 하여 상세히 설명한다.Next, a method of manufacturing such a mask will be described in detail with reference to FIGS. 12A to 13B.
먼저, 도 12a 및 12b는 두 개의 막으로 마스크(600)의 패턴을 형성하는 실시예에 관한 것이다.First, FIGS. 12A and 12B relate to an embodiment in which a pattern of a mask 600 is formed of two films.
먼저 도 12a에 도시한 바와 같이 기판(610) 위에 제1 물질층(650)을 적층하고 그 위에 산화막 또는 질화막 따위의 투명한 절연 물질 등으로 이루어진 식각 저지층(660)을 적층한 후 이어 크롬 따위로 이루어진 제2 물질층(620)을 적층한다. 제1 물질층(650)과 제2 물질층(620)은 서로 다른 물질로 이루어지며, 얻고자 하는 광투과율에 따라 각 층(650, 620)의 물질 종류와 두께를 결정한다. 여기에서, 제2 물질층(620) 식각 시에 제1 물질층(650)을 보호하기 위한 식각 저지층(660)은 생략할 수도 있으나, 이때 두 물질층(650, 620)의 식각 선택비가 크거나 식각비 차이가 커서 제2 물질층(620) 식각 시에 제1 물질층(650)의 식각이 최소한으로 되도록 하는 것이 바람직하다.First, as shown in FIG. 12A, the first material layer 650 is stacked on the substrate 610, and the etch stop layer 660 made of a transparent insulating material such as an oxide film or a nitride film is stacked thereon, followed by chromium. The second material layer 620 is stacked. The first material layer 650 and the second material layer 620 are made of different materials, and determine the type and thickness of the material of each of the layers 650 and 620 according to the desired light transmittance. In this case, the etch stop layer 660 for protecting the first material layer 650 may be omitted when the second material layer 620 is etched, but the etch selectivity of the two material layers 650 and 620 is large. In some embodiments, the etching rate of the first material layer 650 may be minimized when the second material layer 620 is etched.
다음, 도 12b에 도시한 것처럼, 예를 들어 포토리소그래피(photolithography)를 이용하여 가장 상부의 제2 물질층(620)을 건식 또는 습식 식각 방법으로 패터닝한다. 앞서 언급한 것처럼, 식각 저지층(660)은 아래의 제1 물질층(650)을 보호하는 역할을 한다. 이어, 역시 포토리소그래피를 이용하여 식각 저지층(660)과 그 아래의 제1 물질층(650)을 패터닝한 후, 펠리클(도시하지 않음)을 그 위에 형성하여 마스크(600)를 완성한다.Next, as shown in FIG. 12B, for example, photolithography is used to pattern the uppermost second material layer 620 by a dry or wet etching method. As mentioned above, the etch stop layer 660 serves to protect the first material layer 650 below. Subsequently, after the etch stop layer 660 and the first material layer 650 are patterned using photolithography, a pellicle (not shown) is formed thereon to complete the mask 600.
이와 같이 형성한 마스크의 투과율은 위치에 따라 세 가지로 나타난다. 즉, 제1 및 제2 물질층(650, 620)이 없는 부분의 투과율이 가장 크고, 제1 및 제2 물질층(650, 620)이 모두 있는 부분의 투과율이 가장 작으며, 제1 물질층(650)만 있는 부분의 투과율은 그 사이의 값에 해당한다. 예를 들면, 투과율이 작은 쪽부터 차례로 3 % 이하, 10 % 내지 80 %, 90 % 이상으로 정할 수도 있고, 각각 6 % 이하, 10 % 내지 70 %, 90 % 이상으로 정할 수도 있다. 여기에서 현재 액정 표시 장치의 노광에 주로 사용되고 있는 빛의 파장에 해당하는 G-line, H-line 또는 I-line에서의 투과율이, 패턴이 있는 경우는 90 % 이상의 투과율을 나타내고 패턴이 없는 경우는 3 % 이하로 나타나기 때문에 이렇게 적용할 수 있으며, 다양하게 변형시킬 수 있다. 한편, 크롬 박막의 경우 광투과율이 3 % 이하인 두께는 900 Å 내지 1,100 Å, 특히 1,000 Å 정도이고, 투과율이 10 % 내지 80 % 인 두께는 400 Å 내지 70 Å이므로, 이를 고려하여 제1 물질층(650)과 제2 물질층(620)을 모두 크롬으로 형성할 수도 있지만, 불투명한 유기물 등 다른 물질로 형성할 수도 있다. 다른 물질로는 크롬 산화막, 몰리브덴 실리사이드 또는 산화마그네슘 등을 들 수 있으며, 이러한 물질들은 크롬보다 투과율이 높기 때문에 두께 조절을 통하여 미세하게 투과율을 조절하는데 용이하다. 또한, 제1 물질층(650)과 제2 물질층(620)은 앞에서 언급한 물질의 단일막으로 형성할 수 있으며, 이들을 조합한 다중막으로 형성할 수 있다.The transmittance of the mask thus formed appears in three ways depending on the position. That is, the transmittance of the portion without the first and second material layers 650 and 620 is greatest, the transmittance of the portion with both the first and second material layers 650 and 620 is the smallest, and the first material layer The transmittance of the portion with only 650 corresponds to the value therebetween. For example, it may be set to 3% or less, 10% to 80%, or 90% or more in order from the smaller transmittance, and may be set to 6% or less, 10% to 70%, or 90% or more, respectively. In this case, the transmittance at the G-line, H-line, or I-line corresponding to the wavelength of light that is mainly used for exposure of the liquid crystal display device shows a transmittance of 90% or more when there is a pattern, and when there is no pattern It can be applied in this way because it appears below 3% and can be variously modified. Meanwhile, in the case of the chromium thin film, the thickness of the light transmittance of 3% or less is 900 kPa to 1,100 kPa, especially about 1,000 kPa, and the thickness of 10% to 80% is 400 kPa to 70 kPa. Both the 650 and the second material layer 620 may be formed of chromium, but may be formed of another material such as an opaque organic material. Other materials include chromium oxide film, molybdenum silicide or magnesium oxide, and since these materials have higher transmittance than chromium, it is easy to finely control the transmittance through thickness control. In addition, the first material layer 650 and the second material layer 620 may be formed of a single layer of the above-mentioned materials, or may be formed of a combination of multiple layers.
다음, 도 13a 및 13b는 세 개의 막으로 마스크(700)의 패턴을 형성하는 실시예에 관한 것이다.Next, FIGS. 13A and 13B relate to an embodiment in which the pattern of the mask 700 is formed of three films.
먼저 도 13a에 도시한 바와 같이 기판(710) 위에 제1 물질층(750)을 적층하고 그 위에 제2 물질층(770)을 적층한 후 이어 크롬 따위로 이루어진 제3 물질층(720)을 적층한다. 제1 내지 제3 물질층(750, 770, 720) 중에서 적어도 둘은 서로 다른 물질로 이루어지며, 얻고자 하는 광투과율에 따라 각 층(750, , 770, 720)의 물질 종류와 두께를 결정한다. 이때, 서로 다른 물질로 이루어진 두 층은 식각 선택비가 큰 것이 바람직하다.First, as shown in FIG. 13A, the first material layer 750 is stacked on the substrate 710, and the second material layer 770 is stacked thereon, followed by the third material layer 720 made of chromium. do. At least two of the first to third material layers 750, 770, and 720 are made of different materials, and the material type and thickness of each of the layers 750, 770, and 720 are determined according to the desired light transmittance. . In this case, it is preferable that the two layers made of different materials have a high etching selectivity.
다음, 도 13b에 도시한 것처럼, 예를 들어 포토리소그래피를 이용하여 가장 상부의 제3 물질층(720)을 건식 또는 습식 식각 방법으로 패터닝한다. 이어, 역시 포토리소그래피를 이용하여 제2 물질층(770)을 패터닝한 후, 또다시 포토리소그래피를 이용하여 가장 아래의 제1 물질층(750)을 패터닝한다. 마지막으로 펠리클(도시하지 않음)을 그 위에 형성하여 마스크(700)를 완성한다.Next, as shown in FIG. 13B, for example, photolithography is used to pattern the uppermost third material layer 720 by a dry or wet etching method. Subsequently, the second material layer 770 is also patterned using photolithography, and then the lowermost first material layer 750 is patterned again using photolithography. Finally, a pellicle (not shown) is formed thereon to complete the mask 700.
이와 같이 형성한 마스크의 투과율은 위치에 따라 네 가지로 나타난다. 즉, 제1 내지 제3 물질층(750, 770, 720)이 없는 부분의 투과율이 가장 크고, 제1 물질층(750)만 모두 있는 부분의 투과율은 그 다음이고, 제1 및 제2 물질층(750, 770) 만 있는 부분의 투과율은 그 다음이며, 제1 내지 제3 물질층(750, 770, 720)이 모두 있는 경우의 투과율이 가장 작다. 예를 들면, 투과율이 작은 쪽부터 차례로 1 % 이하, 10 % 내지 40 %, 40 % 내지 70%, 90 % 이상 또는 3 % 이하, 10 % 내지 30 %, 30 % 내지 80%, 90 % 이상 또는 3 % 이하, 10 % 내지 30 %, 30 % 내지 70%, 90 % 이상으로 정할 수 있다. 또한, 두께를 적절히 조절하여 제1 내지 제3 물질층(750, 770, 720) 모두를 크롬으로 형성할 수도 있다.There are four transmittances of the mask thus formed, depending on the position. That is, the transmittance of the portion without the first to third material layers 750, 770, and 720 is the largest, and the transmittance of the portion with only the first material layer 750 is next, and the first and second material layers The transmittance of the portion having only 750 and 770 is next, and the transmittance is smallest when all of the first to third material layers 750, 770 and 720 are present. For example, the smaller the transmittance, in order from 1% or less, 10% to 40%, 40% to 70%, 90% or more or 3% or less, 10% to 30%, 30% to 80%, 90% or more, or 3% or less, 10% to 30%, 30% to 70%, 90% or more. In addition, all of the first to third material layers 750, 770, and 720 may be formed of chromium by appropriately adjusting the thickness.
여기서도, 제1 내지 제3 물질층(750, 770, 720)은 크롬 산화막, 몰리브덴 실리사이드 또는 산화마그네슘 등으로 형성할 수 있으며, 이러한 물질들은 크롬보다 투과율이 높기 때문에 두께 조절을 통하여 미세하게 투과율을 조절하는데 용이하다. 또한, 제1 내지 제3 물질층(750, 770, 720)은 앞에서 언급한 물질의 단일막으로 형성할 수 있으며, 이들을 조합한 다중막으로 형성할 수 있다.Here, the first to third material layers 750, 770, and 720 may be formed of a chromium oxide film, molybdenum silicide, magnesium oxide, or the like, and because these materials have higher transmittance than chromium, finely control the transmittance through thickness control. Easy to do In addition, the first to third material layers 750, 770, and 720 may be formed of a single layer of the above-mentioned materials, and may be formed of a combination of multiple layers.
이와 같이, 도 12a 내지 13b에 나타낸 방법으로 사용하면, 마스크의 패턴을 이루는 막의 두께를 정확히 조절하여 광투과율을 일정하게 유지할 수 있으며, 패턴을 이루는 막을 삼층 이상 형성할 수 있어 패턴을 정밀하게 형성할 수 있다.As described above, by using the method shown in FIGS. 12A to 13B, the light transmittance can be kept constant by accurately adjusting the thickness of the film forming the pattern of the mask, and three or more layers of the film forming the pattern can be formed to precisely form the pattern. Can be.
이와 같은 방법 이외에도 광원의 분해능보다 작은 크기의 슬릿(slit)이나 격자 모양의 미세 패턴을 가지는 마스크를 사용하여 투과율을 조절할 수도 있다.In addition to the above method, the transmittance may be adjusted by using a mask having a slit or a lattice-like fine pattern having a size smaller than the resolution of the light source.
그런데, 감광막(PR) 중 하부에 반사율이 높은 금속층, 즉 게이트 배선(22, 24, 26)이나 데이터 배선(62, 64, 65, 66, 68)이 있는 부분은 반사된 빛으로 인하여 노광시 다른 부분보다 빛의 조사량이 많아질 수 있다. 이를 방지하기 위하여 하부로부터의 반사광을 차단하는 층을 두거나 착색된 감광막(PR)을 사용할 수 있다.However, a portion of the photoresist film PR having a high reflectance metal layer, that is, the gate wirings 22, 24, 26 or the data wirings 62, 64, 65, 66, 68, is different during exposure due to the reflected light. The amount of light may be higher than that of the part. In order to prevent this, a layer may be used to block reflected light from the bottom or a colored photoresist film PR may be used.
이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 14a 및 도 14b에서와 같은 감광막 패턴(PR)이 만들어진다. 즉, 게이트 패드(24), 데이터 패드(64) 및 드레인 전극(66) 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)를 제외한 모든 주변부(P)와 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66)과 둘 사이의 반도체층(40)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며 화면 표시부(D)에서 기타 부분에는 얇은 감광막(B)이 형성되어 있다.After exposing the photoresist film PR in this manner, and developing the photoresist film PR as shown in FIGS. 14A and 14B. That is, a photosensitive film is not formed on a portion of the gate pad 24, the data pad 64, and the drain electrode 66, and all peripheral parts P except the gate pad 24 and the data pad 64 and the screen display unit ( In D), a thick photoresist film A is formed on the data lines 62, 64, 65 and the drain electrode 66 and the semiconductor layer 40 between the two, and a thin photoresist film is formed on the other part of the screen display part D. (B) is formed.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다. 한 예를 들면, 감광막(PR)의 최초 두께는 25,000 Å 내지 30,000 Å으로 하고, 화면 표시부(D)의 투과율을 30 %로 하여 얇은 감광막의 두께가 3,000 Å 내지 5,000 Å가 되도록 할 수 있다. 그러나 남기는 두께는 건식 식각의 공정 조건에 따라 결정되어야 하므로, 이러한 공정 조건에 따라 마스크의 펠리클, 잔류 크롬층의 두께 또는 투과율 조절막의 투과율이나 노광시간 등을 조절하여야 한다.At this time, the thickness of the thin portion of the photoresist film PR may be about 1/4 to 1/7 level of the initial thickness, that is, 350 to 10,000 GPa, more preferably 1,000 to 6,000 GPa. For example, the initial thickness of the photosensitive film PR may be 25,000 kPa to 30,000 kPa, and the transmittance of the screen display unit D may be 30% so that the thickness of the thin photosensitive film may be 3,000 kPa to 5,000 kPa. However, since the thickness to be left should be determined according to the process conditions of dry etching, the thickness of the pellicle of the mask, the remaining chromium layer or the transmittance or exposure time of the transmittance control film should be adjusted according to the process conditions.
이러한 얇은 두께의 감광막은 통상적인 방법으로 감광막을 노광, 현상한 후 리플로우를 통하여 형성할 수도 있다.Such a thin photosensitive film may be formed through reflow after exposing and developing the photosensitive film in a conventional manner.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.Subsequently, etching is performed on the photoresist pattern PR and the lower layers thereof, that is, the passivation layer 70, the semiconductor layer 40, and the gate insulating layer 30 by a dry etching method.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하며, C 부분 하부에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다.At this time, as mentioned above, part A of the photoresist pattern PR should remain without being completely removed, and the protective film 70, the semiconductor layer 40, and the gate insulating film 30 under the B part should be removed, and C Under the portion, only the passivation layer 70 and the semiconductor layer 40 may be removed, and the gate insulating layer 30 should not be removed.
이를 위해서는 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용하는 것이 바람직하다. 즉, 건식 식각 방법을 사용하면, 도 15a 및 15b에 도시한 것처럼, 감광막이 없는 B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)의 3개층과 C 부분에서는 얇은 두께의 감광막, 보호막(70) 및 반도체층(40)의 3개층을 동시에 식각할 수 있다. 단, 화면 표시부(D)의 드레인 전극(66) 부분과 주변부(P)의 데이터 패드(64) 부분, 그리고 유지 축전기용 도전 패턴(68)이 형성될 부분에서는 도전체층(60)이 제거되지 않도록 도전체층(60)과는 식각 선택성이 있는 조건을 택하여야 하며, 이때 감광막 패턴(PR)의 A 부분도 어느 정도 두께까지 식각된다.To this end, it is preferable to use a dry etching method capable of simultaneously etching the photoresist pattern PR and the films below it. That is, using the dry etching method, as shown in Figs. 15A and 15B, the thickness of the three layers and the C portion of the protective film 70, the semiconductor layer 40, and the gate insulating film 30 below the B portion without the photosensitive film is thin. The three layers of the photosensitive film, the protective film 70 and the semiconductor layer 40 can be simultaneously etched. However, the conductive layer 60 is not removed from the drain electrode 66 portion of the screen display unit D, the data pad 64 portion of the peripheral portion P, and the portion where the conductive capacitor conductive pattern 68 is to be formed. Conditions for etching selectivity with respect to the conductor layer 60 should be taken. In this case, the portion A of the photoresist pattern PR may be etched to a certain thickness.
따라서, 한 번의 마스크 공정과 건식 식각 방법을 통하여 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여 접촉창(71)과 반도체 패턴(42, 48)을 형성하고, 주변부(P)에서는 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 접촉창(72, 73)을 형성할 수 있다.Accordingly, only one passivation layer 70 and the semiconductor layer 40 are removed from the screen display unit D by using a single mask process and a dry etching method to form the contact window 71 and the semiconductor patterns 42 and 48. In P), all of the passivation layer 70, the semiconductor layer 40, and the gate insulating layer 30 may be removed to form the contact windows 72 and 73.
마지막으로, 남아 있는 A 부분의 감광막 패턴을 제거하고, 도 3 내지 도 5에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.Finally, the remaining photoresist pattern of the A portion is removed, and as illustrated in FIGS. 3 to 5, an ITO layer having a thickness of 400 μs to 500 μs is deposited and etched using a fourth mask to etch the pixel electrode 82. The auxiliary gate pad 84 and the auxiliary data pad 86 are formed.
이와 같이 본 실시예에서는 게이트 패드(24)를 드러내는 접촉창(72)을 보호막 패턴(70) 및 반도체 패턴(42, 48)과 함께 하나의 마스크를 사용하여 형성하는 경우를 설명하고 있으나 접촉창(72)은 이외에 다른 막을 패터닝할 때 함께 형성할 수도 있으며 이는 당업자로서 당연히 생각할 수 있는 범주에 있다. 특히 본 발명은 건식 식각 방법으로 식각되는 박막의 패터닝에 특히 유효한 방법이다.As described above, in the present exemplary embodiment, the contact window 72 exposing the gate pad 24 is formed by using a mask together with the passivation pattern 70 and the semiconductor patterns 42 and 48. 72 may also be formed together when patterning other films, which are within the scope naturally conceivable to one skilled in the art. In particular, the present invention is a particularly effective method for patterning a thin film etched by a dry etching method.
또한, 본 실시예에서는 넓은 면 모양의 화소 전극이 있는 경우를 예를 들고 있으나, 화소 전극이 줄 모양으로 만들어질 수도 있으며, 화소 전극과 함께 액정 분자들을 구동하는 공통 전극이 화소 전극과 동일한 기판에 형성될 수도 있다.In addition, in the present embodiment, a case where the pixel electrode of a wide surface shape is present is illustrated, but the pixel electrode may be formed in a line shape, and the common electrode for driving the liquid crystal molecules together with the pixel electrode is formed on the same substrate as the pixel electrode. It may be formed.
이상에서와 같이 본 발명은 액정 표시 장치용 광마스크의 새로운 제조 방법을 통하여 마스크의 패턴을 이루는 막의 두께를 정확히 조절하여 광투과율을 일정하게 유지할 수 있으며, 패턴을 이루는 막을 삼층 이상 형성할 수 있어 패턴을 정밀하게 형성할 수 있다.As described above, the present invention can maintain the light transmittance constant by accurately adjusting the thickness of the film forming the pattern of the mask through a new manufacturing method of the optical mask for liquid crystal display device, it is possible to form three or more layers of the film forming the pattern Can be formed precisely.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063758A KR100560969B1 (en) | 1998-12-31 | 1998-12-31 | Manufacturing method of optical mask for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063758A KR100560969B1 (en) | 1998-12-31 | 1998-12-31 | Manufacturing method of optical mask for liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000047011A true KR20000047011A (en) | 2000-07-25 |
| KR100560969B1 KR100560969B1 (en) | 2006-06-23 |
Family
ID=19570315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980063758A KR100560969B1 (en) | 1998-12-31 | 1998-12-31 | Manufacturing method of optical mask for liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100560969B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560975B1 (en) * | 1999-06-16 | 2006-03-15 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display and manufacturing method thereof |
| KR100623975B1 (en) * | 1999-05-07 | 2006-09-13 | 삼성전자주식회사 | Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same |
| US7846618B2 (en) | 2006-07-28 | 2010-12-07 | Samsung Electronics Co., Ltd. | Multi-tone optical mask, method of manufacturing the same and method of manufacturing thin-film transistor substrate by using the same |
| US7862960B2 (en) | 2004-06-22 | 2011-01-04 | Hoya Corporation | Manufacturing method of transparent substrate for mask blanks, manufacturing method of mask blanks, manufacturing method of exposure masks, manufacturing method of semiconductor devices, manufacturing method of liquid crystal display devices, and defect correction method of exposure masks |
| CN101989043A (en) * | 2009-07-30 | 2011-03-23 | Hoya株式会社 | Multi-gray scale photomask, photomask blank, method of manufacturing multi-gray scale photomask and pattern transfer method |
| KR101045450B1 (en) * | 2006-02-20 | 2011-06-30 | 호야 가부시키가이샤 | Four-gradation photomask and using method thereof |
| KR101145453B1 (en) * | 2006-03-30 | 2012-06-28 | 호야 가부시키가이샤 | Mask blank and photomask |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5219201B2 (en) | 2008-07-31 | 2013-06-26 | Ｈｏｙａ株式会社 | Photomask, photomask blank, photomask manufacturing method, and pattern transfer method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156624A (en) * | 1988-12-09 | 1990-06-15 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH07261367A (en) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | Photomask and its production |
| KR0166846B1 (en) * | 1995-05-12 | 1999-01-15 | 문정환 | Mask for semiconductor and the manufacturing method |
| JP2917879B2 (en) * | 1995-10-31 | 1999-07-12 | 日本電気株式会社 | Photomask and manufacturing method thereof |
| KR980010602A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | Mask for controlling transmittance and method for producing the same |
-
1998
- 1998-12-31 KR KR1019980063758A patent/KR100560969B1/en not_active IP Right Cessation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623975B1 (en) * | 1999-05-07 | 2006-09-13 | 삼성전자주식회사 | Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same |
| KR100560975B1 (en) * | 1999-06-16 | 2006-03-15 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display and manufacturing method thereof |
| US7862960B2 (en) | 2004-06-22 | 2011-01-04 | Hoya Corporation | Manufacturing method of transparent substrate for mask blanks, manufacturing method of mask blanks, manufacturing method of exposure masks, manufacturing method of semiconductor devices, manufacturing method of liquid crystal display devices, and defect correction method of exposure masks |
| US8039178B2 (en) | 2004-06-22 | 2011-10-18 | Hoya Corporation | Manufacturing method of transparent substrate for mask blanks, manufacturing method of mask blanks, manufacturing method of exposure masks, manufacturing method of semiconductor devices, manufacturing method of liquid crystal display devices, and defect correction method of exposure masks |
| KR101045450B1 (en) * | 2006-02-20 | 2011-06-30 | 호야 가부시키가이샤 | Four-gradation photomask and using method thereof |
| CN101866107B (en) * | 2006-02-20 | 2013-08-07 | Hoya株式会社 | Four-gradation photomask, its manufacturing method and photomask blank |
| KR101145453B1 (en) * | 2006-03-30 | 2012-06-28 | 호야 가부시키가이샤 | Mask blank and photomask |
| KR101261155B1 (en) * | 2006-03-30 | 2013-06-24 | 호야 가부시키가이샤 | Mask blank and photomask |
| US7846618B2 (en) | 2006-07-28 | 2010-12-07 | Samsung Electronics Co., Ltd. | Multi-tone optical mask, method of manufacturing the same and method of manufacturing thin-film transistor substrate by using the same |
| CN101989043A (en) * | 2009-07-30 | 2011-03-23 | Hoya株式会社 | Multi-gray scale photomask, photomask blank, method of manufacturing multi-gray scale photomask and pattern transfer method |
| CN101989043B (en) * | 2009-07-30 | 2012-12-12 | Hoya株式会社 | Multi-gray scale photomask, photomask blank, method of manufacturing multi-gray scale photomask and pattern transfer method |
| KR101287708B1 (en) * | 2009-07-30 | 2013-07-24 | 호야 가부시키가이샤 | Multi-gray scale photomask, photomask blank, method of manufacturing multi-gray scale photomask and pattern transfer method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100560969B1 (en) | 2006-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238923B2 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| US7537977B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| KR100560969B1 (en) | Manufacturing method of optical mask for liquid crystal display device | |
| KR100543042B1 (en) | a manufacturing method of a thin film transistor panel for liquid crystal displays | |
| KR100309925B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method thereof, and photomasks used thereto | |
| KR100312757B1 (en) | A manuraturing method of thin film transistor and a photolithography method of thin films | |
| KR100508034B1 (en) | Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same | |
| KR100601168B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| KR100333978B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR100729767B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
| KR100623975B1 (en) | Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same | |
| KR100283519B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR100315921B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR100601174B1 (en) | a manufacturing method of a photo-mask for thin film transistor panels | |
| KR100601167B1 (en) | Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same | |
| KR100646779B1 (en) | Methods for manufacturing thin film transistor array panels | |
| KR20010073773A (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same | |
| KR20020078294A (en) | A thin film transistor array substrate and a method for manufacturing the same | |
| KR20010083340A (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |