KR20000045395A - 고전압 발생기 - Google Patents
고전압 발생기 Download PDFInfo
- Publication number
- KR20000045395A KR20000045395A KR1019980061953A KR19980061953A KR20000045395A KR 20000045395 A KR20000045395 A KR 20000045395A KR 1019980061953 A KR1019980061953 A KR 1019980061953A KR 19980061953 A KR19980061953 A KR 19980061953A KR 20000045395 A KR20000045395 A KR 20000045395A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- high voltage
- pumping
- signal
- receiving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명은 반도체 메모리소자에서 트랜지스터의 문턱전위 손실을 보충하기 위해 전원전압보다 일정전위 이상 높은 고전압을 발생시키는 고전압 발생기에 관한 것으로, 특히 대기모드 및 동작모드에 대해 각기 다른 동작특성을 갖는 전위 감지수단을 별도로 구비하므로써, 대기모드시에는 전류소모를 극소화하면서 안정된 고전압의 발생을 가능케 하고, 동작모드시에는 전위 변화폭을 작게 제한하여 동작속도를 고속화한 고전압 발생기에 관한 것이다.
Description
본 발명은 반도체 메모리소자에서 트랜지스터의 문턱전위 손실을 보충하기 위해 전원전압보다 일정전위 이상 높은 고전압을 발생시키는 고전압 발생기에 관한 것으로, 보다 상세하게는 대기모드시의 전류소모 감소 및 동작모드시의 고속동작을 보장하도록 한 고전압 발생기에 관한 것이다.
일반적으로, 고전압(이하‘Vpp’라 칭함) 발생기는 반도체 소자에서 전원전압(Vcc)보다 높은 전압을 요구하는 칩(chip)내의 회로에 일정한 고전압을 공급해 주는 장치로, 디램(DRAM) 등의 메모리회로 분야 - 특히, 워드라인 드라이버와 비트라인 분리회로 및 데이타 출력버퍼 등에서 주로 사용되어 진다.
도 1 은 종래에 사용된 고전압 발생기의 구성도를 나타낸 것으로, 대기모드(stand-by mode) 및 동작모드(active mode)시 선택적으로 인에이블되어 각각의 상태에서의 고전압(Vpp) 전위레벨을 감지하여 이에따른 전위 감지신호(det1, det2)를 발생시키는 각각의 전위 감지수단(10, 12)과; 상기 전위 감지수단(10, 12) 각각에서 출력된 전위 감지신호(det1, det2)를 소정의 시간 딜레이시켜 전달하는 각각의 지연수단(20, 22)과; 상기 지연수단(20, 22)으로부터 각각의 모드(stand-by 모드와 active 모드)시의 전위 감지신호를 전달받아 구동되어 후단에 연결된 펌핑수단(40, 42)을 동작시키기 위해 일정주기를 갖고 펄스신호를 발생시키는 각각의 발진수단(30, 32)과; 상기 발진수단(30, 32)으로부터 발생되는 각각의 펄스신호에 따라 전하 펌핑동작을 수행하여 고전압의 전위를 조절하는 각각의 펌핑수단(40, 42)을 구비한다.
상기 대기모드시 고전압(Vpp) 전위레벨을 감지하는 전위 감지수단(10)은 전원전압(Vcc) 인가단과 노드(N11) 사이에 그리고, 고전압(Vpp) 인가단과 노드(N12) 사이에 각각 연결되며 각각의 게이트단이 공통으로 접지연결된 두 PMOS 트랜지스터(MP11, MP12)와; 상기 두 노드(N11, N12)와 접지단 사이에 각각 연결되며, 각각의 게이트단이 상기 노드(N11)에 공통접속된 두 NMOS 트랜지스터(MN11, MN12)와; 상기 노드(N12)에 연결된 인버터(IV11)로 구성된다.
이때, 상기 구성을 갖는 전위 감지수단(10)은 대기모드시 동작하는 관계로 소모전류가 작고, 동작속도가 느리게 설계된다.
또한, 대기모드시 전하 펌핑동작을 위해 사용하는 상기 펌핑수단(40)은 구동능력이 작아도 되는데, 그 이유는 대기상태에서 고전압(Vpp)이 소모되는 것은 대부분이 누설전류에 의한 것이어서 그 양이 매우 작기 때문이다.
한편, 상기 동작모드시 고전압(Vpp) 전위레벨을 감지하는 전위 감지수단(12)은 전원전압(Vcc) 인가단과 노드(N13) 사이에 그리고, 고전압(Vpp) 인가단과 노드(N14) 사이에 각각 연결되며 각각의 게이트단이 공통으로 접지연결된 두 PMOS 트랜지스터(MP13, MP14)와; 상기 두 노드(N13, N14)에 각각 연결되며, 각각의 게이트단이 상기 노드(N13)에 공통접속된 두 NMOS 트랜지스터(MN13, MN14)와; 상기 두 NMOS 트랜지스터(MN13, MN14)와 접지단 사이에 각각 연결되며 각각의 게이트단으로 동작모드로의 진입을 알리는 동작 제어신호(act)가 인가되는 두 NMOS 트랜지스터(MN15, MN16)와; 상기 노드(N14)에 연결된 인버터(IV12)로 구성된다.
이때, 상기 구성을 갖는 전위 감지수단(12)은 동작상태에서 동작하기 때문에, 그 소모전류가 크더라도 동작속도가 빠르게 설계되어지길 요구하며, 동작모드에서 사용하는 펌핑수단(42)의 경우도 고전압(Vpp)을 사용하여 차지 및 프리차지하는 회로가 많기때문에 그 구동능력이 커야 될 필요가 있다.
이하, 상기 구성을 갖는 종래의 고전압 발생기의 동작을 도 2 에 도시된 동작 타이밍도를 참조하며 자세히 살펴보기로 한다.
우선, 동작모드시 인에이블되는 펌핑수단(40)과 대기모드시 인에이블되는 펌핑수단(40)은 시간차이만 있을 뿐, 동일한 방식으로 동작하게 되므로 하나의 모드에 대해서만 동작설명을 진행하기로 한다.
일단, (a)에 도시된 고전압(Vpp)의 전위레벨이 목표가 되는 기준 전위값(Vtarget)에 비해 낮아지게 되면, 전위 감지수단(10 또는 12)에서는 후단에 연결된 펌핑수단(40 또는 42)을 동작시키도록 전위 감지신호(det1 또는 det2)의 상태를 (b)에 도시된 바와 같이 '로직로우'의 상태로 천이시켜 발생시키게 된다.
그러면, 상기 천이된 전위 감지신호(det1 또는 det2))는 후단의 지연수단(20, 22)을 거쳐 소정의 시간(동 도면의 경우, 이 시간을 't1' 으로 도시함)만큼 딜레이되며, 이에따라 발진수단에서는 후단의 펌핑수단 구동을 위한 펌프 인에이블신호(ppe)를 (c)에 도시된 바와 같이 상기 't1' 시간만큼 지연시켜 발생시키게 된다.
상기한 바와 같이 발생된 펌프 인에이블신호(ppe)가 펌핑수단(40, 42)을 구동시켜 고전압(Vpp)의 전하펌핑 동작이 이루어지게 되며, 이에따라 고전압의 전위레벨이 상기 목표값(Vtarget)에 도달하면, 전위 감지수단에서는 이를 감지하여 더 이상의 펌핑동작을 멈추도록 상기 펌프 인에이블신호(ppe)를 디스에이블상태로 천이시키게 된다.
그런데, 상기 펌핑동작을 멈추기 위해 발생된 전위 감지신호(det1 또는 det2))는 후단의 지연수단을 거쳐 소정의 시간(t1)만큼 딜레이되어진 후에야 발진수단(30, 32)에 전달되며, 또 상기 발진수단(30, 32)에서도 상기 전위 감지수단(10, 12)에서 고전압(Vpp)의 전위수준이 목표값(Vtarget) 이상이 되었음을 감지한 시점으로부터 상기 't1' 만큼의 시간이 경과된 후에야 펌핑수단 동작을 제어할 수 있는 펌프 인에이블신호(ppe)의 상태를 천이시켜 발생시킬 수 있게 된다.
그 결과, 고전압(Vpp)의 전위레벨이 일정수준(Vtarget)에 도달했음에도 불구하고, 상기 지연수단에서 이룩되는 t1의 시간동안 불필요한 펌핑동작을 지속적으로 수행하게 되어 목표값이상으로 전위가 상승되게 된다.
상기 지연시간(t1) 이후, 천이된 펌프 인에이블신호(ppe)에 의해 펌핑수단이 동작을 멈추게 되고, 이 시간 이후부터는 누설전류에 의해 고전압(Vpp)의 전위레벨이 서서히 떨어지게 되면서 그 전위수준이 상기 목표값(Vtarget) 이하로 떨어지게 되면, 다시 상기 동작을 반복하여 전하펌핑을 수행하게 된다.
물론, 이때에도 상기 't1'의 시간만큼 펌핑동작이 늦어지게되므로, 고전압의 전위수준은 상기 't1' 시간동안은 상기 기준 전위값(Vtarget) 이하로 떨어지게 된다.
그러므로, 상기한 바와 같이 지연수단에서 이룩되는 소정의 딜레이시간을 사용하여 전하펌핑동작을 수행하여 고전압(Vpp)의 전위수준을 제어하는 종래의 기술은 소모전류가 작은 경우에는 안정적이고 일정한 전위수준의 고전압을 유지하는 것이 가능하지만, 워드라인이 동작하고 기타 주변회로 등이 동작하여 급격한 전류소모가 발생되면서 고속동작이 기대되는 동작모드로 진입하게 되면 반응속도가 너무 느려져 안정적인 동작이 불가능해지게 되는 문제점이 발생된다.
또한, 많은 전류소모에 대응하기 위해 펌프 구동능력을 크게하여 설계하여 일정시간 동안 펌핑동작을 수행하게 되면 전류소모가 적은 경우 고전압의 전위수준을 너무 크게 변하게 하는 요인이 될 수 있는 문제점이 있다.
즉, 종래에 사용된 고전압 발생기는 누설전류가 적은 경우 고전압 전위수준의 변화없이 안정된 동작을 수행하는 반면, 동작모드시에는 반응속도가 느려지고 건위수준의 흔들림정도가 커지게 되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 대기모드시의 전류소모를 감소시키면서 동작모드시의 고속동작을 보장하도록 한 고전압 발생기를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 고전압 발생기는 대기모드시 인에이블되어 고전압의 전위수준을 감지하는 제1 전위 감지수단과;
동작모드시 인에이블되어 고전압의 특정 두 전위수준을 감지하는 제2 전위 감지수단과;
상기 제1 전위 감지수단의 출력신호를 전달받아 이를 소정의 시간만큼 딜레이시키는 지연수단과;
상기 제2 전위 감지수단으로부터 감지된 특정 두 전위수준 감지신호를 조합하여 이들 두 감지신호의 상태에 따라 펌프 인에이블 제어신호를 발생시키는 펌핑 제어수단과;
상기 지연수단 및 상기 펌핑 제어수단의 출력신호를 입력받아 일정 주기를 갖는 펄스신호를 발생시키는 제1 및 제2 발진수단과;
상기 제1 및 제2 발진수단으로부터 발생되는 펄스신호를 각각 입력받아 전하 펌핑동작을 수행하는 제1 및 제2 펌핑수단을 구비하는 것을 특징으로 한다.
도 1 은 종래에 사용된 고전압 발생기의 구성도
도 2 는 도 1 에 도시된 고전압 발생기의 동작 타이밍도
도 3 은 본 발명에 따른 고전압 발생기의 구성도
도 4 는 도 3 에 도시된 고전압 발생기의 동작 타이밍도
<도면의 주요부분에 대한 부호의 설명>
10∼16: 전위 감지수단 20∼24: 지연수단
30∼36: 발진수단 40∼46: 펌핑수단
50: 펌핑 제어수단
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 은 본 발명에 따른 고전압 발생기의 구성도를 나타낸 것으로, 대기모드시에만 인에이블되어 고전압(Vpp)의 전위수준을 감지하는 전위 감지수단(14)과; 동작모드시에만 인에이블되어 고전압(Vpp)의 특정 두 전위수준(V_high, V_low: 사전에 고전압 변동폭을 감소시키기 위한 목적으로 설정해 둔 상한 전위값과 하한 전위값을 의미함)을 감지하는 전위 감지수단(16)과; 상기 대기모드용 전위 감지수단(14)의 출력신호를 전달받아 이를 소정의 시간만큼 딜레이시켜 전달하는 지연수단(24)과; 상기 동작모드용 전위 감지수단(16)으로부터 감지된 특정 두 전위수준 감지신호(det_high, det_low)를 조합하여 이들 두 감지신호(det_high, det_low)의 상태에 따라 펌프 인에이블신호(ppe)의 인에이블여부를 제어하여 펌핑동작을 제어하는 펌핑 제어수단(50)과; 상기 지연수단(24) 및 상기 펌핑 제어수단(50)의 출력신호를 입력받아 일정 주기를 갖는 펄스신호를 발생시키는 각각의 발진수단(34, 36)과; 상기 발진수단(34, 36)으로부터 발생되는 펄스신호를 각각 입력받아 전하 펌핑동작을 수행하는 각각의 펌핑수단(44, 46)을 구비한다.
상기 대기모드용 전위 감지수단(14)은 도 1 에 도시된 두 전위 감지수단(10, 12)과 동일 구성으로 이루어지므로, 자세한 설명은 생략하기로 한다.
한편, 상기 동작모드용 전위 감지수단(16)은 전원전압(Vcc) 인가단과 노드(N23) 사이에 접속되며 게이트단이 접지된 PMOS 트랜지스터(MP23)와; 고전압(Vpp) 인가단과 노드(N24, N25) 사이에 각각 연결되며, 각각의 게이트단이 공통 접지연결된 두 PMOS 트랜지스터(MP24, MP25)와; 상기 각각의 노드(N23, N24, N25)에 연결되며, 각각의 게이트단이 상기 노드(N23)에 공통연결된 NMOS 트랜지스터(MN23, MN24, MN25)와; 상기 각각의 NMOS 트랜지스터(MN23, MN24, MN25)와 접지단 사이에 연결되며, 각각의 게이트단으로 동작모드로의 진입을 알리는 제어신호(act)가 공통으로 인가되는 NMOS 트랜지스터(MN26, MN27, MN28)를 구비하게 된다.
또한, 상기 펌핑 제어수단(50)은 상기 동작모드용 전위 감지수단(16)으로부터 출력되는 두 전위 감지신호(det_low, det_high)를 각각의 노드(N24, N25)를 통해 입력받아 우선, 상기 노드(N25)를 통해 입력받은 제1 전위 감지신호(det_high)를 반전시켜 전달하는 인버터(IV22)와; 상기 인버터(IV22)의 출력신호 및 상기 노드(N24)를 통해 전달받은 제2 전위 감지신호(det_low)를 각각 제1 입력신호로 하고, 상호 출력신호를 각각의 제2 입력신호로 피드백받는 두 낸드 게이트(NAND21, NAND22)를 구비하여 구성된다.
도 4 는 상기 구성을 갖는 고전압 발생기의 동작 타이밍도를 나타낸 것으로, 이하 동 도면을 참조하며 본 발명의 동작을 자세히 살펴보기로 한다.
우선, 동작모드용 전위 감지수단(16)에서 (a)에 도시된 바와 같이 전위변화하면서 인가되는 고전압(Vpp)의 전위수준을 감지하여 미리 설정해 둔 기준 상한값(V_high)이상이 되는 순간 제1 전위 감지신호(det_high)를 (b)에 도시된 파형과 같이 '로직하이'로 출력시키게 된다.
이때, 상기 고전압의 기준 하한값(V_low)을 감지하는 제2 전위 감지신호(det_low)는 '로직하이' 로 디스에이블되어 있는 상태이다.
이에 따라, 후단의 펌핑 제어수단(50)에서는 상기 '로직하이'의 제1 전위 감지신호(det_high) 및 '로직하이'의 제2 전위 감지신호(det_low)를 각각 입력받아 이들 두 신호의 조합에 의해 펌프 인에이블신호(ppe)를 '로직로우'의 디스에이블상태로 출력시키게 된다.
그래서, 후단에 연결된 펌핑수단(46)은 디스에이블되면서, 더 이상의 전하펌핑동작을 멈추게 된다.
그 후, 펌핑동작이 멈추게 되면서 고전압(Vpp)의 전위수준이 점차적으로 떨어져 미리 설정해 둔 기준 하한값(V_low)까지 떨어지게 되면, 상기 전위 감지수단(16)에서 이를 감지하여 제2 전위 감지신호(det_low)를 '로직로우'로 천이시키게 된다.
그러면, 후단의 펌핑 제어수단(50)에서 이를 입력받아 펌핑 인에이블신호(ppe)를 '로직하이'로 천이시켜 발생시키게 되고, 이에따라 후단의 펌핑수단(46)에서는 전하 펌핑동작을 수행하여 고전압(Vpp)의 전위수준을 높이게 된다.
그 후, 상기 고전압(Vpp)이 전위가 상승하여 다시 상한 기준치(V_high)로 감지되면, 상기한 동작을 반복하여 고전압의 전위수준을 일정수준으로 안정되게 발생시킬 수 있도록 한다.
상기한 바와 같이, 본 발명에 따른 고전압 발생기는 고전압 전위의 두 기준 전위값(V_high, V_low)을 감지하게 되면 종래 기술에서 요구되었던 소정의 딜레이시간(t1시간을 의미함) 없이 곧바로 펌프 인에이블 제어신호(ppe)의 상태를 제어할 수 있게 되어 고전압의 전위변화폭을 상기 두 전위값(V_high, V_low) 사이로 한정할 수 있게 되는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 고전압 발생기에 의하면, 대기모드 및 동작모드에 대해 각기다른 동작특성을 갖는 전위 감지수단을 별도로 구비하므로써, 대기모드시에는 전류소모를 적게하면서 안정적인 고전압의 발생을 가능케 할 수 있으며, 동작모드시에는 고전압의 전위 변화폭을 미리 셜정해 둔 두 기준 전위치(V_high, V_low) 사이로 제한할 수 있게되어 고속으로 안정된 고전압을 발생시킬 수 있는 매우 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (4)
- 대기모드시 인에이블되어 고전압의 전위수준을 감지하는 제1 전위 감지수단과;동작모드시 인에이블되어 고전압의 특정 두 전위수준을 감지하는 제2 전위 감지수단과;상기 제1 전위 감지수단의 출력신호를 전달받아 이를 소정의 시간만큼 딜레이시켜 전달하는 지연수단과;상기 제2 전위 감지수단으로부터 감지된 특정 두 전위수준 감지신호를 조합하여 이들 두 감지신호의 상태에 따라 펌프 인에이블 제어신호를 발생시키는 펌핑 제어수단과;상기 지연수단 및 상기 펌핑 제어수단의 출력신호를 입력받아 일정 주기를 갖는 펄스신호를 발생시키는 제1 및 제2 발진수단과;상기 제1 및 제2 발진수단으로부터 발생되는 펄스신호를 각각 입력받아 전하 펌핑동작을 수행하는 제1 및 제2 펌핑수단을 구비하는 것을 특징으로 하는 고전압 발생기.
- 제 1 항에 있어서,상기 제2 전위 감지수단에서 감지하는 특정 두 전위수준은 고전압의 전위 변화범위에서 고전압 변화폭을 감소시키기 위해 미리 설정해 둔 임의의 상한치 및 하한치가 되는 것을 특징으로 하는 고전압 발생기.
- 제 1 항에 있어서,상기 제2 전위 감지수단은 전원전압 인가단과 제1 노드 사이에 접속되며, 게이트단이 접지된 제1 PMOS 트랜지스터와;고전압 인가단과 제2 및 제3 노드 사이에 각각 연결되며, 각각의 게이트단이 공통으로 접지연결된 제2 및 제3 PMOS 트랜지스터와;상기 제1 내지 제3 노드 각각에 연결되며, 각각의 게이트단이 상기 제1 노드에 공통연결된 제1 내지 제3 NMOS 트랜지스터와;상기 제1 내지 제3 NMOS 트랜지스터와 접지단 사이에 각각 연결되며, 각각의 게이트단으로 동작모드로의 진입을 알리는 제어신호가 공통으로 인가되는 제4 내지 제6 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생기.
- 제 3 항에 있어서,상기 펌핑 제어수단은 상기 제3 노드의 전위신호를 입력받아 반전시키는 인버터와;상기 인버터의 출력신호 및 상기 제2 노드의 전위신호를 각각의 제1 입력신호로 입력받고, 상호 출력신호를 각각의 제2 입력신호로 피드백받는 제1 및 제2 낸드 게이트를 구비하는 것을 특징으로 하는 고전압 발생기.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061953A KR100348221B1 (ko) | 1998-12-30 | 1998-12-30 | 고전압 발생기 |
US09/474,130 US6130829A (en) | 1998-12-30 | 1999-12-29 | High voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061953A KR100348221B1 (ko) | 1998-12-30 | 1998-12-30 | 고전압 발생기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000045395A true KR20000045395A (ko) | 2000-07-15 |
KR100348221B1 KR100348221B1 (ko) | 2002-09-18 |
Family
ID=19568649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980061953A KR100348221B1 (ko) | 1998-12-30 | 1998-12-30 | 고전압 발생기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6130829A (ko) |
KR (1) | KR100348221B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727320B1 (ko) * | 2005-07-15 | 2007-06-12 | 삼성전자주식회사 | 반도체 장치의 전원공급 회로 및 전원공급 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361656B1 (ko) * | 1999-09-17 | 2002-11-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 고전압 발생회로 |
JP4425727B2 (ja) * | 2004-02-27 | 2010-03-03 | Necエレクトロニクス株式会社 | 電源回路 |
KR100596426B1 (ko) * | 2004-03-22 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체 소자에서의 고전압 발생 회로 및 그 방법 |
KR100633332B1 (ko) * | 2004-11-09 | 2006-10-11 | 주식회사 하이닉스반도체 | 음의 전압 공급회로 |
KR100680441B1 (ko) * | 2005-06-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 안정적인 승압 전압을 발생하는 승압 전압 발생기 |
KR100718046B1 (ko) * | 2006-06-08 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100780623B1 (ko) | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 생성장치 |
KR100798797B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법 |
KR100870433B1 (ko) * | 2007-06-08 | 2008-11-26 | 주식회사 하이닉스반도체 | 반도체 소자 |
KR100911193B1 (ko) * | 2007-10-09 | 2009-08-06 | 주식회사 하이닉스반도체 | 반도체 집적회로의 전압 생성장치 |
KR101090393B1 (ko) * | 2009-09-30 | 2011-12-07 | 주식회사 하이닉스반도체 | 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4638464A (en) * | 1983-11-14 | 1987-01-20 | International Business Machines Corp. | Charge pump system for non-volatile ram |
US5260646A (en) * | 1991-12-23 | 1993-11-09 | Micron Technology, Inc. | Low power regulator for a voltage generator circuit |
US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
US5541799A (en) * | 1994-06-24 | 1996-07-30 | Texas Instruments Incorporated | Reducing the natural current limit in a power MOS device by reducing the gate-source voltage |
KR960024788U (ko) * | 1994-12-30 | 1996-07-22 | 디스크 플레이어의 드라이브 유닛 | |
US5828245A (en) * | 1996-10-24 | 1998-10-27 | Stmicroelectronics, Inc. | Driver circuit including amplifier operated in a switching mode |
JP3375504B2 (ja) * | 1996-12-17 | 2003-02-10 | 富士通株式会社 | パルス発生回路および半導体記憶装置 |
JP3904282B2 (ja) * | 1997-03-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6016072A (en) * | 1998-03-23 | 2000-01-18 | Vanguard International Semiconductor Corporation | Regulator system for an on-chip supply voltage generator |
-
1998
- 1998-12-30 KR KR1019980061953A patent/KR100348221B1/ko not_active IP Right Cessation
-
1999
- 1999-12-29 US US09/474,130 patent/US6130829A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727320B1 (ko) * | 2005-07-15 | 2007-06-12 | 삼성전자주식회사 | 반도체 장치의 전원공급 회로 및 전원공급 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100348221B1 (ko) | 2002-09-18 |
US6130829A (en) | 2000-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493234A (en) | Voltage down converter for semiconductor memory device | |
US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
KR100348221B1 (ko) | 고전압 발생기 | |
US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
US6084386A (en) | Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal | |
US5537066A (en) | Flip-flop type amplifier circuit | |
KR100295042B1 (ko) | 대기전류감소기능을갖는동기식디램반도체장치 | |
US5754418A (en) | High voltage generation circuit for semiconductor memory device | |
US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
KR970005570B1 (ko) | 데이타 출력버퍼 | |
KR19990007459A (ko) | 차동 증폭 회로 | |
KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
KR20030027198A (ko) | 반도체 메모리 장치의 파워-업 발생회로 | |
US6545531B1 (en) | Power voltage driver circuit for low power operation mode | |
KR100203140B1 (ko) | 입력 누설 전류가 없는 자동 모드 선택 장치 | |
US5953262A (en) | Output circuit of a semiconductor memory device for providing an intermediate potential to an output terminal | |
KR960002334B1 (ko) | 반도체 메모리 장치의 입력버퍼 | |
KR100190303B1 (ko) | 반도체 메모리소자의 출력 버퍼 | |
KR100390995B1 (ko) | 반도체 메모리 소자의 고전압 발생장치 | |
KR100239410B1 (ko) | 데이타 버스 프리차지 회로 | |
KR200205406Y1 (ko) | 반도체 메모리 소자의 입력 버퍼 회로 | |
KR100390904B1 (ko) | 내부 전원 전압 발생회로 | |
KR100506046B1 (ko) | 내부전압 발생장치 | |
KR100519537B1 (ko) | 기준 전압 발생 회로 | |
KR100211121B1 (ko) | 싱크로너스 d램 장치의 입력 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |