KR20000040065A - Method for processing messages in voice recognition system - Google Patents
Method for processing messages in voice recognition system Download PDFInfo
- Publication number
- KR20000040065A KR20000040065A KR1019980055610A KR19980055610A KR20000040065A KR 20000040065 A KR20000040065 A KR 20000040065A KR 1019980055610 A KR1019980055610 A KR 1019980055610A KR 19980055610 A KR19980055610 A KR 19980055610A KR 20000040065 A KR20000040065 A KR 20000040065A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- message
- recognition system
- register
- speech recognition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 6
- 238000012545 processing Methods 0.000 title abstract description 29
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000003672 processing method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
- G10L15/28—Constructional details of speech recognition systems
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Multi Processors (AREA)
Abstract
Description
본 발명은 음성 인식 시스템의 메시지 처리 방법에 관한 것으로 특히, 양방향으로 메시지를 주고받기에 적당한 음성 인식 시스템의 메시지 처리 방법에 관한 것이다.The present invention relates to a message processing method of a voice recognition system, and more particularly, to a message processing method of a voice recognition system suitable for sending and receiving messages in both directions.
디지털 신호 처리(Digital Signal Processor : DSP) 장치는 디지털 연산에 의해 신호 처리를 하는 하나의 집적회로 칩으로 된 마이크로프로세서이다.A digital signal processor (DSP) device is a microprocessor of one integrated circuit chip that performs signal processing by digital operation.
이와 같은 디지털 신호 처리 장치는 범용 마이크로프로세서의 아키텍처를 대폭적으로 개량하여 고속 연산성과 함께 컴팩트화를 추구한 것으로 기본적인 동작은 필터링(Filtering), 퓨리에(fourier) 변환, 상관 함수의 산출, 부호화, 변복조, 미분, 적분 및 적응 신호 처리 등이 있다.The digital signal processing apparatus has greatly improved the architecture of a general-purpose microprocessor and seeks compactness with high speed computation. The basic operations are filtering, Fourier transform, calculation of correlation function, encoding, modulation and demodulation, Derivative, integral and adaptive signal processing.
디지털 신호 처리 장치는 음성 합성, 음성 인식, 음성 부호화, 압축, 중고속 모뎀, 에코 캔슬러(echo canceller) 등의 음성 및 통신 시스템에서 채용되고 있으며, 화상 처리나 서버 모터 제어 등의 고속 디지털 제어 분야에 대한 적용이 실용화되고 있다.Digital signal processing devices are employed in voice and communication systems such as speech synthesis, speech recognition, speech encoding, compression, medium and high speed modems, echo cancellers, and the like for high-speed digital control such as image processing and server motor control. Has been put into practical use.
음성 인식은 자동적 수단에 의하여 음성으로부터 언어적 의미 내용을 식별하는 것으로 인간-기계 인터페이스 개선의 하나로 음성으로 정보를 입력하는 음성 인식과, 음성으로 정보를 출력하는 음성 합성의 기술의 연구 개발로 오랫동안 진행되어 왔다.Speech recognition is to identify linguistic semantic contents from speech by automatic means, and has been progressing for a long time with the research and development of the technology of speech recognition to input information by voice and speech synthesis to output information as one of the human-machine interface improvement Has been.
이와 같은 음성 인식 기술은 대규모 집적회로의 발달에 힘입어 종전에는 대형 장치를 필요로 하였던 음성 인식 장치와 음성 합성 장치를 집적회로에 실현할 수 있게 됨으로써 음성 입출력 장치가 실용화되었다.Such a voice recognition technology has been utilized to realize a speech input and output device by realizing a speech recognition device and a speech synthesis device, which previously required a large device, due to the development of a large scale integrated circuit.
이하, 첨부된 도면을 참조하여 종래 음성 인식 시스템을 설명하기로 한다.Hereinafter, a conventional speech recognition system will be described with reference to the accompanying drawings.
도 1은 종래 음성 인식 시스템의 블록 구성도이다.1 is a block diagram of a conventional speech recognition system.
종래 음성 인식 시스템은 도 1에 나타낸 바와 같이, 음성 인식을 위한 디지털 신호 프로세서(Digital Signal Processor : DSP)로 구성된 디지털 신호 처리부(3)와, 메인 프로세서로 구성되는 중앙 처리부(1)와, 중앙 처리부(1)와 디지털 신호 처리부(3)사이에 공용화된 공유 메모리(4)와, 디지털 신호 처리부(3)와 중앙 처리부(1)의 버스 중재를 위한 버스 중재부(2)로 구성된다.In the conventional speech recognition system, as shown in FIG. 1, a digital signal processor 3 including a digital signal processor (DSP) for speech recognition, a central processor 1 configured as a main processor, and a central processor Shared memory 4 shared between (1) and digital signal processing section 3, and bus arbitration section 2 for bus arbitration of digital signal processing section 3 and central processing section (1).
이와 같은 종래의 음성 인식 시스템에서 메시지 전송 방법은 공용 메모리를 사용한 인터럽트에 의한 방식이다.In the conventional voice recognition system, the message transmission method is based on an interrupt using a common memory.
음성 인식을 위한 디지털 신호 처리부(3)와, 중앙 처리부(1)사이에 공용화된 메모리(공유 메모리(4))를 한 개 놓고, 각각의 프로세서(1)(3)들이 버스 중재에 의해 공유 메모리(4)를 억세스 한다.A shared memory (shared memory 4) is placed between the digital signal processor 3 for speech recognition and the central processor 1, and the respective processors 1 and 3 are shared memory by bus arbitration. (4) is accessed.
이와 같은 종래 음성 인식 시스템의 동작은 다음과 같다.The operation of the conventional speech recognition system is as follows.
먼저, 메시지를 전달하고자 하는 프로세서(중앙 처리부(1) 또는 디지털 신호 처리부(3))에서 공유 메모리(4)를 사용하기 위해서는 중앙 처리부(1) 또는 디지털 신호 처리부(3)는 공유 메모리(4)의 점유 상태를 확인한 다음 메시지를 공유 메모리(4)에 적게 된다.First, in order to use the shared memory 4 in the processor (central processing unit 1 or digital signal processing unit 3) to which a message is to be transmitted, the central processing unit 1 or the digital signal processing unit 3 may use the shared memory 4. After checking the occupied state, the message is written to the shared memory (4).
이때, 상태 비트(status bit)를 이용해서 공유 메모리(4)의 사용상태를 확인한다.At this time, the use state of the shared memory 4 is checked using a status bit.
이어서, 인터럽트를 발생시켜 상대 프로세서(중앙 처리부(1) 또는 디지털 신호 처리부(3))에게 해당 메시지를 읽어 가도록 한다.Subsequently, an interrupt is generated to read the message to the counterpart processor (central processing unit 1 or digital signal processing unit 3).
그러면 인터럽트를 받은 프로세서(중앙 처리부(1) 또는 디지털 신호 처리부(3))는 인터럽트 처리 루틴으로 들어가서 메시지를 자기 고유 영역으로 들고 온다.The interrupted processor (central processing unit 1 or digital signal processing unit 3) then enters the interrupt processing routine and carries the message to its own area.
인터럽트 처리 루틴이 완료되면 인터럽트를 인가한 프로세서에게 인터럽트 응답을 하여 인터럽트 루틴을 종료하면 메시지 전달이 끝나게 된다.When the interrupt processing routine is completed, the interrupt response is given to the processor which granted the interrupt and the interrupt routine is terminated.
이와 같은 종래 음성 인식 시스템에 있어서는 다음과 같은 문제점이 있었다.Such a conventional speech recognition system has the following problems.
첫째, 동시에 두 개의 프로세서가 공유 메모리를 점유하고자 할 경우 버스 중재의 실패가 일어날 수 있었다.First, bus arbitration could fail if two processors attempt to occupy shared memory at the same time.
둘째, 동시에 양방향에서는 메시지를 주고받을 수 없으므로 동작 속도에 한계가 있었다.Second, there was a limit to the speed of operation because messages cannot be sent and received simultaneously in both directions.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 메시지를 주고받을 때 양방향에서 동시에 주고받음으로써 전송 속도를 빠르게 할 수 있는 음성 인식 시스템의 메시지 처리 방법을 제공하기 위한 것이다.Disclosure of Invention An object of the present invention is to provide a message processing method of a speech recognition system capable of speeding up a transmission speed by simultaneously exchanging messages in both directions when exchanging messages. .
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 제 1 프로세서가 레지스터에 메시지를 적고 상태 비트를 세팅하는 단계, 제 2 프로세서가 상기 레지스터의 상기 메시지를 읽어가고 응답 비트를 세팅하는 단계, 상기 제 1 프로세서는 상기 상태 비트를 리셋 시키고, 상기 제 2 프로세서는 상기 응답 비트를 리셋 시키는 단계를 포함한다.According to an aspect of the present invention for achieving the above object, the first processor writes a message in a register and sets a status bit, the second processor reads the message in the register and sets a response bit And the first processor resets the status bit and the second processor resets the response bit.
이상과 같은 다른 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 제 1 프로세서가 제 2 프로세서로 전달할 메시지가 있음을 알리는 상태 비트를 발생시키는 단계, 상기 제 2 프로세서가 상기 제 1 프로세서의 상기 메시지를 읽어가는 단계, 상기 제 2 프로세서가 상기 제 1 프로세서의 상태 비트를 클리어시키는 단계를 포함한다.According to another feature of the present invention for achieving the above object, generating a status bit indicating that there is a message to be delivered to the second processor, the second processor, the message of the first processor And reading, by the second processor clearing the status bit of the first processor.
이상과 같은 본 발명에 따르면, 메시지 처리를 효율적으로 할 수 있음은 물론 음성인식 속도를 증진시킬 수 있다.According to the present invention as described above, it is possible not only to efficiently process the message, but also to improve the voice recognition speed.
도 1은 종래 음성 인식 시스템의 블록 구성도1 is a block diagram of a conventional speech recognition system
도 2는 본 발명 제 1 실시예에 따른 음성 인식 시스템의 블록 구성도2 is a block diagram of a speech recognition system according to a first embodiment of the present invention;
도 3은 본 발명 제 2 실시예에 따른 음성 인식 시스템의 블록 구성도3 is a block diagram of a speech recognition system according to a second embodiment of the present invention.
도 4는 도 3에 나타낸 본 발명 레지스터의 구성도4 is a configuration diagram of the register of the present invention shown in FIG.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
11, 21 : 중앙 처리 장치 12, 22 : 제 1 레지스터11, 21: central processing unit 12, 22: the first register
13, 23 : 디지털 신호 처리부 14, 24 : 제 2 레지스터13, 23: digital signal processor 14, 24: second register
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명 제 1 실시예에 따른 음성 인식 시스템의 블록 구성도이다.2 is a block diagram of a speech recognition system according to a first embodiment of the present invention.
본 발명 제 1 실시예에 따른 음성 인식 시스템은 도 2에 나타낸 바와 같이, 메시지를 저장하는 제 1, 제 2 레지스터(22)(24)와, 상기 제 1, 제 2 레지스터(22)(24)를 통해 음성 인식 메시지를 주고 받는 중앙 처리부(21) 및 디지털 신호 처리부(23)로 구성된다.As shown in FIG. 2, the voice recognition system according to the first embodiment of the present invention includes first and second registers 22 and 24 for storing a message, and first and second registers 22 and 24, respectively. It consists of a central processing unit 21 and the digital signal processing unit 23 for transmitting and receiving a voice recognition message through.
이와 같은 본 발명 제 1 실시예에 따른 음성 인식 시스템의 동작은 다음과 같다.The operation of the speech recognition system according to the first embodiment of the present invention is as follows.
먼저, 하나의 프로세서인 중앙 처리부(11)에서 메시지를 제 1 레지스터(12)에 적는다(write). 이어서, 중앙 처리부(11)에서 메시지를 적었다는 상태 비트(status bit)를 세팅시킨다.First, the central processing unit 11, which is one processor, writes a message in the first register 12. Subsequently, the central processing unit 11 sets a status bit indicating the message has been written down.
그러면, 상기 상태 비트를 폴링(polling)하고 있던 디지털 신호 처리부(13)에서는 제 1 레지스터(12)에 메시지가 적혀 있음을 확인한후 메시지를 읽어간다(read). 그다음 해당 메시지를 읽어 갔다는 상태비트에 대한 응답 비트를 세팅한다.Then, the digital signal processor 13, which is polling the status bits, reads the message after confirming that the message is written in the first register 12. Then set the response bit for the status bit that read the message.
이때, 제 1 레지스터(11)에서는 메시지를 보낸 프로세서(디지털 신호 처리부(13))에서 상대방이 읽어 갔는지를 폴링하면서 응답 비트를 체크한다. 이어서, 응답 비트가 세팅되면 메시지를 보낸 중앙 처리부(11)에서는 자기가 세팅한 상태 비트를 리셋(reset)시킨다.At this time, the first register 11 checks the response bit while polling whether the other party has read the processor (digital signal processor 13) that has sent the message. Subsequently, when the response bit is set, the central processing unit 11 which sent the message resets the status bit set by itself.
그러면, 디지털 신호 처리부(13)에서는 상태 비트가 리셋 됨을 확인한 다음 자신이 발생시킨 응답 비트를 세팅시킨다.Then, the digital signal processor 13 confirms that the status bit is reset and sets the response bit generated by the digital signal processor 13.
이와 같은 방법에 의해 한 개의 메시지의 전달이 끝난다.In this way, one message is delivered.
도 3은 본 발명 제 2 실시예에 따른 음성 인식 시스템의 블록 구성도이다.3 is a block diagram of a speech recognition system according to a second embodiment of the present invention.
본 발명 제 2 실시예에 따른 음성 인식 시스템은 도 3에 나타낸 바와 같은데 도 2에 나타낸 바와 같은 본 발명 제 1 실시예에 나타낸 음성 인식 시스템과 동일한 구조를 갖고 있다. 하지만, 메시지를 세팅하는 방식을 다르게 한 것이다.The speech recognition system according to the second embodiment of the present invention has the same structure as that of the speech recognition system shown in the first embodiment of the present invention as shown in FIG. However, the way you set the message is different.
먼저, 하나의 프로세서인 중앙 처리부(21)에서 메시지를 제 1 레지스터(22)에 적는다(write). 이어서, 중앙 처리부(21)에서 메시지를 적었다는 상태 비트(status bit)를 세팅시킨다.First, the central processing unit 21, which is one processor, writes a message in the first register 22. Subsequently, the central processing unit 21 sets a status bit indicating the message has been written down.
그러면, 상기 상태 비트를 폴링(polling)하고 있던 디지털 신호 처리부(13)에서는 제 1 레지스터(12)에 메시지가 적혀 있음을 확인한후 메시지를 읽어간다(read).Then, the digital signal processor 13, which is polling the status bits, reads the message after confirming that the message is written in the first register 12.
이어서, 특정 어드레스를 억세스하여 세팅된 상태 비트를 클리어 시킨다.Then, the specific address is accessed to clear the set status bit.
즉, 도 4에 나타낸 바와 같이 레지스터(31)에 데이터가 입력 및 출력된후 레지스터(31)를 구성하는 플립플롭(32)에 상태 비트를 클리어 시킬 수 있도록 하는데, 이때, 상태 비트의 클리어 신호를 디지털 신호 처리부(23)에서 발생시키도록 한 것이다.That is, as shown in FIG. 4, after data is input and output into the register 31, the status bit can be cleared in the flip-flop 32 constituting the register 31. The digital signal processor 23 generates the signal.
이상의 설명에서와 같은 본 발명은 다음과 같은 효과가 있다.The present invention as described above has the following effects.
첫째, 프로세서간에 데이터를 주고받을 때 프로세서간에 데이터를 주고받기 위한 각각의 레지스터를 이용하므로 양방향 전송이 가능하여 전송 속도를 향상시킬 수 있다.First, since each register is used to send and receive data between processors, bidirectional transmission is possible to improve the transmission speed.
둘째, 프로그램의 오류로 인한 데이터의 충돌을 방지 할 수 있으므로 신뢰도 높은 음성 인식 시스템의 메시지 처리 방법을 제공할 수 있다.Second, it is possible to prevent data collision due to a program error, thereby providing a message processing method of a reliable speech recognition system.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980055610A KR100308146B1 (en) | 1998-12-17 | 1998-12-17 | Method for processing message in speech recognition system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980055610A KR100308146B1 (en) | 1998-12-17 | 1998-12-17 | Method for processing message in speech recognition system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000040065A true KR20000040065A (en) | 2000-07-05 |
KR100308146B1 KR100308146B1 (en) | 2001-11-02 |
Family
ID=19563294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980055610A KR100308146B1 (en) | 1998-12-17 | 1998-12-17 | Method for processing message in speech recognition system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100308146B1 (en) |
-
1998
- 1998-12-17 KR KR1019980055610A patent/KR100308146B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100308146B1 (en) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100308146B1 (en) | Method for processing message in speech recognition system | |
JP2988443B2 (en) | Data transfer method | |
KR880701046A (en) | Selection module for telephone line interface and its interface method | |
JPH08241199A (en) | Data-processing system | |
KR950009763B1 (en) | A method of data transmission and synchronization between two cpu's | |
JPH043282A (en) | Ic card | |
KR930004903B1 (en) | Parallel data communication system and its method between processors by using data bus | |
JP2929631B2 (en) | Communication device between processors | |
KR970002400B1 (en) | Control scheme of interrupt go and done in a multiprocessor interrupt requester | |
KR19980076958A (en) | Message transfer device in voice recognition system | |
KR0170595B1 (en) | Software emulation method of xcent-net interface | |
KR960015586B1 (en) | Asserting scheme of transfer failure interrupt in a multiprocessor interrupt requester | |
SU596939A1 (en) | Arrangement for interfacing terminals with data transmission apparatus | |
KR19990066122A (en) | Shared memory implementer | |
JPS6049465A (en) | Data transfer method between microcomputers | |
KR960042375A (en) | Interface control device and method for bidirectional communication between host and peripheral device | |
KR19990085331A (en) | Apparatus and method for parallel processing of TIDBUS and IPBUS in devices with two or more processors | |
KR970012181A (en) | Data queue module and its control method | |
KR970016994A (en) | Apparatus and method for data communication between processors via shared memory | |
JPH033043A (en) | Semiconductor device | |
KR950022597A (en) | Inter-processor communication device using PIPO memory | |
KR940017509A (en) | Method and device for data communication between two processors using DMA in digital key phone | |
JPS57187730A (en) | Direct memory access system | |
JPH0225582B2 (en) | ||
JPS6169243A (en) | Inter-microprocessor data communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |