KR20000037745A - Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique - Google Patents

Abstract

PURPOSE: A method for measuring a vacancy fault of a silicon wafer is provided to improve the productivity of articles by measuring the vacancy fault using a CU decoration technique. CONSTITUTION: A method for measuring a vacancy fault of a silicon wafer comprises a step of applying voltages of 8-10MV/cm. Under the voltages of 8-10MV/cm, a CU decoration technique is used to check the vacancy fault of the silicon wafer. At this tim, methanol is used as an electrolyte. At first, a silicon single crystalline is growing in a semiconductor substrate. Then, a mass of a multi crystalline silicon is inputted into a quartz furnace wit a dopant. The multi crystalline silicon and the dopant are melted in the temperature of 1425°C. Then, a wafer sample is prepared. by performing a final cleaning process. A device pattern is formed on the wafer sample so as to check the electrical feature of the wafer sample.

Description

Ｃｕ 데코레이션법에 의한 실리콘 웨이퍼의 공동 결함 측정 방법Method for Measuring Joint Defects on Silicon Wafers by Cu Decoration Method

본 발명은 실리콘 웨이퍼의 공동 결함을 측정하기 위한 방법에 관한 것으로서, 보다 상세하게는 결정 성장 및 웨이퍼 가공 처리 단계에서 형성된 공동 결함을 Cu 데코레이션법으로 효과적으로 측정할 수 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for measuring cavity defects in a silicon wafer, and more particularly, to a method capable of effectively measuring cavity defects formed in crystal growth and wafer processing steps by Cu decoration method.

반도체 소자의 제조시에 기판으로 주로 사용되는 실리콘 웨이퍼는 일반적으로 고순도의 다결정 실리콘 봉을 제조한 후, 쵸크랄스키(Czochralski) 결정 성장법 또는 플로트 존(Float zone) 결정 성장법에 따라 단결정 실리콘 봉을 생산하고, 이를 얇게 절단하고, 웨이퍼 일면을 경면(境面) 연마(polishing)하고 세정하여 제조된다. 현재 고집적 회로 디바이스(device)의 집적도가 증가함에 따라 디바이스가 위치하는 표면의 활성 영역에 결함과 오염이 없는 완전한 디누드 존(denuded zone)의 형성과 웨이퍼 내부의 균일한 결함의 형성이 요구되고 있다. 특히 쵸크랄스키 결정 성장법에 의해 실리콘 단결정봉을 성장시킬 때, 단결정봉은 단결정 성장로 내에서 일정한 온도까지 냉각 과정을 거치게 된다. 이러한 냉각 과정 중에서 단결정봉은 성장 조건에 따라 단결정봉의 반경 방향으로 냉각 이력의 차이가 발생하고 이에 따라 결함의 분포가 반경 방향으로 특정한 영역에서 발생되고 있다. 반도체 제조 공정 중 산화막 결함은 반도체 수율 결정의 중요한 요소인데, 특히 웨이퍼 내에 존재하는 공동 형태의 결함은 산화막 결함 발생의 주요 원인이기 때문에 단결정봉의 성장 및 냉각 과정에서 발생하는 공동 형태의 결함들이 많이 발생하는 영역을 정확하고 경제적으로 측정하는 방법은 매우 중요하다.Silicon wafers mainly used as substrates in the manufacture of semiconductor devices generally produce high-purity polycrystalline silicon rods, followed by single crystal silicon rods according to Czochralski crystal growth method or Float zone crystal growth method. It is produced by producing a thin film, cutting it thinly, mirroring one surface of the wafer, and cleaning. As the integration of high-density circuit devices increases, the formation of complete denuded zones free of defects and contamination in the active area of the surface where the devices are located and the formation of uniform defects inside the wafer are required. . In particular, when growing a silicon single crystal rod by the Czochralski crystal growth method, the single crystal rod is cooled to a constant temperature in the single crystal growth furnace. In the cooling process, the difference in cooling history occurs in the radial direction of the single crystal rod according to the growth conditions, and thus the distribution of defects occurs in a specific region in the radial direction. Oxide defects are an important factor in determining semiconductor yield during the semiconductor manufacturing process. In particular, cavity-type defects in wafers are a major cause of oxide defects. How to accurately and economically measure an area is very important.

종래의 쵸크랄스키법에 의해 성장된 단결정봉 내의 공동 형태의 결함들이 많이 존재하는 영역을 측정하는 방법에는 웨이퍼를 열처리 후 X-선 해부 방법을 이용하는 방법이 있으나, 이 방법은 웨이퍼 샘플 제조시 X-선 특성에 맞는 방향성을 고려한 샘플을 제작해야하는 어려움과 측정에 장시간을 필요로 한다는 문제점이 있다. 또한 종래의 폴리싱된 웨이퍼를 세코(Secco) 에칭액을 이용하여 에칭 후, 광학 현미경 하에서 플로우 패턴 결함(Flow Pattern Defect)라는 결함을 측정하는 방법이 있으나, 이 방법은 정확한 공동 결함 영역을 측정할 수 없을 뿐만 아니라, 독성이 강한 크롬산을 사용하여 인체에 유해하고 폐수 처리에 문제가 있다.A method of measuring a region in which a large number of cavity-type defects exist in a single crystal rod grown by the Czochralski method is a method of using an X-ray dissection method after heat treatment of a wafer, but this method uses X-ray dissection to prepare a sample. -Difficulties in producing the sample considering the direction suitable for the line characteristics and the problem that it takes a long time to measure. In addition, there is a method of measuring a defect called a flow pattern defect under an optical microscope after etching a conventional polished wafer using a Secco etchant, but this method cannot measure an accurate cavity defect area. In addition, the use of highly toxic chromic acid is harmful to humans and has a problem in wastewater treatment.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, Cu 데코레이션법을 사용하여 공동 형태의 웨이퍼 결함을 저비용으로 정확하게 분석하는 방법을 제공하는 것이다.The present invention is to solve the above problems, to provide a method for accurately analyzing the wafer defects in the form of a cavity using the Cu decoration method at low cost.

도1은 Cu 데코레이션의 장치도.1 is an apparatus diagram of Cu decoration.

도2는 Cu 데코레이션법에 의한 공동 형태 결함 영역의 단면도.Fig. 2 is a sectional view of the cavity defect region by Cu decoration method.

상기와 같은 목적을 달성하기 위하여 본 발명은 Cu 데코레이션법으로 공동 형태의 웨이퍼 결함을 정확하게 분석하는 방법을 제공한다.In order to achieve the above object, the present invention provides a method for accurately analyzing a wafer defect in the form of a cavity by the Cu decoration method.

이하, 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail.

본 발명에 따라 저비용으로 정확하게 실리콘 웨이퍼에 존재하는 공동 형태의 결함을 측정하기 위하여, 먼저 쵸크랄스키 결정 성장법으로 실리콘 단결정봉을 성장시킨다. 다결정 실리콘 덩어리를 도펀트와 함께 흑연로에 넣고, 약 1425 ℃에서 용융시킨 후 (111)이나 (100)의 시드 크리스탈(Seed Crystal)이 녹은 표면에 접촉시킨 다음 서서히 끌어 올린다. 이 경우 시드 크리스탈과 용융된 실리콘 사이의 표면 장력에 의해 작은 양의 액체가 올라와서 냉각되고, 냉각되는 동안 녹아 있던 원자는 스스로 시드 크리스탈과 같은 격자 구조로 배열된다. 성장된 단결정봉을 얇게 절단하고, 웨이퍼 일면을 경면 연마하고 통상의 물리적 및 화학적인 최종 세척 공정(Final Cleaning System, FCS)을 수행하여 웨이퍼 샘플을 준비한다.In order to accurately measure cavity-like defects present in the silicon wafer at low cost according to the present invention, silicon single crystal rods are first grown by the Czochralski crystal growth method. The polycrystalline silicon lump is placed in a graphite furnace with a dopant, melted at about 1425 ° C., and then the seed crystal of (111) or (100) is brought into contact with the molten surface and then slowly pulled up. In this case, a small amount of liquid is raised and cooled by the surface tension between the seed crystal and the molten silicon, and the atoms dissolved during the cooling are themselves arranged in a lattice structure like the seed crystal. The grown single crystal rods are thinly cut, mirror-polished on one side of the wafer, and subjected to conventional physical and chemical final cleaning systems (FCS) to prepare wafer samples.

상기 준비된 웨이퍼 샘플 상에 웨이퍼의 전기적 특성 점검(check)용 디바이스 패턴을 형성시킨다. 이것은 일반적으로 웨이퍼 상에 50-100 nm 두께의 옥사이드를 형성하고 그 위에 폴리실리콘 또는 금속(Al 또는 Ti 등)을 이용하여 디바이스 패턴을 형성함으로써 웨이퍼 샘플의 항복 전압을 측정하는 경우에 프로브(probe)의 접촉 포인트를 형성시키는 역할을 한다. 실리콘에 대한 전기적인 접촉부의 형성은 디바이스 공정의 최종 단계로서 디바이스의 수율이나 신뢰성 또는 특성 등을 정하는데 중요한 역할을 한다.A device pattern for checking electrical characteristics of the wafer is formed on the prepared wafer sample. This is generally a probe when measuring the breakdown voltage of a wafer sample by forming a 50-100 nm thick oxide on the wafer and forming a device pattern using polysilicon or metal (such as Al or Ti) on it. Serves to form contact points. The formation of electrical contacts to silicon plays an important role in determining the yield, reliability, or characteristics of the device as the final stage of the device process.

옥사이드가 성장된 웨이퍼 샘플의 공동 형태의 결함을 측정하기 위해서 Cu 데코레이션을 수행하여야 하는데, 이를 위하여 웨이퍼 샘플의 뒷면(backside)에 전기를 인가할 수 있도록 하기 위하여 웨이퍼 샘플 뒷면의 옥사이드 층(layer)을 40-60%의 불화 수소를 사용하여 제거한 후 이온 교환수인 순수를 사용하여 웨이퍼 샘플을 세정한다. 뒷면의 옥사이드 층이 제거된 웨이퍼 샘플을 도1에 도시한 Cu 데코레이션 장치에 장착하고 전해액으로 메탄올을 사용하여 Cu 데코레이션을 수행한다. 메탄올은 Cu 이온에 대한 용해성이 우수하기 때문에 통상적으로 Cu 데코레이션을 수행하는 경우에 전해액으로 사용된다. 도1에서 보는 바와 같이 Cu 플레이트(음극)를 설치한 테프론 조에 뒷면 옥사이드가 제거된 웨이퍼를 넣고, 웨이퍼 표면과 약 5 mm 정도의 간격을 유지하여 웨이퍼 상부에 Cu 플레이트(양극)를 설치한 후, 메탄올을 Cu 플레이트(양극)가 잠기도록 붓는다. 양극 및 음극의 Cu 플레이트의 전압이 옥사이드 막에 8-10 MV/cm가 걸리도록 직류 전원을 인가한 후, 10-30 분에 걸쳐서 웨이퍼 샘플의 Cu 데코레이션을 수행한다. 이 경우 Cu 플레이트에 가해진 전압이 8 MV/cm 보다 작으면 공동 형태의 결함 밀도 변화가 심하기 때문에 웨이퍼 샘플의 Cu 데코레이션이 충분히 일어나지 않으므로 Cu 플레이트에 인가되는 전압은 8 MV/cm 이상인 것이 바람직하다. Cu 플레이트에 가해진 전압이 10 MV/cm 이상이면 공동 형태의 결함 밀도 변화가 매우 작으므로 경제적인 측면에서 10 MV/cm 이하의 전압을 가해주는 것이 바람직하다. Cu 데코레이션이 완료된 후 순수를 사용하여 웨이퍼 샘플을 세정하고 자연 건조시킨 후, 공동 형태의 결함 영역의 형상을 관찰 및 분석함으로써 본 발명은 웨이퍼의 전기적 특성에 영향을 미치는 결정 결함을 경제적이고 정밀하게 분석할 수 있다.In order to measure the defects in the cavity shape of the oxide-grown wafer sample, Cu decoration should be performed. To this end, an oxide layer on the backside of the wafer sample is applied to enable the electrical application to the backside of the wafer sample. After removal using 40-60% hydrogen fluoride, the wafer sample is cleaned using pure water, ion exchange water. The wafer sample from which the oxide layer on the back side was removed was mounted on the Cu decoration apparatus shown in Fig. 1, and Cu decoration was performed using methanol as the electrolyte. Methanol is usually used as an electrolyte when Cu decoration is performed because of excellent solubility in Cu ions. As shown in FIG. 1, after the back oxide is removed from a wafer having a Cu plate (cathode) installed thereon, a Cu plate (anode) is installed on the wafer at a distance of about 5 mm from the wafer surface. Pour methanol to submerge the Cu plate (anode). After the DC power was applied such that the voltage of the Cu plate of the anode and the cathode took 8-10 MV / cm to the oxide film, Cu decoration of the wafer sample was performed over 10-30 minutes. In this case, if the voltage applied to the Cu plate is less than 8 MV / cm, since the defect density change in the cavity shape is severe, the Cu decoration of the wafer sample does not sufficiently occur, so the voltage applied to the Cu plate is preferably 8 MV / cm or more. If the voltage applied to the Cu plate is more than 10 MV / cm, the change in the defect density of the cavity form is very small, it is preferable to apply a voltage of 10 MV / cm or less from the economic point of view. After the Cu decoration is completed, the wafer sample is cleaned and naturally dried using pure water, and then the present invention is economically and precisely analyzed for crystal defects affecting the electrical properties of the wafer by observing and analyzing the shape of the defect area in the cavity shape. can do.

이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described. However, the following examples are only intended to help the understanding of the present invention is not limited to the following examples.

실시예 1Example 1

다결정 실리콘 봉을 제조한 후, 조건을 달리하여 쵸크랄스키법으로 단결정 실리콘 봉을 생산하고, 이를 얇게 절단한 후 웨이퍼 일면을 경면 폴리싱하고 FCS를 수행하여 웨이퍼 샘플을 제조하고 제조된 웨이퍼 샘플에 두께 70 nm의 옥사이드를 형성시킨 후, 50% 불화 수소를 이용하여 웨이퍼 샘플의 뒷면에 형성되어 있는 옥사이드를 제거한 후 순수를 이용하여 세정하였다. 세정된 웨이퍼 샘플을 Cu 데코레이션 장치에 설치하고 메탄올을 전해액으로 사용하여 Cu 플레이트 전극이 완전하게 잠기도록 하고 양단의 전극에 직류 9 MV/cm 전압을 가하여 20분 동안 웨이퍼 샘플의 Cu 데코레이션을 수행하였다. Cu 데코레이션이 완료된 웨이퍼 샘플을 순수로 세정하고 공동 형태의 결함을 관찰하고 분석하였다. 웨이퍼 샘플의 Cu 데코레이션에 대한 분석 결과를 도2에 나타내었다.After manufacturing the polycrystalline silicon rods, the monocrystalline silicon rods were produced by Czochralski method under different conditions, thinly cut, mirror-polished on one side of the wafer, and subjected to FCS to prepare a wafer sample, and the thickness of the prepared wafer sample. After forming an oxide of 70 nm, the oxide formed on the back side of the wafer sample was removed using 50% hydrogen fluoride and then washed with pure water. The cleaned wafer sample was installed in a Cu decoration apparatus, and the methanol was used as an electrolyte so that the Cu plate electrode was completely submerged, and a DC decoration of the wafer sample was performed for 20 minutes by applying a direct current 9 MV / cm voltage to the electrodes at both ends. Cu decorated wafer samples were cleaned with pure water and cavity defects were observed and analyzed. The analysis results for the Cu decoration of the wafer samples are shown in FIG.

실시예 2Example 2

조건을 달리하여 결정 성장시킨 웨이퍼 샘플에 대하여 실시예 1과 동일한 방법으로 웨이퍼 샘플의 Cu 데코레이션을 수행하고 공동 형태의 결함을 관찰하고 분석하였다. 웨이퍼 샘플의 Cu 데코레이션에 대한 분석 결과를 도2에 나타내었다. 도2에서 반점은 공동 형태의 결함을 나타내고, 반점이 많은 영역은 공동 결함 영역이다.On the wafer samples crystal grown under different conditions, Cu decoration of the wafer samples was performed in the same manner as in Example 1, and defects in the cavity form were observed and analyzed. The analysis results for the Cu decoration of the wafer samples are shown in FIG. In FIG. 2, spots represent void-shaped defects, and areas with many spots are cavity defect regions.

상기에 기술한 바와 같이 본 발명은 Cu 데코레이션법을 사용하여 웨이퍼의 공동 형태의 결함을 경제적이고 정확하게 분석할 수 있다.As described above, the present invention can economically and accurately analyze the defects in the cavity form of the wafer by using the Cu decoration method.

본 발명은 Cu 데코레이션법을 사용하여 실리콘 웨이퍼의 공동 형태의 결함을 분석함으로써 반도체 수율에 중요한 영향을 미치는 실리콘 웨이퍼 내에 존재하는 공동 형태의 결함을 경제적이고 정확하게 분석하여 실리콘 결정 성장 기술을 향상시키고 디바이스 수율을 증가시킬 수 있다.The present invention provides an economical and accurate analysis of cavity-type defects present in silicon wafers that have an important effect on semiconductor yield by analyzing the defects in the cavity form of silicon wafers using Cu decoration method to improve silicon crystal growth technology and device yield. Can be increased.

Claims (1)

8-10 MV/cm의 전압 하에서 메탄올을 전해액으로 하여 Cu 데코레이션법에 의해 실리콘 웨이퍼의 공동 형태의 결함을 측정하는 방법.A method for measuring a cavity defect of a silicon wafer by Cu decoration method using methanol as an electrolyte under a voltage of 8-10 MV / cm.