KR20000031551A - 다중 컴퓨터 시스템 및 그의 제어방법 - Google Patents

다중 컴퓨터 시스템 및 그의 제어방법 Download PDF

Info

Publication number
KR20000031551A
KR20000031551A KR1019980047654A KR19980047654A KR20000031551A KR 20000031551 A KR20000031551 A KR 20000031551A KR 1019980047654 A KR1019980047654 A KR 1019980047654A KR 19980047654 A KR19980047654 A KR 19980047654A KR 20000031551 A KR20000031551 A KR 20000031551A
Authority
KR
South Korea
Prior art keywords
host
resource
counterpart
sub
request
Prior art date
Application number
KR1019980047654A
Other languages
English (en)
Inventor
김선오
오학서
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980047654A priority Critical patent/KR20000031551A/ko
Publication of KR20000031551A publication Critical patent/KR20000031551A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061Partitioning or combining of resources
    • G06F9/5066Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

개시된 다중 컴퓨터 시스템 및 그의 제어방법은 하나의 호스트 컴퓨터 시스템과 복수의 서브 컴퓨터 시스템의 호스트 버스로 연결하여 소정의 작업을 수행하고, 호스트 컴퓨터 시스템 및 복수의 서브 컴퓨터 시스템이 각기 구비하고 있는 소정의 자원을 상호간에 공유할 수 있도록 하는 것이다.
본 발명은 호스트 PC의 슬롯에 복수의 서브 PC를 장착하여 호스트 버스로 연결하고, 호스트 PC 및/또는 복수의 서브 PC에 소정의 자원을 구비하며, 전원을 온할 경우에 호스트 PC 및 복수의 서브 PC가 상호간에 데이터 통신을 수행하면서 자신에게 구비되어 있는 자원에 대한 정보를 알리고, 구비된 자원의 사용 요청이 있을 경우에 해당 자원을 구비하고 있는 호스트 PC 또는 서브 PC가 해당 자원을 동작시키면서 소정의 데이터를 독출하여 전송하거나 또는 전송되는 자원을 해당 자원에 저장한다.

Description

다중 컴퓨터 시스템 및 그의 제어방법
본 발명은 호스트로 사용하는 개인용 컴퓨터(Personal Computer : 이하, 'PC'라고 약칭함)에 구비되어 있는 마더 보드(mother board)의 슬롯에, 서브 PC가 구비되어 있는 복수의 카드를 장착한 다중 컴퓨터 시스템 및 그의 제어방법에 관한 것이다.
보다 상세하게는 하나의 케이스에 호스트 PC 및 복수의 서브 PC를 일체로 내장하여 호스트 버스로 연결하고, 호스트 PC 및 복수의 서브 PC가 동시에 동작하면서 소정의 작업을 수행하며, 호스트 PC 및 복수의 서브 PC가 각기 구비하고 있는 소정의 자원을 상호간에 공유할 수 있도록 하는 다중 컴퓨터 시스템 및 그의 제어방법에 관한 것이다.
일반적으로 PC는 마더 보드에 중앙 처리 장치(Central Processing Unit : 이하, 'CPU'라고 약칭함)를 구비하고, 이 마더 보드에 소정의 자원을 장착 예를 들면, 플로피 디스크 드라이브(이하, 'FDD'라고 약칭함), 모니터, 마우스, 키보드 및 하드 디스크 드라이버(이하, 'HDD'라고 약칭함) 등과 같은 각종 주변 기기를 장착하여 사용하고 있다.
상기 PC는 작업자가 키보드를 통해 소정의 동작 명령을 입력시킬 경우에 CPU는 소정의 프로그램에 따라 구비되어 있는 FDD 및 HDD 등의 소정의 자원의 동작을 제어하면서 입력된 소정의 명령에 따른 동작을 수행하고 있다.
PC 환경의 제어기는 저가격, 고성능 및 소프트웨어의 개발의 용이성 등으로 널리 이용되고 있다.
그리고 각종 제어기의 개발에 있어서도 PC의 이용이 계속 증가되고 있는 실정이다.
그러나 현재 호스트로 사용되는 PC의 슬롯에 장착되는 제어기들은 PC의 환경이 아닌 다른 CPU를 사용하는 경우가 많은 것으로 이로 인하여 제어기의 개발에 많은 어려움이 있다.
예를 들면, APPLE Ⅱ PC에 장착된 CP/M(Control Program for Microcomputer) 카드와 같이 호스트의 자원을 사용하되, 자원을 사용하는 순간 호스트의 중앙 처리 장치는 동작을 정지하고, CP/M 카드가 호스트의 자원을 사용하는 방식이 있다.
이 방식에 따르면, 슬롯에 장착된 소정의 장치에 전원이 공급되면, CP/M 카드는 자체의 롬에 내장된 프로그램에 따라 초기화를 완료하고, 호스트의 중앙 처리 장치도 자체의 롬에 내장된 프로그램에 따라 초기화를 완료한 후 소정의 프로그램이 HDD나 FDD 등에서 구동되어 CP/M 카드의 호스트 자원 액세스를 허용할 경우에 CP/M 카드가 기동하면서 호스트의 CPU가 동작을 정지하고, CP/M 카드가 호스트의 자원을 사용한다.
그리고 경우에 따라서는 일정한 시간 간격으로 호스트 중앙 처리 장치의 동작을 정지시키고, 동작하는 시스템도 있다.
그러나 이 기술에 따르면, 호스트의 중앙 처리 장치가 전혀 쓸모 없게 되거나 호스트의 자원을 충분히 사용할 수 없다.
호스트가 사용하고 있는 HDD를 예로 들면, 호스트의 CPU가 사용하는 영역의 HDD와, CP/M 카드의 CPU가 사용하는 HDD의 영역이 전혀 연관성이 없으므로 호스트 시스템을 완벽하게 사용할 수 없다.
즉, 호스트에서 WIN95 프로그램을 사용할 경우에 WIN95 프로그램이 때때로 디프래그(defrag)하여 HDD가 정리되는 데 이 때, 슬롯에 장착된 시스템이 사용하는 영역이 파괴될 우려가 있다.
그리고 VME(Versa Module Euro) 시스템에 장착된 표시용 PC 카드처럼 HDD, FDD 및 키보드 등의 기본적인 자체 자원을 모두 가지고 있으면서 시스템에서 사용하는 한정적인 자원만을 사용하는 방식이 있다.
이 방식에 따르면, 슬롯에 장착된 장치에 전원이 공급되면, VME 시스템은 자체의 VGA 카드와 키보드들을 통신 포트(RS232 등)를 통해 해결하고, 장착된 PC 카드는 자신이 보유하고 있는 HDD, FDD, VGA 카드 및 키보드 등을 사용하여 시스템을 초기화하며, 이후 PC 카드는 자체 보유하고 있는 자원으로 충분히 응용 프로그램을 동작시키고, VME 시스템도 자체 보유하고 있는 자원으로 응용 프로그램을 동작시키며, 호스트 시스템과 PC 카드는 상호간에 통신을 수행하여 소정의 정보를 교환한다.
그러나 이 방식은 호스트 시스템과 슬롯에 장착된 카드가 각기 자원을 가지고 있어야 되는 문제점이 있다.
따라서 본 발명의 목적은 하나의 호스트 PC와, 이 호스트 PC의 슬롯에 장착된 복수의 서브 PC가 각기 동작하면서 호스트 PC에 구비되어 있는 자원을 서브 PC가 공유할 수 있도록 하는 다중 컴퓨터 시스템 및 그의 제어방법을 제공하는 데 있다.
본 발명의 다른 목적은 서브 PC가 호스트의 자원을 사용하되, 서브 PC가 호스트와 통신을 수행하여 자원을 사용하고, 호스트가 자원의 사용에 개입하게 하여 서브 PC가 사용하는 자원의 용도를 호스트가 알 수 있도록 하는 다중 컴퓨터 시스템 및 그의 제어방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 서브 PC가 호스트의 자원을 사용할 경우에 호스트와 통신을 수행한다는 개념 대신에 자원을 바로 사용한다는 개념을 가지도록 하여 기존의 운영 체제(Operating System)의 사용에 아무런 문제가 없도록 하는 다중 컴퓨터 시스템 및 그의 제어방법을 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명의 다중 컴퓨터 시스템 및 그의 제어방법에 따르면, 호스트 PC의 슬롯에 복수의 서브 PC를 장착하여 호스트 버스로 연결하고, 호스트 PC 및/또는 복수의 서브 PC에 소정의 자원을 구비하며, 전원을 온할 경우에 호스트 PC 및 복수의 서브 PC가 상호간에 데이터 통신을 수행하면서 자신에게 구비되어 있는 자원에 대한 정보를 알리고, 구비된 자원의 사용 요청이 있을 경우에 해당 자원을 구비하고 있는 호스트 PC 또는 서브 PC가 해당 자원을 동작시키면서 소정의 데이터를 독출하여 전송하거나 또는 전송되는 자원을 해당 자원에 저장한다.
도 1은 본 발명의 다중 컴퓨터 시스템의 일 실시 예 구성을 보인 도면,
도 2는 본 발명의 제어방법의 일 실시 예에서 호스트 컴퓨터 시스템의 동작을 보인 신호 흐름도,
도 3은 본 발명의 제어방법의 일 실시 예에서 서브 컴퓨터 시스템의 동작을 보인 신호 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 호스트 PC 12 : 자원
14 : 서브 PC 16 : 호스트 버스
이하 첨부된 도면을 참조하여 본 발명의 다중 컴퓨터 시스템 및 그의 제어방법을 상세히 설명한다.
도 1은 본 발명의 다중 컴퓨터 시스템의 구성을 보인 도면이다.
여기서, 부호 10은 호스트 PC이고, 부호 12는 상기 호스트 PC(10)에 구비되어 있는 HDD, FDD, VGA 카드, 마우스, 직렬/병렬 통신 포트 및 키보드 등의 복수의 자원이다.
부호 14는 상기 호스트 PC(10)의 슬롯에 장착되는 복수의 PC 타입의 제어기인 서브 PC이다.
상기 호스트 PC(10)와 복수의 서브 PC(14)는 호스트 버스(16)를 통해 상호간에 연결된다.
이와 같이 구성된 본 발명의 다중 컴퓨터 시스템에서 호스트 PC(10)는, 도 2에 도시된 바와 같이 단계(S10)에서 전원이 온될 경우에 단계(S11)에서 POST(Power On Self Test) 동작을 수행하고, 단계(S12)에서 보유하고 있는 복수의 자원(12)을 체크한 후 단계(S13)에서 서브 PC(14)로부터 호스트 버스(16)를 통해 보유하고 있는 자원(12)에 대한 정보의 전송 요청이 입력되는 지를 판단한다.
상기 단계(S13)에서 서브 PC(14)로부터 자원정보의 전송 요청이 입력될 경우에 단계(S14)에서 체크된 자원(12)에 대한 정보를 호스트 버스(16)를 통해 서브 PC(14)로 전송한다.
즉, 상기 단계(S12)에서 체크된 자원(12)의 유무에 대한 정보를 서브 PC(14)로 전송한다.
다음 단계(S15)에서는 일반 운영 체제 프로그램을 수행하면서 단계(S16)에서 서브 PC(14)로부터 자원(12)의 사용 요구가 입력되는 지를 판단한다.
상기 단계(S16)에서 서브 PC(14)로부터 자원(12)의 사용 요구가 입력될 경우에 호스트 PC(10)는 단계(S17)에서 인터럽트 프로세스를 수행하고, 단계(S18)에서 서브 PC(14)가 요청한 해당 자원(12)을 동작시켜 자원(12)에서 출력되는 소정의 데이터를 호스트 버스(16)를 통해 서브 PC(14)로 전송한다.
그리고 서브 PC(14)는 도 3에 도시된 바와 같이 단계(S20)에서 전원이 온될 경우에 단계(S21)에서 POST 동작을 수행하고, 단계(S22)에서 호스트 버스(16)를 통해 호스트 PC(10)로 보유하고 있는 자원(12)에 대한 정보의 전송을 요청한다.
다음 단계(S23)에서 호스트 PC(10)가 응답하여 보유하고 있는 자원(12)의 정보를 전송할 경우에 서브 PC(14)는 단계(S24)에서 호스트 PC(10)가 보유하고 있는 자원(12)을 가상 자원으로 인식한다.
다음 단계(S25)에서는 일반 운영 체제 프로그램을 수행하면서 가상 자원(12)을 사용해야 할 경우에 단계(S26)에서 호스트 버스(16)를 통해 호스트 PC(10)에 가상 자원(12)의 사용을 요청하고, 가상 자원(12)의 사용 요청에 따라 호스트 PC(10)가 해당 자원(12)을 동작시켜 전송하는 데이터를 단계(S27)에서 서브 PC(14)가 전송 받아 그에 따른 소정의 동작을 수행한다.
한편, 상기에서는 호스트 PC(10)에 복수의 자원(12)을 구비하고, 복수의 서브 PC(14)가 호스트 PC(10)와 통신을 수행하면서 자원(12)을 가상 자원으로 사용하는 것을 예로 들어 설명하였다.
본 발명을 실시함에 있어서는 이에 한정되지 않고, 복수의 서브 PC(14)가 각기 복수의 자원(12)을 구비하고, 호스트 PC(10)가 복수의 서브 PC(14)와 통신을 수행하여 자원(12)을 가상 자원으로 사용하게 할 수도 있고, 또한 호스트 PC(10) 및 복수의 서브 PC(14)가 각기 복수의 자원(12)을 구비하고, 호스트 PC(10) 및 복수의 서브 PC(14)가 통신을 수행하면서 이들 자원(12)을 모두 사용하게 할 수도 있다.
이상에서와 같이 본 발명에 따르면, 호스트 PC에 복수의 서브 PC를 구비하고, 이들 호스트 PC 및 복수의 서브 PC를 호스트 버스로 연결하여 통신을 수행하면서 호스트 PC 및/또는 복수의 서브 PC에 구비되어 있는 복수의 자원을 공용으로 사용함으로써 중복되는 자원을 방지하고, 전체 시스템의 가격을 낮출 수 있다.

Claims (10)

  1. 전원이 온될 경우에 POST를 수행하고 자신의 PC에 구비되어 있는 자원을 체크하는 제 1 과정;
    상기 제 1 과정에서 자원 체크가 완료될 경우에 상대방 PC에 구비되어 있는 자원의 정보 전송을 요청하고 상대방 PC로부터 자신의 PC에 구비된 자원정보의 전송 요청이 있는 지를 판단하는 제 2 과정;
    상기 제 2 과정에서 상대방 PC에 구비되어 있는 자원의 정보 전송 요청에 따라 상대방 PC로부터 전송되는 자원의 정보를 사용하여 상대방 PC에 구비된 자원을 자신의 PC의 가상 자원으로 설정하는 제 3 과정;
    상기 제 3 과정에서 자신의 PC에 설정한 가상 자원을 사용할 경우에 상대방 PC에 가상 자원의 사용을 요청하고 상대방 PC로부터 전송되는 데이터를 처리하는 제 4 과정;
    상기 제 2 과정에서 상대방 PC로부터 자원정보의 전송 요청이 있을 경우에 자신의 PC에 구비되어 있는 자원에 대한 정보를 전송하여 가상 자원으로 사용하게 하는 제 5 과정; 및
    상기 제 5 과정에서 상대방 PC로부터 가상 자원의 사용 요청이 있을 경우에 해당 가상 자원을 동작시켜 상대방 PC로 데이터를 전송하는 제 6 과정으로 제어됨을 특징으로 하는 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  2. 제 1 항에 있어서,
    상기 자신의 PC는 하나의 호스트 PC이고, 상대방 PC는 복수의 서브 PC인 것을 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  3. 제 1 항에 있어서,
    상기 자신의 PC는 복수의 서브 PC이고, 상대방 PC는 하나의 호스트 PC인 것을 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  4. 전원이 온될 경우에 POST를 수행하고 구비되어 있는 자원을 체크하는 제 11 과정;
    상기 제 11 과정에서 자원 체크가 완료될 경우에 상대방으로부터 자원정보의 전송 요청이 있는 지를 판단하는 제 12 과정;
    상기 제 12 과정에서 상대방으로부터 자원정보의 전송 요청이 있을 경우에 구비되어 있는 자원에 대한 정보를 전송하여 가상 자원으로 사용하게 하는 제 13 과정;
    상기 제 13 과정에서 사용하게 한 가상 자원의 사용 요청이 있을 경우에 해당 가상 자원을 동작시켜 데이터를 전송하는 제 14 과정으로 제어됨을 특징으로 하는 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  5. 제 4 항에 있어서,
    상기 자신의 PC는 하나의 호스트 PC이고, 상대방 PC는 복수의 서브 PC인 것을 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  6. 제 4 항에 있어서,
    상기 자신의 PC는 복수의 서브 PC이고, 상대방 PC는 하나의 호스트 PC인 것을 특징으로 하는 다중 컴퓨터 시스템의 제어방법.
  7. 시스템 전체의 동작을 제어하는 호스트 PC;
    상기 호스트 PC의 보드의 슬롯에 장착되고 호스트 PC와 호스트 버스를 통해 연결되어 통신을 수행하는 복수의 서브 PC;
    상기 호스트 PC 및 서브 PC가 공용하는 복수의 자원으로 구성됨을 특징으로 하는 다중 컴퓨터 시스템.
  8. 제 7 항에 있어서, 상기 복수의 자원은;
    호스트 PC에 구비되고, 상기 복수의 서브 PC로부터 상기 자원의 사용 요청이 있을 경우에 호스트 PC가 자원을 동작시켜 데이터를 전송하는 것을 특징으로 하는 다중 컴퓨터 시스템.
  9. 제 7 항에 있어서, 상기 복수의 자원은;
    복수의 서브 PC에 구비되고, 호스트 PC로부터 상기 자원의 사용 요청이 있을 경우에 서브 PC가 자원을 동작시켜 호스트 PC로 데이터를 전송하는 것을 특징으로 하는 다중 컴퓨터 시스템.
  10. 제 7 항에 있어서, 상기 복수의 자원은;
    호스트 PC 및 복수의 서브 PC에 각기 구비되고, 상대방으로부터 자원의 사용 요청이 있을 경우에 그 해당 자원을 동작시키고 데이터를 전송하는 것을 특징으로 하는 다중 컴퓨터 시스템.
KR1019980047654A 1998-11-07 1998-11-07 다중 컴퓨터 시스템 및 그의 제어방법 KR20000031551A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047654A KR20000031551A (ko) 1998-11-07 1998-11-07 다중 컴퓨터 시스템 및 그의 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047654A KR20000031551A (ko) 1998-11-07 1998-11-07 다중 컴퓨터 시스템 및 그의 제어방법

Publications (1)

Publication Number Publication Date
KR20000031551A true KR20000031551A (ko) 2000-06-05

Family

ID=19557472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047654A KR20000031551A (ko) 1998-11-07 1998-11-07 다중 컴퓨터 시스템 및 그의 제어방법

Country Status (1)

Country Link
KR (1) KR20000031551A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095830A (ko) * 2009-02-23 2010-09-01 삼성전자주식회사 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095830A (ko) * 2009-02-23 2010-09-01 삼성전자주식회사 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로

Similar Documents

Publication Publication Date Title
EP1636696B1 (en) Os agnostic resource sharing across multiple computing platforms
KR100510048B1 (ko) 컴퓨터 시스템, usb 호환가능 디바이스 및 정보 처리 시스템
US6134579A (en) Semaphore in system I/O space
US5987538A (en) Apparatus for initiating generation of an inter-processor interrupt by a peripheral device not directly connected to any of the multi-processor local interrupt controllers
US7596687B2 (en) System and method for information handling system interoperable firmware storage
US8589141B2 (en) Resource sharing apparatus which disconnects an input device when detecting a standby indication of a switching command
US10437762B2 (en) Partitioned interconnect slot for inter-processor operation
JPH1097509A (ja) 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置
US5832280A (en) Method and system in a data processing system for interfacing an operating system with a power management controller.
KR20020038385A (ko) 휴대용 컴퓨터 시스템 및 그의 제어방법
US5381541A (en) Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director
US7010630B2 (en) Communicating to system management in a data processing system
CN1834912B (zh) 用于可扩展互联网引擎的iSCSI引导驱动***及方法
TW202343237A (zh) 資料中心安全控制模組及其控制方法
US7200700B2 (en) Shared-IRQ user defined interrupt signal handling method and system
JPH03241448A (ja) Ipl方式
TWI432972B (zh) 共用基板管理控制器的伺服器系統及方法
CN100361104C (zh) 中断共享机制下的自定中断信号响应处理方法及***
KR20000031551A (ko) 다중 컴퓨터 시스템 및 그의 제어방법
US7343436B2 (en) Synchronous electronic control system and system control method
JPH10289121A (ja) 2重化コンピュータシステム
KR100381000B1 (ko) 통신 장치간 인터페이스 처리 장치 및 그 방법
JP6841876B2 (ja) プロセッサモジュールのフレキシブル接続
JP3394834B2 (ja) マルチプロセッサシステムを構成する装置のデバッグ方式
KR100477138B1 (ko) 퍼스널컴퓨터시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application