KR20000014092A - 인터폴레이션 필터 및 데시메이션 필터 - Google Patents

인터폴레이션 필터 및 데시메이션 필터 Download PDF

Info

Publication number
KR20000014092A
KR20000014092A KR1019980033303A KR19980033303A KR20000014092A KR 20000014092 A KR20000014092 A KR 20000014092A KR 1019980033303 A KR1019980033303 A KR 1019980033303A KR 19980033303 A KR19980033303 A KR 19980033303A KR 20000014092 A KR20000014092 A KR 20000014092A
Authority
KR
South Korea
Prior art keywords
filter
data
decimation
data input
output
Prior art date
Application number
KR1019980033303A
Other languages
English (en)
Inventor
염왕섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980033303A priority Critical patent/KR20000014092A/ko
Publication of KR20000014092A publication Critical patent/KR20000014092A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0444—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/045—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0291—Digital and sampled data filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

개시되는 데시메이션 필터는 N 개의 스테이지로 구성되고, 외부로부터 입력되는 데이터를 적분하는 적분기와; 상기 적분기로부터 입력되는 데이터의 샘플링 속도를 감소시키는 데시메이터 및; 상기 데시메이터의 출력 데이터를 입력하여 미분하는 미분 수단을 포함한다. 인터폴레이션 필터는 외부로부터 입력되는 데이터를 미분하는 미분 수단과; 상기 미분 수단으로부터 입력되는 데이터의 샘플링 속도를 증가시키는 인터폴레이터 및; 상기 인터폴레이터의 출력 데이터를 입력하여 적분하는 적분기를 포함한다. 상기 데시메이션 필터 및 인터폴레이션 필터의 미분 수단은 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와; 상기 데시메이션 또는 인터폴레이션 필터의 계수를 저장하는 제 2 메모리와; 상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및; 상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함한다. 이와 같은 데시메이션 필터 및 인터폴레이션 필터는 고차 필터로 확장될 때 하드웨어 구성이 선형적으로 증가하지 않으므로, 고차 필터에 있어서, 하드웨어 면적이 종래보다 줄어든다.

Description

인터폴레이션 필터 및 데시메이션 필터(INTERPOLATION FILTER AND DECIMATION FILTER)
본 발명은 인터폴레이션 필터 및 데시메이션 필터에 관한 것으로, 좀 더 구체적으로는 보다 간소화된 하드웨어 구성을 갖는 인터폴레이션 필터 및 데시메이션 필터에 관한 것이다.
인터폴레이션 필터(interpolation filter) 및 데시메이션 필터(decimation filter)는 디지털 오디오 시스템에서 재양자화(round off) 또는 절단 오차(truncation error)에 의해 발생되는 백색 잡음(white noise)을 줄이기 위해 업 샘플링(up sampling) 또는 다운 샘플링(down sampling)을 수행하는 필터이다.
상기 인터폴레이션 필터 및 데시메이션 필터는 고차 필터를 구성하기 위한 확장이 용이하고, 회로 설계가 비교적 쉽다. 또한, 높은 샘플링속도에 사용할 수 있는 장점이 있다.
데시메이션 필터는 오버 샘플링(over sampling)된 데이터를 입력받아 표본 추출을 수행하는 속도인 샘플링 속도(sampling rate)를 낮추는 다운 샘플링(down sampling)을 수행하여 노말 샘플링 속도(normal sampling rate)를 갖는 데이터를 출력한다.
도 1은 종래의 1-차 데시메이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 1을 참조하면, 1-차(1st-order) N 배의(N:1) 데시메이션 필터는 입력되는 데이터를 적분하는 적분기(integrator)(10), 샘플링 속도를 제어하여 다운 샘플링을 수행하는 데시메이터(decimator)(20), 그리고 다운 샘플링된 데이터를 미분하는 미분기(differentiator)(30)로 구성된다.
다음, 인터폴레이션 필터(interpolation filter)는 디지털 신호를 아날로그 신호로 변환하는데 있어서 노말 샘플링 속도를 갖는 데이터를 입력받아 업 샘플링(up sampling)을 수행하여 오버 샘플링 속도(over sampling rate)를 갖는 데이터를 출력하기 위한 집적 회로로 구성된다.
도 2는 종래의 1-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 2를 참조하면, 1-차(1st-order) N 배의(N:1) 인터폴레이션 필터는 입력되는 데이터를 미분하는 미분기(40), 샘플링 속도를 제어하여 업 샘플링을 수행하는 인터폴레이터(decimator)(50), 그리고 업 샘플링된 데이터를 적분하는 적분기(60)로 구성된다.
상기 적분기(10, 60)와 미분기(30, 40)내에 구성되는 z 변수는 z-변환(z-transform)을 나타내며, z-1은 1만큼 지연된 것을 의미한다. 데시메이션 속도가 N이고, 1 개의 미분기와 적분기가 구성되어 있으므로 시스템 전달 함수(system transfer function)는 [수학식 1]과 같다.
[수학식 1]
등비합 방정식에 대한 공식을 이용하면 상기 전달 함수는 [수학식 2]와 같다.
[수학식 2]
상기 [수학식 2]를 미, 적분 식으로 표현하면 [수학식 3]과 같다.
[수학식 3]
상기 [수학식 3]에서 알 수 있듯이, 1-차 N 배의 데시메이션 필터는 전가산기(Full Adder)와 D-플립플롭(D-flipflop)만으로 구현될 수 있다. 또한, 1-차 N 배의 인터폴레이션 필터는 샘플 앤 홀드 회로(Sample and Hold circuit) 만으로 시스템 함수를 회로적으로 구현할 수 있다.
도 3은 종래의 M-차 데시메이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 3에 도시된 바와 같이, M-차 데시메이션 필터는 적분기(12), 데시메이터(20), 미분기(32)를 포함하여 1-차 데시메이션 필터와 동일한 구성을 갖는다. 상기 적분기(12)와 미분기(32)는 M 개의 지연 소자를 포함하는 M 개의 스테이지로 구성된다.
도 4는 종래의 M-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 4에 도시된 바와 같이, M-차 인터폴레이션 필터는 미분기(42), 인터폴레이터(50), 적분기(62)를 포함하여 1-차 데시메이션 필터와 동일한 구성을 갖는다. 상기 적분기(12)와 미분기(32)는 M 개의 지연 소자를 포함한다.
상기 M-차 데시메이션 필터 및 인터폴레이션 필터의 전달 함수(transfer function)는 [수학식 4]와 같다.
[수학식 4]
상기 [수학식 4]를 미, 적분 식으로 표현하면 [수학식 5]와 같다.
[수학식 5]
또한, 상기 [수학식 4]의 전달 함수는 [수학식 6]과 동일하다.
[수학식 6]
H(z) = (1 + Z-1+ Z-2+ … + Z-(R+1))M
이와 같이, 고차(M-차) N 배의 데시메이션 필터 및 인터폴레이션 필터를 구현하기 위해서는 1-차 필터의 미분기 및 적분기를 M 번 반복하여 구성해야 한다. 그 결과, 고차 필터를 구현할수록 선형적으로 하드웨어 구성 면적이 증가하는 단점이 있었다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 고차 데시메이션 필터 및 인터폴레이션 필터를 구현하는데 있어서 보다 간소화된 하드웨어 구성을 갖는 인터폴레이션 필터 및 데시메이션 필터를 제공하는데 있다.
도 1은 종래의 1-차 데시메이션 필터의 회로 구성을 블록적으로 보여주는 블록도;
도 2는 종래의 1-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주는 블록도;
도 3은 종래의 M-차 데시메이션 필터의 회로 구성을 블록적으로 보여주는 블록도;
도 4는 종래의 M-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주는 블록도;
도 5는 본 발명의 바람직한 실시예에 따른 M-차 데시메이션 필터의 회로 구성을 블록적으로 보여주고 있는 블록도;
도 6은 본 발명의 바람직한 실시예에 따른 M-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주고 있는 블록도; 그리고
도 7은 도 5 및 도 6에 도시된 필터 프로세서의 내부 회로구성을 블록적으로 보여주고 있는 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
10, 12, 60, 62, 100 : 적분기 20, 200 : 데시메이터
30, 32, 40, 42, 500 : 미분기 50, 400 : 인터폴레이터
300 : 필터 프로세서 310 : 입력 인터페이스
320 : 램 330 : 롬
340 : 곱셈기 350 : 누산기
360 : 오차 보상기 370 : 출력 인터페이스
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 데시메이션 필터는: N 개의 스테이지로 구성되고, 외부로부터 입력되는 데이터를 적분하는 적분기와; 상기 적분기로부터 입력되는 데이터의 샘플링 속도를 감소시키는 데시메이터 및; 상기 데시메이터의 출력 데이터를 입력하여 미분하는 미분 수단을 포함하되, 상기 미분 수단은, 상기 데시메이터로부터 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와; 상기 데시메이션 필터의 계수를 저장하는 제 2 메모리와; 상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및; 상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함한다.
본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 인터폴레이션 필터는: 외부로부터 입력되는 데이터를 미분하는 미분 수단과; 상기 미분 수단으로부터 입력되는 데이터의 샘플링 속도를 증가시키는 인터폴레이터 및; 상기 인터폴레이터의 출력 데이터를 입력하여 적분하는 적분기를 포함하되, 상기 미분 수단은, 외부로부터 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와; 상기 인터폴레이션 필터의 계수를 저장하는 제 2 메모리와; 상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및; 상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함한다.
본 발명의 신규한 데시메이션 필터는 N 개의 스테이지로 구성되고, 외부로부터 입력되는 데이터를 적분하는 적분기와; 상기 적분기로부터 입력되는 데이터의 샘플링 속도를 감소시키는 데시메이터 및; 상기 데시메이터의 출력 데이터를 입력하여 미분하는 미분 수단을 포함한다. 인터폴레이션 필터는 외부로부터 입력되는 데이터를 미분하는 미분 수단과; 상기 미분 수단으로부터 입력되는 데이터의 샘플링 속도를 증가시키는 인터폴레이터 및; 상기 인터폴레이터의 출력 데이터를 입력하여 적분하는 적분기를 포함한다. 상기 데시메이션 필터 및 인터폴레이션 필터의 미분 수단은 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와; 상기 데시메이션 또는 인터폴레이션 필터의 계수를 저장하는 제 2 메모리와; 상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및; 상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함한다. 이와 같은 데시메이션 필터 및 인터폴레이션 필터는 고차 필터로 확장될 때 하드웨어 구성이 선형적으로 증가하지 않으므로, 고차 필터에 있어서, 하드웨어 면적이 종래보다 줄어든다.
(실시예 1)
이하 본 발명에 따른 제 1 실시예를 첨부된 도면 도 5 및 도 7을 참조하여 상세히 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 M-차 데시메이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 5를 참조하면, M-차 데시메이션 필터(M-order decimation filter)는 외부로부터 입력되는 오버샘플링(over sampling)된 데이터를 적분하는 적분기(integrator)(100), 샘플링 속도를 제어하여 다운샘플링(down sampling)을 수행하는 데시메이터(decimator)(200), 그리고 다운샘플링된 데이터를 미분하여 출력하는 필터 프로세서(filter processor)(300)로 구성된다. 상기 필터 프로세서(300)는 도 7에 도시되어 있다.
도 7을 참조하면, 필터 프로세서(300)는 입력 인터페이스(input interface)(310), 램(Random Access Memory; RAM)(320), 롬(Read Only Memory; ROM)(330), 곱셈기(Multiplier)(340), 누산기(accumulator)(350), 오차 보상기(360), 그리고 출력 인터페이스(370)를 포함한다.
상기 입력 인터페이스(310)는 상기 데시메이터(200)와 상기 필터 프로세서(300) 간의 데이터 입력을 인터페이스 한다. 상기 램(320)은 상기 입력 인터페이스(310)로부터 입력되는 데이터와 상기 누산기(350)의 출력을 저장한다. 롬(330)은 상기 데시메이터 필터의 계수를 저장한다. 곱셈기(340)는 상기 램(320) 및 롬(330)으로부터 입력되는 데이터를 곱하여 그 결과를 누산기(350)로 출력한다.
상기 누산기(350)는 곱셈기(340)의 출력 데이터와 상기 필터 프로세서(300)의 출력을 더한다. 그리고, 오차 보상기(360)는 상기 연산 과정에서 라운드 오프(round off), 절단(truncation) 등에 의한 오차를 보상한다.
예를 들어 3-차 16 배 데시메이션 필터에서 필터 프로세서에서 수행되는 연산은 미분 연산이다. 이를 수식으로 표현하면 [수학식 7]과 같다.
[수학식 7]
상기 [수학식 7]에서 계수 1, -3, +3, -1 등은 롬(330)에 저장되고, 각 항의 연산 결과는 램(320)에 저장된다. 상기 필터 프로세서(300)는 데시메이션 필터에 의해 연산 요청이 있을 때 일정 시간을 할당받아 연산을 수행한다.
이와 같은 데시메이션 필터는 고차 필터로 구성되더라도 미분 연산을 필터 프로세서(300)가 수행하여, 미분기를 별도로 구성하지 않아도 되므로 하드웨어 구성이 증가하는 것을 줄일 수 있다.
(실시예 2)
이하 본 발명에 따른 제 2 실시예를 첨부된 도면 도 6 및 도 7을 참조하여 상세히 설명한다.
도 6은 본 발명의 바람직한 실시예에 따른 M-차 인터폴레이션 필터의 회로 구성을 블록적으로 보여주고 있다.
도 6을 참조하면, M-차 인터폴레이션 필터(M-order interpolation filter)는 외부로부터 입력되는 노말 샘플링 속도(normal sampling rate)의 데이터를 미분하는 필터 프로세서(300), 상기 데이터의 샘플링 속도를 제어하여 업 샘플링을 수행하는 인터폴레이터(interpolator)(400), 그리고 상기 업 샘플링된 데이터를 적분하여 출력하는 적분기(500)를 포함한다. 상기 적분기(500)는 입력 데이터의 노이즈를 제거한다.
상기 필터 프로세서(300)의 내부 회로 구성이 도 7에 도시되어 있다.
도 7을 참조하면, 필터 프로세서(300)는, 외부로부터 입력되는 데이터가 상기 필터 프로세서(300)로 입력되는 것을 인터페이스 하는 인터페이스(input interface)(340), 상기 입력 인터페이스(310)로부터 입력되는 데이터와 누산기(350)의 출력을 저장하는 램(Random Access Memory; RAM)(310), 인터폴레이션 필터의 계수를 저장하는 롬(Read Only Memory; ROM)(320), 상기 램(320) 및 롬(330)으로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기(Multiplier)(340), 누산기(accumulator)(350), 오차 보상기(560), 그리고 출력 인터페이스(570)를 포함한다.
상기 필터 프로세서(300)는 데시메이션 필터의 필터 프로세서(300)와 동일한 구성 요소를 갖고 동일한 기능을 수행한다. 상기 필터 프로세서(300)는 인터폴레이션 필터에 의한 연산 요청이 있을 때 일정 시간을 할당받아 연산을 수행한다.
이와 같은 인터폴레이션 필터는 고차 필터로 구성되더라도 미분 연산을 필터 프로세서(300)가 수행하여, 미분기를 별도로 구성하지 않아도 되므로 하드웨어 구성이 증가하는 것을 줄일 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 고차 인터폴레이션 필터 및 데시메이션 필터를 구현하는데 있어서 보다 간소화된 하드웨어 구성을 갖는다. 또한, 하드웨어 구성이 간단해짐에 따라 필터에서 소모되는 전력이 감소된다.

Claims (2)

  1. 데시메이션 필터에 있어서:
    N 개의 스테이지로 구성되고, 외부로부터 입력되는 데이터를 적분하는 적분기와;
    상기 적분기로부터 입력되는 데이터의 샘플링 속도를 감소시키는 데시메이터 및;
    상기 데시메이터의 출력 데이터를 입력하여 미분하는 미분 수단을 포함하되,
    상기 미분 수단은,
    상기 데시메이터로부터 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와;
    상기 데시메이션 필터의 계수를 저장하는 제 2 메모리와;
    상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및;
    상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함하는 것을 특징으로 하는 데시메이션 필터.
  2. 인터폴레이션 필터에 있어서:
    외부로부터 입력되는 데이터를 미분하는 미분 수단과;
    상기 미분 수단으로부터 입력되는 데이터의 샘플링 속도를 증가시키는 인터폴레이터 및;
    상기 인터폴레이터의 출력 데이터를 입력하여 적분하는 적분기를 포함하되,
    상기 미분 수단은,
    외부로부터 입력되는 데이터와 상기 미분 수단의 출력을 저장하는 제 1 메모리와;
    상기 인터폴레이션 필터의 계수를 저장하는 제 2 메모리와;
    상기 제 1 및 제 2 메모리로부터 입력되는 데이터를 곱하여 그 결과를 출력하는 곱셈기 및;
    상기 곱셈기의 출력 데이터와 상기 미분 수단의 출력을 더하는 누산기를 포함하는 것을 특징으로 하는 인터폴레이션 필터.
KR1019980033303A 1998-08-17 1998-08-17 인터폴레이션 필터 및 데시메이션 필터 KR20000014092A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980033303A KR20000014092A (ko) 1998-08-17 1998-08-17 인터폴레이션 필터 및 데시메이션 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033303A KR20000014092A (ko) 1998-08-17 1998-08-17 인터폴레이션 필터 및 데시메이션 필터

Publications (1)

Publication Number Publication Date
KR20000014092A true KR20000014092A (ko) 2000-03-06

Family

ID=19547438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033303A KR20000014092A (ko) 1998-08-17 1998-08-17 인터폴레이션 필터 및 데시메이션 필터

Country Status (1)

Country Link
KR (1) KR20000014092A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799406B1 (ko) * 2004-06-22 2008-01-30 삼성탈레스 주식회사 대역 내 신호의 감쇠를 보상하기 위한 디지털 샘플링레이트 변환기
KR100967472B1 (ko) * 2007-09-26 2010-07-07 마이크로나스 게엠베하 분수 적분을 가지는 ｃｉｃ 필터
KR101317180B1 (ko) * 2009-12-16 2013-10-15 한국전자통신연구원 2차의 싱크 데시메이션 필터
US10076312B2 (en) 2015-02-17 2018-09-18 Sogang Univeristy Research Foundation Filter assembly for medical image signal and dynamic decimation method using same
KR20200013766A (ko) * 2018-04-01 2020-02-07 김기백 영상 부호화/복호화 방법 및 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799406B1 (ko) * 2004-06-22 2008-01-30 삼성탈레스 주식회사 대역 내 신호의 감쇠를 보상하기 위한 디지털 샘플링레이트 변환기
KR100967472B1 (ko) * 2007-09-26 2010-07-07 마이크로나스 게엠베하 분수 적분을 가지는 ｃｉｃ 필터
KR101317180B1 (ko) * 2009-12-16 2013-10-15 한국전자통신연구원 2차의 싱크 데시메이션 필터
US10076312B2 (en) 2015-02-17 2018-09-18 Sogang Univeristy Research Foundation Filter assembly for medical image signal and dynamic decimation method using same
KR20200013766A (ko) * 2018-04-01 2020-02-07 김기백 영상 부호화/복호화 방법 및 장치

Similar Documents

Publication Publication Date Title
US5732002A (en) Multi-rate IIR decimation and interpolation filters
KR100421001B1 (ko) 샘플링 레이트 변환 장치 및 방법
JP5638787B2 (ja) サブバンド信号処理
EP1684428A1 (en) Sample rate converter
US4876543A (en) Multi-rate cascaded noise shaping modulator
US7259700B2 (en) Method and device for converting the sampling frequency of a digital signal
US6643675B2 (en) Filtering method and filter
US6747858B1 (en) Digital sample rate converter architecture
JP4197293B2 (ja) Ａ／ｄ変換器、ｄ／ａ変換器
JP4372184B2 (ja) サンプルレート変換器
US7554465B2 (en) Sampling rate conversion system
KR20000014092A (ko) 인터폴레이션 필터 및 데시메이션 필터
WO1995024768A1 (en) Two-stage decimation filter
Henker et al. Time-variant cic-filters for sample rate conversion with arbitrary rational factors
JP2703126B2 (ja) Ａ／ｄ，ｄ／ａ変換装置
KR100360631B1 (ko) 실질적으로균일한크기응답및실질적으로선형인위상응답의제공및양자화신호들의필터링을위한데시메이션회로및방법
JPH0376318A (ja) ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路
JPH0732344B2 (ja) 間引きフイルタ
JP2001358561A (ja) サンプリングレート変換装置
US20240128951A1 (en) System and methods for asynchronous signal interpolation
KR20010001983A (ko) 오버샘플링 변환기의 데시메이션 필터
KR100337140B1 (ko) 오버 샘플링 ａ/ｄ, ｄ/ａ 변환 장치
JP3154857B2 (ja) 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路
Singh et al. Design and implementation of CIC based decimation filter for improved frequency response
JPH084231B2 (ja) オ−バサンプル符号化方法及び装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination