KR20000012440U - 가요성회로기판 및 이를 이용한 반도체패키지 - Google Patents
가요성회로기판 및 이를 이용한 반도체패키지 Download PDFInfo
- Publication number
- KR20000012440U KR20000012440U KR2019980025418U KR19980025418U KR20000012440U KR 20000012440 U KR20000012440 U KR 20000012440U KR 2019980025418 U KR2019980025418 U KR 2019980025418U KR 19980025418 U KR19980025418 U KR 19980025418U KR 20000012440 U KR20000012440 U KR 20000012440U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- flexible circuit
- circuit board
- resin film
- lands
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
Claims (3)
- 대략 평판형으로서, 중앙에는 차후 반도체칩(22)이 접착되도록 반도체칩 접착영역(12)이 구비된 절연성의 수지필름(11)과;상기 반도체칩 접착영역(12)의 내주연 근처와 외주연의 수지필름(11)상에는 도전체박막으로 본드핑거(13), 연결부(14) 및 랜드(15)가 형성되어 있되, 상기 랜드(15)는 상기 수지필름(11)의 저면 외부로 노출되어 있는 가요성회로기판(10)에 있어서,상기 수지필름(11)에 구비된 반도체칩 접착영역(12)의 저면 전체에는 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 열팽창력을 완화할 수 있도록, 상기 랜드(15)와 같은 크기 및 모양으로 다수의 완충용 랜드(16)가 더 형성되어 있되, 그 완충용 랜드(16)의 저면은 수지필름(11) 저면의 외부로 노출되어 있고, 또한 상기 완충용 랜드(16)는 연결부(14)에 의해 서로 통전 가능하게 연결되어 있는 것을 특징으로 하는 가요성회로기판.
- 상부 표면에 다수의 입출력패드(21)가 형성되어 있는 반도체칩(22)과;상기 반도체칩(22)의 저면에는 접착제(26)가 개재되어 접착되도록 수지필름(11)상에 반도체칩 접착영역(12)이 구비되어 있고, 그 내측둘레 및 외주연 전체에는 수지필름(11)상에 본드핑거(13), 연결부(14) 및 랜드(15)가 형성되어 있는 가요성회로기판(10)과;상기 반도체칩(22)의 입출력패드(21)와 상기 가요성회로기판(10)의 본드핑거(13)를 연결하는 도전성와이어(23)와;상기 가요성회로기판(10) 상면에 위치된 반도체칩(22) 및 도전성와이어(23) 등을 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 수지봉지부(24)와;상기 가요성회로기판(10)의 랜드(15) 저면에 메인보드로의 입출력단자로서 융착된 다수의 솔더볼(25)로 이루어진 반도체패키지에 있어서,상기 가요성회로기판(10)에 구비된 반도체칩 접착영역(12)의 저면 전체에는 제조 공정중 또는 반도체칩(22)의 작동중 발생하는 열팽창력을 완화할 수 있도록 다수의 완충용 랜드(16)가 형성되어 있고, 상기 완충용 랜드(16)의 저면은 상기 수지필름(11) 저면 외부로 노출되어 있으며, 상기 완충용 랜드(16)는 연결부(14)에 의해 서로 통전 가능하게 연결되어 있는 것을 특징으로 하는 반도체패키지.
- 제2항에 있어서, 상기 완충용 랜드(16)에는 파워 또는 그라운드용의 솔더볼(25)이 융착되어 있는 것을 특징으로 하는 반도체패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980025418U KR200292794Y1 (ko) | 1998-12-17 | 1998-12-17 | 가요성회로기판 및 이를 이용한 반도체패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980025418U KR200292794Y1 (ko) | 1998-12-17 | 1998-12-17 | 가요성회로기판 및 이를 이용한 반도체패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000012440U true KR20000012440U (ko) | 2000-07-05 |
KR200292794Y1 KR200292794Y1 (ko) | 2003-04-07 |
Family
ID=49328970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980025418U KR200292794Y1 (ko) | 1998-12-17 | 1998-12-17 | 가요성회로기판 및 이를 이용한 반도체패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200292794Y1 (ko) |
-
1998
- 1998-12-17 KR KR2019980025418U patent/KR200292794Y1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR200292794Y1 (ko) | 2003-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100324708B1 (ko) | 반도체장치 | |
US7344916B2 (en) | Package for a semiconductor device | |
JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
KR200292794Y1 (ko) | 가요성회로기판 및 이를 이용한 반도체패키지 | |
JPH08274214A (ja) | 半導体装置 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
KR100533761B1 (ko) | 반도체패키지 | |
KR100362501B1 (ko) | 반도체장치 | |
KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
KR100337460B1 (ko) | 반도체 장치 | |
KR100230919B1 (ko) | 반도체 패키지 | |
KR100542672B1 (ko) | 반도체패키지 | |
KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
KR100369501B1 (ko) | 반도체패키지 | |
KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
KR100639210B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100501878B1 (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision |
Free format text: TRIAL NUMBER: 2001101001490; TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
J301 | Trial decision |
Free format text: TRIAL NUMBER: 2001101001490; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010530 Effective date: 20020628 Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010530 Effective date: 20020628 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20111006 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 11 |