KR20000007846A - 디스플레이장치의 수평 블랭킹 펄스 출력회로 - Google Patents
디스플레이장치의 수평 블랭킹 펄스 출력회로 Download PDFInfo
- Publication number
- KR20000007846A KR20000007846A KR1019980027369A KR19980027369A KR20000007846A KR 20000007846 A KR20000007846 A KR 20000007846A KR 1019980027369 A KR1019980027369 A KR 1019980027369A KR 19980027369 A KR19980027369 A KR 19980027369A KR 20000007846 A KR20000007846 A KR 20000007846A
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal blanking
- horizontal
- blanking pulse
- pulse output
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/143—Circuits for displaying horizontal and vertical lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
개시된 디스플레이장치의 수평 블랭킹 펄스 출력회로는 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 것에 관한 것이다.
본 발명의 장치는 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부와, 입력 트랜스를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부와, 수평 블랭킹 펄스 출력부로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부와, 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부로 입력될 수 있도록 하는 결합소자로 구성된다.
따라서, 본 발명은 디스플레이장치가 보장하는 각 디스플레이 모드에 관계없이 일률적인 수평 블랭킹 펄스가 출력될 수 있도록 하여 디스플레이장치의 상말림현상을 방지할 수 있다는 효과를 제공하는데 있다.
Description
본 발명은 디스플레이장치의 수평 블랭킹 펄스 출력회로에 관한 것으로, 보다 상세하게는 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로에 관한 것이다.
일반적으로, 음극선관 디스플레이 장치에서 귀선(Retrace Line) 이란, 음극선관에서 전자빔이 한 개의 주사선(Scan Line)에서 다음의 주사선으로, 또는 한 개의 필드(Field) 끝 위치에서 다음 필드의 처음 위치로 옮길 때, 전자빔에 의해 그려지는 궤적으로서 플라이백 선(Flyback Line) 이라고도 한다.
그리고 귀선소거(Retrace Blanking 또는 Blanking)란, 귀선 기간(Retrace Time) 동안에 영상펄스의 펄스레벨을 떨어뜨리거나 음극선관에서 전자빔의 방출을 억제시켜 화면상에 귀선이 나타나지 않게 하는 것으로, 이 기간을 귀선소거 기간(Retrace-blanking Time) 또는 블랭킹 기간(Blanking Time)이라고 하며 영상펄스중 동기펄스와 동기펄스 앞뒤의 포오치(Porch) 부분을 합한 기간을 말한다.
또한 귀선소거 펄스(Blanking Signal)란 귀선의 소거를 목적으로 사용되는 펄스를 말하는데, 블랭킹 기간과 일치하는 펄스의 형태를 하고 있으므로 블랭킹 펄스(Blanking Pulse)라고도 하며 수평 블랭킹 펄스와 수직 블랭킹 펄스가 있다.
도 1 은 종래 기술에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면이다.
도시된 바와 같이, 입력되는 수평 편향 피드백 펄스를 입력 트랜스(T)에 의해 입력받아 스위칭 동작을 통해 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부(10)와, 수평 블랭킹 펄스 출력부(10)로부터 출력되는 수평 블랭킹 펄스 출력되는 시간과 귀선기간의 시간차를 보상하기 위한 스피드업 회로부(20)로 구성된다.
상술한 수평 블랭킹 펄스 출력부(10)는 트랜지스터(Q11)로 이루어져 있다.
상술한 스피드업 회로부(20)는 다수의 저항과 커패시터로 이루어져 있다.
상술한 구성을 갖는 종래 디스플레이장치의 수평 블랭킹 펄스 출력회로를 첨부 도면 도 2를 참조하여 설명하면 다음과 같다.
도 2 는 수평 편향 피드백 펄스에 따라 도 1에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면으로서, 도 2에 도시된 수평 편향 피드백 펄스를 입력 트랜스(T)의 1차측으로 인가되면, 그에 따라 2차측으로 전압이 유기되고, 이 전압은 수평 블랭킹 펄스 출력부(10)에 구비된 트랜지스터(Q11)의 베이스단으로 인가된다
그러면, 수평 블랭킹 펄스 출력부(10)에서는 로우레벨의 수평 블랭킹 펄스가 출력되게 되는데, 전술한 트랜지스터(Q11)를 턴온되도록 하기 위해서는 베이스-에미터간의 전위차가 기본적으로 0.7V이상이 되어야 한다.
그러나 트랜스(T1)의 1차측으로 입력되는 수평 편향 피드백 펄스의 직류성분은 영(zero)이기 때문에 정확하게 귀선 기간을 반영하지 못하고, 약간의 시간차가 발생하게 된다.
이렇게 귀선 기간과 수평 블랭킹 펄스 사이에서 발생되는 시간차는 입력 트랜스(T)와 수평 블랭킹 펄스 출력부(10) 사이에 구비된 스피드업 회로부(20)에 의해 보상되어 그 시간차를 최소화하여, 디스플레이장치가 보장하고 있는 각 디스플레이 모드에 대해 균일한 수평 블랭킹 펄스가 출력되도록 한다.
상술한 것과 같이 종래 디스플레이장치의 수평 블랭킹 펄스 출력회로는 디스플레이장치의 제품 특성에 명시된 한정된 디스플레이 모드에서만 상말림 현상이 나타나지 않도록 설계되어 있으며, 또다른 디스플레이 모드가 추가되면 수평 블랭킹 펄스 출력회로를 변경하여만 하는 문제점이 발생하였으며, 또한 종래의 수평 블랭킹 펄스 출력회로는 각 모드별로 피크 전압이 틀리고 항상 직류성분은 영이기 때문에 귀선 기간과 수평 블랭킹 기간간의 편차가 각 모드별로 틀려지게 되어 정확히 귀선 기간동안 수평 블랭킹 펄스가 비디오회로에 인가되도록 하기가 어렵다는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로를 제공함에 있다.
도 1 은 종래 기술에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면,
도 2 는 수평 편향 피드백 펄스에 따라 도 1에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면,
도 3 은 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면,
도 4 는 입력되는 수평 편향 피드백 펄스에 따라 도 3에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면이다.
*도면의 주요부분에 대한 부호설명*
T : 입력 트랜스 100 : 스피드업 회로부
110 : 정류부 120 : 수평 블랭킹 펄스 출력부
이와 같은 목적을 달성하기 위한 본 발명에 따른 디스플레이장치의 수평편향부에 있어서, 본 발명은 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부와, 입력 트랜스를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부와, 수평 블랭킹 펄스 출력부로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부와, 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부로 입력될 수 있도록 하는 결합소자로 구성됨을 특징으로 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 3 은 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면이다.
도시된 바와 같이, 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부(100)와, 입력 트랜스(T)를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부(100)에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부(110)와, 수평 블랭킹 펄스 출력부(110)로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부(120)와, 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부(110)로 입력될 수 있도록 하는 결합소자(C23)로 구성된다.
상술한 수평 블랭킹 펄스 출력부는 트랜지스터(Q21)이며, 이 트랜지스터(Q21)는 정류부(100)에 의해 정류된 수평 편향 피드백 펄스의 마이너스 피크 전압을 기준으로 스위칭하여 귀선 기간과 일치되는 턴온시간을 갖는다.
상술한 정류부(100)는 수평 블랭킹 펄스 출력부(110)가 마이너스전위를 기준으로 하여 스위칭되도록 마이너스전위를 공급하는 커패시터(C21), 다이오드(D21)로 이루어진다.
상술한 스피드업 회로부(120)는 저항(R22)과 커패시터(C22)로 이루어진다.
이와 같이 구성된 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로의 동작을 첨부한 도면을 참조하여 좀 더 구체적으로 설명한다.
도 4 는 입력되는 수평 편향 피드백 펄스에 따라 도 3에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면으로서, 도 4에 도시된 수평 편향 피드백 펄스가 입력 트랜스(T)를 통해 입력되면, 결합소자인 결합 커패시터(C23)에 의해 스피드업 회로부(120) 및 정류부(100)로 입력된다.
이때 정류부(100)의 커패시터(C21)가 수평 블랭킹 펄스 출력부(110)의 에미터단에 연결되어 구비되어 있으므로 수평 블랭킹 펄스 출력부(110)인 트랜지스터(Q21)의 에미터전위는 접지가 아니고 수평 편향 피드백 펄스의 마이너스 피크 전압과 일치하게 된다.
그러므로 수평 블랭킹 펄스 출력부(110)인 트랜지스터(Q21)는 귀선 기간동안에 턴온되는데, 이때 입력펄스인 수평 편향 피드백 펄스와 출력펄스인 수평 블랭킹 펄스(첨부 도면 도 4 참조)사이에는 트랜지스터(Q21)의 고유 특성에 따라 약간의 위상차가 발생할 수 있으며, 이 위상차는 스피드업 회로부(120)에 의해 충분히 보상된다.
따라서, 상술한 바와 같이 본 발명은 디스플레이장치가 보장하는 각 디스플레이 모드에 관계없이 일률적인 수평 블랭킹 펄스가 출력될 수 있도록 하여 디스플레이장치의 상말림현상을 방지할 수 있다는 효과를 제공하는데 있다.
Claims (4)
- 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부;입력 트랜스를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부;상기 수평 블랭킹 펄스 출력부로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부; 및상기 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부로 입력될 수 있도록 하는 결합소자로 구성된 것을 특징으로 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로.
- 제 1 항에 있어서, 상기 수평 블랭킹 펄스 출력부는;트랜지스터임을 특징으로 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로.
- 제 1 항에 있어서, 상기 정류부는;상기 수평 블랭킹 펄스 출력부가 마이너스전위를 기준으로 하여 스위칭되도록 마이너스전위를 공급하는 커패시터로 이루어짐을 특징으로 디스플레이장치의 수평블랭킹 펄스 출력회로.
- 제 2 항에 있어서, 상기 트랜지스터는;정류부에 의해 정류된 수평 편향 피드백 펄스의 마이너스 피크 전압을 기준으로 스위칭하여 귀선 기간과 일치되는 턴온시간을 갖는 것을 특징으로 디스플레이장치의 수평 블랭킹 펄스 출력회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980027369A KR100299843B1 (ko) | 1998-07-07 | 1998-07-07 | 디스플레이장치의수평블랭킹펄스출력회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980027369A KR100299843B1 (ko) | 1998-07-07 | 1998-07-07 | 디스플레이장치의수평블랭킹펄스출력회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000007846A true KR20000007846A (ko) | 2000-02-07 |
KR100299843B1 KR100299843B1 (ko) | 2001-11-30 |
Family
ID=19543412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980027369A KR100299843B1 (ko) | 1998-07-07 | 1998-07-07 | 디스플레이장치의수평블랭킹펄스출력회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100299843B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020011539A (ko) * | 2000-08-02 | 2002-02-09 | 김홍기 | 전계효과 트랜지스터를 이용한 디스플레이 장치의 블랭킹회로 |
-
1998
- 1998-07-07 KR KR1019980027369A patent/KR100299843B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020011539A (ko) * | 2000-08-02 | 2002-02-09 | 김홍기 | 전계효과 트랜지스터를 이용한 디스플레이 장치의 블랭킹회로 |
Also Published As
Publication number | Publication date |
---|---|
KR100299843B1 (ko) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5304898A (en) | High voltage generating circuit | |
JPS6348981A (ja) | ビデオ表示装置 | |
US5714849A (en) | Circuit and method for adjusting horizontal retrace time and limiting pulse peak in display device | |
US4761586A (en) | Linearity correction for multiple frequency video apparatus | |
US4649325A (en) | Scanning CRT control system | |
KR100299843B1 (ko) | 디스플레이장치의수평블랭킹펄스출력회로 | |
JP3464496B2 (ja) | 陰極線管表示システム | |
US6297600B1 (en) | Blanked dynamic focus power supply transient elimination | |
US4766390A (en) | CRT filament supply for multiple frequency video apparatus | |
CA2039784C (en) | Power supply for an electrode of a crt | |
US5894203A (en) | Horizontal retrace time adjustment pulse generating circuit for a display device | |
JPH02293891A (ja) | デイスプレイの垂直走査の制御装置と方法 | |
US5648704A (en) | Method and apparatus for digital control of raster shift in CRT displays | |
US5841248A (en) | Charge controlled raster correction circuit | |
US6274989B1 (en) | Dynamic damping clamper arrangement associated with s-shaping capacitor | |
US6208093B1 (en) | Selectable clampers for an S-shaping voltage of a video display | |
US6396171B1 (en) | Circuit for stabilizing a high voltage | |
JP2558633B2 (ja) | テレビジヨン受像機 | |
US6664747B2 (en) | Dynamic focus regulation circuit of display apparatus | |
JP2737544B2 (ja) | 高圧発生回路 | |
KR100228390B1 (ko) | 영상표시기기의 스크린 비율 선택회로 | |
JPS63129784A (ja) | ビデオ表示装置 | |
KR100228391B1 (ko) | 다이나믹 휘도 보상장치 | |
JPH0654278A (ja) | テレビジョン受像機 | |
JPH0670336A (ja) | 白信号制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |