KR20000004741A - 입력커패시턴스 감소형 모듈을 가지는 pcb - Google Patents

Abstract

본 발명은 입력커패시턴스 감소형 모듈을 가지는 PCB에 관한 것으로서, 특히 PCB는 컴포넌트의 입/출력단자와 모듈의 텝 사이의 버스 라인에 형성되며 데이터 전송 방향을 조정하는 제어신호에 응답하여 컴포넌트 또는 모듈 외부에 데이터를 전송하는 양방향 데이터 전송수단과, 양방향 데이터 전송수단의 동작을 제어시키는 제어신호 발생수단을 구비한다. 따라서, 본 발명은 모듈의 입력 커패시턴스를 크게 줄일 수 있으므로 대용량 메모리를 사용하는 시스템에서 사용될 경우 속도 저하 현상을 미연에 방지할 수 있다.

Description

입력커패시턴스 감소형 모듈을 가지는 ＰＣＢ

본 발명은 모듈이 장착된 PCB(Printed Circut Board)에 관한 것으로서, 보다 상세하게는 모듈 하나의 데이터 라인에 2개 컴포넌트 데이터 핀이 연결된 모듈 디자인에서 버스 라인내에 입력 커패시턴스를 줄일 수 있는 드라이버를 가지고 있는 PCB에 관한 것이다.

일반적으로, 메모리는 점차 고속화 및 대용량의 추세로 진행되어 가고 있으며 또한 메모리 모듈을 PCB에 장착할 경우 최대 4개 모듈 사용에서 8개 이상까지 사용하는 방향으로 나아가고 있다.

도 1은 종래 기술에 의한 메모리 모듈 PCB의 개략적인 구성을 도시하였다.

여기서, 모듈 PCB(10)의 버스 라인(예컨대 Data Line)은 다수개의 컴포넌트들 (#1∼#16)중에서 두 개 컴포넌트들의 단자를 공유한다. 즉 제 1 컴포넌트(#1)와 제 2 컴포넌트(#2)는 대응하는 입/출력단자들을 상호 연결시키는 버스 라인을 통해서 모듈 PCB(10)의 텝 단자(20)와 연결된다.

한편, 모듈 PCB(10)는 이들 커패시턴스를 합한 값과 PCB 라인 커패시턴스가 더해진 값으로 입력 커패시턴스가 결정된다. 이와 같은 형태의 모듈 PCB를 시스템에 장착시킬 경우 시스템은 데이터 라인의 커패시턴스가 매우 커지게 됨에 따라 속도가 크게 저하되는 문제점을 발생한다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 버스 라인내에 입력 커패시턴스가 큰 것을 줄이기 위해 새로운 출력 드라이버를 추가하여 추가된 출력 드라이버 커패시턴스만이 모듈 입력 커패시턴스로 보이도록 하므로서 대용량 및 고속화 시스템의 구현이 가능한 입력커패시턴스 감소형 모듈을 가지는 PCB를 제공하는 데 있다.

도 1은 종래 기술에 의한 메모리 모듈 PCB의 구성 예시도이며,

도 2는 본 발명에 따른 메모리 모듈 PCB의 구성 예시도이며,

도 3은 본 발명에 따른 메모리 모듈 PCB에서 양방향 데이터 전송 수단의 구동을 선택적으로 제어하기 위한 신호를 발생하는 제어신호 발생수단의 구성 예시도이며,

도 4는 도3을 설명하기 위한 신호들의 타이밍도이다.

상기 목적을 달성하기 위한 본 발명은 2개 이상의 컴포넌트의 입/출력단자가 동일한 버스 라인을 공유하는 모듈에 있어서, 컴포넌트의 입/출력단자와 모듈의 텝 사이의 버스 라인에 형성되며 데이터 전송 방향을 조정하는 제어신호에 응답하여 컴포넌트 또는 모듈 외부에 데이터를 전송하는 양방향 데이터 전송수단과, 상기 양방향 데이터 전송수단의 동작을 제어하는 제어신호 발생수단을 구비하는 것을 특징으로 한다.

본 발명의 장치에 있어서, 상기 제어신호 발생부는 RAS, CAS의 활성 신호를 입력받아 논리 조합하는 제 1 논리 게이트와, 상기 제 1 논리 게이트의 출력과 클럭신호를 논리 조합하는 제 2 논리 게이트와, 상기 제 2 논리 게이트의 출력을 인에이블 신호로 입력받으며 칩선택신호와 라이트 인에이블신호에 응답하여 상기 양방향 데이터 전송수단의 동작을 선택적으로 제어하는 신호를 발생하는 레지스터를 구비하는 것을 특징으로 한다.

본 발명에 의하면, 컴포넌트와 모듈의 텝을 연결하는 버스 라인 사이에 양방향 데이터 전송 수단을 구비하므로서 모듈의 입력 커패시턴스가 양방향 데이터 전송수단의 출력 커패시턴스와 동일해진다. 또한 본 발명은 제어신호 발생수단을 통해서 양방향 데이터 전송 수단의 동작을 원할하게 제어할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 2는 본 발명에 따른 메모리 모듈 PCB의 구성 예시도로서, 첨부한 도 2에 도시되어 있는 바와같이 구성했을 경우 모듈 PCB(10)는 다수개의 컴포넌트들(#1∼#16)의 입/출력단자와 모듈 PCB(10)의 텝 단자(20) 사이의 버스 라인(예컨대 Data Line)에 형성되며 인에이블 신호(/OE)에 응답하여 구동되며 데이터 전송 방향을 조정하는 제어신호(A/B)에 응답하여 컴포넌트 또는 모듈 외부에 데이터를 전송하는 양방향 데이터 전송수단(40)과, 양방향 데이터 전송수단(40)의 입출력 데이터 방향을 조정할 수 있도록 제어신호(A/B)를 발생하며 구동시킬 수 있는 인에이블신호(/OE)를 발생하는 제어신호 발생수단(30)으로 구성된다.

상기와 같이 구성된 본 발명의 모듈 PCB는 양방향 데이터 전송수단(40)을 버스 라인(Data Line)의 길이 비를 임의로 정한 L1과 L2가 되는 지점에 설치함에 따라 입력 커패시턴스가 추가된 양방향 데이터 전송수단(40)의 출력 핀과 모듈 PCB(10) 텝 단자(20)에서의 라인(L2)에 걸리는 커패시턴스와 동일하게 된다. 이때 양방향 데이터 전송수단(40)은 MOS, BICMOS, FET 등의 소자로 구현할 경우 큰 드라이버 능력을 가지면서 출력 커패시턴스를 더욱 작게 할 수 있다.

도 3은 본 발명에 따른 메모리 모듈 PCB에서 양방향 데이터 전송 수단의 구동을 선택적으로 제어하기 위한 신호를 발생하는 제어신호 발생수단의 구성 예시도로서, 상기 제어신호 발생부는 /RAS 및 /CAS 신호를 입력받아 이를 반전 논리곱하는 제 1 논리 게이트(32)와, 제 1 논리 게이트(32)의 출력(A)과 클럭신호(CLK)를 입력받아 이를 논리곱하는 제 2 논리 게이트(34)와, 제 2 논리 게이트(34)의 출력(B)을 인에이블 신호로 입력받으며 칩선택신호(/CS)와 라이트 인에이블신호(WE)에 응답하여 양방향 데이터 전송수단의 구동과 이의 입출력 데이터 방향을 조정할 수 있는 신호(C,D)를 발생하는 레지스터(36)로 구성된다. 여기서 레지스터(36)는 임의의 출력이 인버터(INV)를 통과한 신호(C)를 양방향 데이터 전송수단을 구동시키는 인에이블신호로 하며, 임의의 다른 출력(D)을 양방향 데이터 전송수단의 입출력 데이터 방향을 조정할 수 있는 신호로 한다.

도 4는 도3을 설명하기 위한 신호들의 타이밍도이다.

이를 참조하여 위와 같이 구성된 제어신호 발생수단의 동작을 설명한다. 우선, 제 1 논리 게이트(32)는 /RAS 또는 /CAS 신호가 인에이블되어 있으면 출력(A)이 활성화 되며, 제 2 논리 게이트(34)는 제 1 논리 게이트(32)의 출력(A)을 입력받아 시스템의 주 클럭신호(CLK) 상승 에지에서 출력(B)이 활성화된다. 이에 따라 레지스터(36)는 제 2 논리 게이트(34)의 출력(B)을 인에이블신호로 입력받아 작동되며 칩선택신호(/CS) 및 라이트 인에이블신호(WE)를 입력받아 양방향 데이터 전송 수단을 인에이블시키기 위한 신호(C)를 발생하며, 모듈의 라이트/리이드 동작시 양방향 데이터 전송 수단의 데이터 전송 방향을 결정하기 위한 신호(D)를 발생한다. 이때, 상기 C 신호는 레지스터(36)가 인에이블된 후 칩선택신호의 활성 구간에서 소정 시간(Td) 지연되어 출력된다.

도 2 내지 도3을 참조하면 본 발명은 모듈 PCB가 다수개 모여 하나의 시스템에 장착되어 있을 때 이들 모듈 중 임의의 시점에 동작하는 특정한 하나의 모듈을 선택하여 놓지 않으면 데이터의 충돌이 발생하기 때문에 선택된 모듈 내의 양방향 데이터 전송수단(40)을 동작시키고 나머지의 출력을 하이 임피던스(수백 MΩ)로 유지된다. 이로 인해 본 발명의 모듈 PCB를 응용한 시스템은 데이터의 충돌 현상이 발생하지 않는다.

한편, 양방향 데이터 전송 수단(40)의 A/B 단자는 상기 제어신호 발생수단(30)으로부터 데이터 입/출력 방향을 결정하기 위한 제어신호(D)를 입력받으며 /OE단자는 구동 여부를 제한하는 신호(C)를 입력받는다.

이와 같은 제어신호 발생수단의 제어 신호(D)는 /WE 신호를 입력받아 모듈의 라이트(Write)시와 리드(Read)시에 양방향 데이터 전송수단(40)의 동작이 다르게 일어나도록 제어하고 있다. 즉, 리드시에는 다수개의 컴포넌트들(#1∼#16) 중 선택 컴포넌트로부터 해당 모듈의 텝 단자(20)에 데이터의 전송이 이루어지며, 라이트시에는 시스템 데이터 라인의 값이 텝 단자(20)를 통해서 데이터가 입력되어 해당 컴포넌트의 핀으로 전달된다.

상기한 바와 같이 본 발명은 모듈의 입력 커패시턴스를 크게 줄일 수 있으므로 대용량 메모리를 사용하는 시스템에서 사용될 경우 속도 저하 현상을 미연에 방지할 수 있는 효과가 있다.

Claims (2)

1. 2개 이상의 컴포넌트의 입/출력단자가 동일한 버스 라인을 공유하는 모듈에 있어서,

   컴포넌트의 입/출력단자와 모듈의 텝 사이의 버스 라인에 형성되며 데이터 전송 방향을 조정하는 제어신호에 응답하여 컴포넌트 또는 모듈 외부에 데이터를 전송하는 양방향 데이터 전송수단;

   상기 양방향 데이터 전송수단의 동작을 제어하는 제어신호 발생수단을 구비하는 것을 특징으로 하는 입력커패시턴스 감소형 모듈을 가지는 PCB.
2. 제1항에 있어서, 상기 제어신호 발생부는 /RAS, /CAS의 활성 신호를 입력받아 논리 조합하는 제 1 논리 게이트;

   상기 제 1 논리 게이트의 출력과 클럭신호를 논리 조합하는 제 2 논리 게이트; 및

   상기 제 2 논리 게이트의 출력을 인에이블 신호로 입력받으며 칩선택신호와 라이트 인에이블신호에 응답하여 상기 양방향 데이터 전송수단의 구동을 선택적으로 제어시키는 인에이블신호 및 입출력 데이터 방향을 조정할 수 있도록 제어신호를 발생하는 레지스터를 구비하는 것을 특징으로 하는 입력커패시턴스 감소형 모듈을 가지는 PCB.