KR20000004385A - 플라즈마 디스플레이 패널의 전극 형성방법 - Google Patents

플라즈마 디스플레이 패널의 전극 형성방법 Download PDF

Info

Publication number
KR20000004385A
KR20000004385A KR1019980025817A KR19980025817A KR20000004385A KR 20000004385 A KR20000004385 A KR 20000004385A KR 1019980025817 A KR1019980025817 A KR 1019980025817A KR 19980025817 A KR19980025817 A KR 19980025817A KR 20000004385 A KR20000004385 A KR 20000004385A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist pattern
electrode
photoresist
electrode layer
Prior art date
Application number
KR1019980025817A
Other languages
English (en)
Other versions
KR100312649B1 (ko
Inventor
김홍섭
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025817A priority Critical patent/KR100312649B1/ko
Publication of KR20000004385A publication Critical patent/KR20000004385A/ko
Application granted granted Critical
Publication of KR100312649B1 publication Critical patent/KR100312649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H01J17/492—Display panels, e.g. with crossed electrodes, e.g. making use of direct current with crossed electrodes

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는, 제조공정의 단순화를 얻을 수 있는 플라즈마 디스플레이 패널의 전극 형성방법에 관한 것이다. 본 발명의 플라즈마 디스플레이 패널의 전극 형성방법은 배면기판 상에 저항층과 전극층 및 감광막을 순차적으로 형성하는 단계; 상기 감광막을 노광 및 현상하여 상기 전극층의 소정 부분들을 노출시키는 제1감광막 패턴을 형성하는 단계; 상기 제1감광막 패턴의 형태대로 상기 전극층 및 저항층을 식각하여 전극층 패턴과 저항을 형성하는 단계; 상기 제1감광막 패턴을 재차 노광 및 현상하여 상기 제1감광막 패턴의 폭 보다는 작은 폭을 갖는 제2감광막 패턴을 형성하는 단계; 상기 제2감광막 패턴의 형태대로 전극층 패턴을 식각하여 도트전극 및 버스전극을 형성하는 단계; 및 상기 제2감광막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 전극 형성방법
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는, 고휘도를 얻을 수 있는 직류형 플라즈마 디스플레이 패널의 제조방법에 관한 것이다.
평판 디스플레이 장치의 하나인 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, PDP)은 독립적으로 방전시킬 수 있는 방전셀의 배열로 이루어지며, 외부로부터 인가된 전기적 신호에 따라 각각의 방전셀들을 독립적으로 방전시켜 원하는 영상신호를 재현하게 된다.
이러한 PDP는 전체적인 두께를 1cm 이하로 제작할 수 있기 때문에 전자총을 사용하는 브라운관 디스플레이 장치에 비해 그 두께 및 무게를 현저하게 감소시킬 수 있으며, 아울러, 액정표시소자가 갖는 시야각의 협소함을 개선할 수 있는 잇점을 갖는다.
또한, PDP는 전극들이 각각 구비된 두 개의 투광성 기판이 합착된 구조로 이루어지는데, 그들 사이에 개재되어 독립적인 방전공간을 정의함은 물론 화소들간의 크로스토크(Crosstalk)를 억제시키는 격벽(Barrier Rib)의 간격을 넓게 구성함으로써 손쉽게 대화면의 디스플레이 장치를 제조할 수 있는 잇점이 있다.
도 1 은 종래 기술에 따른 직류형 PDP를 도시한 단면도로서, 도시된 바와 같이, 직류형 PDP는 양극(2) 및 격벽들(4)이 형성된 배면기판(1)과, 음극(7)이 형성된 전면기판(6)이 합착되고, 격벽들(4)에 의해 한정된 방전셀 내에 아르곤(Ar), 네온(Ne) 또는 크세논(Xe)과 같은 방전가스(8)가 봉입되어 있는 형태이다.
여기서, 배면기판(1) 상에 형성되는 양극(2)은 방전공간 내에 노출되는 도트전극(2b)과, 외부로부터 소정 전압이 전달됨과 아울러 유전체층(3)에 의해 덮혀지는 버스전극(2c) 및 상기 도트전극(2a)과 버스전극(2c)을 연결함과 동시에 방전전류를 제어하는 저항(2b)으로 이루어진다.
또한, 격벽(4)에 의해 한정된 방전셀 내에는 컬러화를 실현하기 위한 형광체(5)가 도포되며, 이때, 형광체(5)는 도트전극(2a)의 상부면이 덮혀지지 않는 범위에서 도포된다.
그러나, 종래 직류형 PDP의 제조 공정에서 도트전극과 저항 및 버스전극으로 이루어진 양극을 형성하기 위해서는 인쇄 공정과 같은 후막 공정을 이용하여 도트전극 및 버스전극을 형성한 후에, 저항을 형성하여 상기 도트전극과 버스전극간을 연결시키기 때문에 공정이 복잡한 문제점이 있었다.
또한, 저항을 형성하는 공정에서는 저항의 패턴이 각 방전셀마다 일정하게 형성되지 않기 때문에 각 방전셀마다의 방전전류를 균일하게 제어하지 못하게 되고, 이에 따라, 각 방전셀마다의 방전 특성이 균일하지 못하여 표시품질이 저하되는 문제점이 있었다.
게다가, 후막 공정으로 전극을 형성하는 경우에는 필연적으로 소성 공정을 실시해야 하기 때문에 이 과정에서 기판의 열변형이 발생되는 문제점이 있었다.
한편, 후막 공정 대신에 박막 공정을 이용하여 양극을 형성하는 경우에는 기판의 열변형을 방지함과 동시에 모든 방전셀에 대해서 저항 패턴을 균일하게 형성할 수는 있으나, 이 방법은 도트전극, 버스전극 및 저항을 형성하기 위한 각각의 식각 공정이 요구되기 때문에 후막 공정에 비해 공정이 더 복잡해지며, 아울러, 제조비용의 증가를 초래하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 박막 공정을 이용하면서도 제조공정의 단순화를 얻을 수 있는 PDP의 전극 형성방법을 제공하는데, 그 목적이 있다.
도 1은 종래의 직류형 플라즈마 디스플레이 패널을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극 형성방법을 설명하기 위한 일련의 공정 단면도.
(도면의 주요부분에 대한 부호의 설명)
11 : 배면 기판 12 : 저항층
12a : 저항 14 : 전극층
14a : 전극층 패턴 15a : 도트전극
15b : 버스전극 16 : 감광막
16a : 제1감광막 패턴 16b : 제2감광막 패턴
상기와 같은 목적을 달성하기 위한 본 발명의 PDP의 전극 형성방법은, 배면기판 상에 저항층과 전극층 및 감광막을 순차적으로 형성하는 단계; 상기 감광막을 노광 및 현상하여 상기 전극층의 소정 부분들을 노출시키는 제1감광막 패턴을 형성하는 단계; 상기 제1감광막 패턴의 형태대로 상기 전극층 및 저항층을 식각하여 전극층 패턴과 저항을 형성하는 단계; 상기 제1감광막 패턴을 재차 노광 및 현상하여 상기 제1감광막 패턴의 폭 보다는 작은 폭을 갖는 제2감광막 패턴을 형성하는 단계; 상기 제2감광막 패턴의 형태대로 전극층 패턴을 식각하여 도트전극 및 버스전극을 형성하는 단계; 및 상기 제2감광막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따르면, 저항의 형성을 위해 사용된 식각 마스크를 도트전극 및 버스전극의 형성시에 재차 사용하기 때문에 제조공정을 단순화를 얻을 수 있으며, 아울러, 제조비용을 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 PDP의 전극 형성방법을 설명하기 위한 일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 배면기판(11) 상에 스퍼터법, E-빔법 또는 CVD법으로 저항층(12)과 전극층(14)을 순차적으로 형성하고, 상기 전극층(24) 상에 포지티브 타입(Positive Type)의 감광막(16)을 도포한다.
그런 다음, 도 2b에 도시된 바와 같이, 감광막에 대한 노광 및 현상 공정을 실시하여 전극층(14)의 소정 부분들을 노출시키는 제1감광막 패턴(16a)을 형성하고, 이어서, 상기 제1감광막 패턴(16a)의 형태대로 그 하부의 전극층(14) 및 저항층(12)을 식각하여 저항(13)과 전극층 패턴(14a)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 제1감광막 패턴에 대한 노광 및 현상 공정을 실시하여 상기 제1감광막 패턴의 폭 보다는 작은 폭을 갖는 제2감광막 패턴(16b)을 형성한다.
그리고 나서, 도 2d에 도시된 바와 같이, 제2감광막 패턴의 형태대로 전극층 패턴을 식각하여 저항(13) 상에 도트전극(15a) 및 버스전극(15b)을 형성하고, 식각 마스크 사용된 제2감광막 패턴을 알칼리 용액으로 제거한다.
본 발명의 실시예에서는 박막 공정으로 저항을 형성한 후에, 상기 저항 상에 도트전극 및 버스전극을 형성하기 때문에 저항 패턴을 모든 방전셀에 대해서 균일하게 형성할 수 있으며, 상기 저항 패턴의 균일한 형성에 기인하여 모든 방전셀에서의 방전전류에 대한 제어를 균일하게 할 수 있기 때문에 PDP의 방전 특성을 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 저항 패턴을 모든 방전셀에 대해서 균일하게 형성할 수 있기 때문에 결과적으로는 PDP의 방전 특성을 향상시킬 수 있다.
또한, 후막 공정 대신에 박막 공정을 이용하여 전극을 형성하기 때문에 후막 공정에 비해 기판의 열변형을 감소시킬 수 있다.
게다가, 저항 형성시에 사용된 식각 마스크를 도트전극 및 버스전극의 형성시에 재차 사용함으로써 전극 형성공정을 단순화시킬 수 있고, 이에 따라, 생산성을 향상시킬 수 있음은 물론 제조비용의 절감 효과를 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

  1. 배면기판 상에 저항층과 전극층 및 감광막을 순차적으로 형성하는 단계;
    상기 감광막을 노광 및 현상하여 상기 전극층의 소정 부분들을 노출시키는 제1감광막 패턴을 형성하는 단계;
    상기 제1감광막 패턴의 형태대로 상기 전극층 및 저항층을 식각하여 전극층 패턴과 저항을 형성하는 단계;
    상기 제1감광막 패턴을 재차 노광 및 현상하여 상기 제1감광막 패턴의 폭 보다는 작은 폭을 갖는 제2감광막 패턴을 형성하는 단계;
    상기 제2감광막 패턴의 형태대로 전극층 패턴을 식각하여 도트전극 및 버스전극을 형성하는 단계; 및
    상기 제2감광막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 형성방법.
  2. 제 1 항에 있어서, 상기 제2감광막 패턴은 알칼리 용액으로 제거하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 형성방법.
KR1019980025817A 1998-06-30 1998-06-30 플라즈마디스플레이패널의전극형성방법 KR100312649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025817A KR100312649B1 (ko) 1998-06-30 1998-06-30 플라즈마디스플레이패널의전극형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025817A KR100312649B1 (ko) 1998-06-30 1998-06-30 플라즈마디스플레이패널의전극형성방법

Publications (2)

Publication Number Publication Date
KR20000004385A true KR20000004385A (ko) 2000-01-25
KR100312649B1 KR100312649B1 (ko) 2001-12-28

Family

ID=19542205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025817A KR100312649B1 (ko) 1998-06-30 1998-06-30 플라즈마디스플레이패널의전극형성방법

Country Status (1)

Country Link
KR (1) KR100312649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592283B1 (ko) * 2004-06-30 2006-06-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320641A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd Ｐｄｐの隔壁形成方法
KR970017843A (ko) * 1995-09-26 1997-04-30 이우복 폴리이미드를 이용한 전계방출 표시소자의 스페이서 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592283B1 (ko) * 2004-06-30 2006-06-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR100312649B1 (ko) 2001-12-28

Similar Documents

Publication Publication Date Title
KR100197130B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
US6410214B1 (en) Method for manufacturing black matrix of plasma display panel
KR100312649B1 (ko) 플라즈마디스플레이패널의전극형성방법
JPH0660815A (ja) プラズマディスプレイパネル及びその製造方法
KR100289972B1 (ko) 배선 기판 및 그것을 이용한 가스 방전형 표시 장치
KR100429486B1 (ko) 플라즈마디스플레이패널의제조방법
KR100329046B1 (ko) 플라즈마디스플레이패널의전면기판제작방법
KR100289651B1 (ko) 플라즈마디스플레이패널의형광체층형성방법
KR100226263B1 (ko) 플라즈마 디스플레이 패널의 스크린 마스크 제작 방법
KR19990003520A (ko) 플라즈마 디스플레이 패널의 제조방법
JPH10241576A (ja) カラープラズマディスプレイパネル
KR19990003524A (ko) 플라즈마 디스플레이 패널의 격벽 형성 방법
KR100325456B1 (ko) 플라즈마디스플레이패널의전면기판제조방법
KR20000004392A (ko) 플라즈마 디스플레이 패널의 격벽 형성방법
KR20000027526A (ko) 플라즈마 디스플레이 패널의 격벽 형성방법
KR100416090B1 (ko) 플라즈마 디스플레이 패널과 이의 제조방법
KR100260365B1 (ko) 직류형 플라즈마 디스플레이 패널의 제조방법
KR20000003762A (ko) 플라즈마 디스플레이 패널의 배면기판 제작방법
KR20000003763A (ko) 플라즈마 디스플레이 패널의 투명전극 형성방법
JPH11242935A (ja) プラズマ情報表示素子
KR19990054296A (ko) 플라즈마 디스플레이 패널의 격벽 형성방법
KR100257386B1 (ko) 플라즈마 디스플레이 패널용 패턴 형성방법
KR100429485B1 (ko) 플라즈마디스플레이패널의제조방법
KR100240267B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
JPH09180639A (ja) 気体放電型表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee