KR20000004148A - Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode - Google Patents
Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode Download PDFInfo
- Publication number
- KR20000004148A KR20000004148A KR1019980025549A KR19980025549A KR20000004148A KR 20000004148 A KR20000004148 A KR 20000004148A KR 1019980025549 A KR1019980025549 A KR 1019980025549A KR 19980025549 A KR19980025549 A KR 19980025549A KR 20000004148 A KR20000004148 A KR 20000004148A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- lower electrode
- sacrificial
- thin film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
Description
본 발명은 박막형 광로조절장치의 제조방법에 관한 것으로서, 특히 변형층의 패턴시 제 1 희생층의 접속영역 모서리 상부에 변형층을 남겨놓음으로서 잔존부(R)을 형성하는데, 상기 잔존부(R)를 형성함으로서 변형부 패턴공정에 의하여 하부전극이 식각되어 전기적으로 단락되는 것을 방지하여 액츄에이터의 불량율을 줄일수 있는 박막형 광로조절장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film type optical path control device. In particular, the remaining portion R is formed by leaving the strained layer on the corner of the connection area of the first sacrificial layer when the strained layer is patterned. The present invention relates to a method for manufacturing a thin film type optical path control apparatus which can reduce the defective rate of an actuator by preventing the lower electrode from being etched and electrically shorted by the deformation part pattern process.
일반적으로, 광학 에너지(optical energy)를 스크린상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathod Ray Tube)등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display:이하 'LCD'라 칭함), DMD(Deformable Mirror Device), 또는 AMA(Actuated Mirror Arrays)등이 있다.In general, a spatial light modulator, which is an apparatus for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display apparatus. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. The direct view image display device includes a CRT (Cathod Ray Tube), and the projection image display device includes a liquid crystal display (hereinafter referred to as an LCD), a DMD (deformable mirror device), or an AMA (Actuated). Mirror Arrays).
상술한 CRT장치는 평균 100ft-L(백색 표시) 이상인 휘도, 30:1 이상인 콘트라스트비, 1만시간 이상의 수명등이 보증된 우수한 표시 장치이다. 그러나, CRT는 중량 및 용적이 크고 높은 기계적인 강도를 유지하기 때문에 화면을 완전한 평면으로 하기가 곤란하여 주변부가 왜곡되는 문제점이 있었다. 또한, CRT는 전자빔으로 형광체를 여기해서 발광시키므로 화상을 만들기 위해 고전압을 필요로 하는 문제점이 있었다.The above-described CRT apparatus is an excellent display apparatus which is guaranteed an average brightness of 100 ft-L (white display) or more, a contrast ratio of 30: 1 or more, a lifetime of 10,000 hours or more. However, since the CRT has a large weight and volume and maintains high mechanical strength, it is difficult to make the screen completely flat, which causes distortion of the peripheral part. In addition, since CRTs excite phosphors with an electron beam to emit light, there is a problem that a high voltage is required to produce an image.
따라서, 상술한 CRT의 문제점을 해결하기 위해 LCD가 개발되었다. 이러한 LCD의 장점을 CRT와 비교하여 설명하면 다음과 같다. LCD는 저전압에서 동작하며, 소비 전력이 작고, 변형 없는 화상을 제공한다.Therefore, LCDs have been developed to solve the above-mentioned problems of CRT. The advantages of such LCDs are explained in comparison with CRTs. LCDs operate at low voltages, consume less power, and provide images without distortion.
그러나, 상술한 장점들에도 불구하고 LCD는 광속의 편광으로 인하여 1∼2%의 낮은 광효율을 가지며, 그 내부의 액정 물질의 응답 속도가 느린 문제점이 있었다.However, despite the above-mentioned advantages, the LCD has a low light efficiency of 1 to 2% due to the polarization of the light beam, and there is a problem that the response speed of the liquid crystal material therein is slow.
이에 따라, 상술바와 같은 LCD의 문제점들을 해결하기 위하여 DMD, 또는 AMA등의 장치가 개발되었다. 현재, DMD가 약 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA는 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만아니라 광속의 극성에 영향을 끼치지 않는다.Accordingly, in order to solve the problems of the LCD as described above, a device such as a DMD or an AMA has been developed. Currently, AMA can achieve a light efficiency of 10% or more, while DMD has a light efficiency of about 5%. In addition, the AMA is not only affected by the polarity of the incident luminous flux but also does not affect the polarity of the luminous flux.
통상적으로, AMA 내부에 형성된 각각의 액츄에이터들은 인가되는 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다. 이 액츄에이터가 변형을 일으킬 때, 상기 액츄에이터의 상부에 장착된 각각의 거울들은 전계의 크기에 비례하여 경사지게 된다.Typically, the respective actuators formed inside the AMA cause deformation depending on the electric field generated by the applied image signal and bias voltage. When this actuator causes deformation, each of the mirrors mounted on top of the actuator is inclined in proportion to the magnitude of the electric field.
따라서, 이 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 이 각각의 거울들을 구동하는 액츄에이터의 구성 재료로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 세라믹이 이용된다. 또한, 이 액츄에이터의 구성 재료로 PMN(Pb(Mg, Nb)O3)등의 전왜 세라믹을 이용할 수 있다.Thus, these inclined mirrors can reflect light incident from the light source at a predetermined angle. Piezoelectric ceramics such as PZT (Pb (Zr, Ti) O 3 ), or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as a constituent material of the actuator for driving the respective mirrors. As the constituent material of this actuator, electrodistorted ceramics such as PMN (Pb (Mg, Nb) O 3 ) can be used.
상술한 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 현재 AMA는 박막형 광로 조절 장치가 주종을 이루는 추세이다.The AMA is classified into a bulk type and a thin film type. Currently, AMA is the main trend of the thin-film optical path control device.
도 1은 종래의 박막형 광로조절장치의 사시도이고, 도 2a 내지 2f는 도 1에 도시된 박막형 광로조절장치의 제조방법을 설명하는 단면도를 도시한 것으로, 도 2a에 도시된 바와 같이, 상기 박막형 광로조절장치의 제조방법은 MOS 트랜지스터(12)가 내장된 절연기판(11)의 상부에 확산방지층(13), 금속층(14), 하부보호층(15), 차단층(16), 상부보호층(17), 식각방지층(18)등이 차례로 형성되어 있는 구동기판(10)을 형성한다.1 is a perspective view of a conventional thin film type optical path control device, Figures 2a to 2f is a cross-sectional view illustrating a manufacturing method of the thin film type optical path control device shown in Figure 1, as shown in Figure 2a, the thin film type optical path The manufacturing method of the regulating device includes a diffusion barrier layer 13, a metal layer 14, a lower protective layer 15, a blocking layer 16, and an upper protective layer on the insulating substrate 11 having the MOS transistor 12 embedded therein. 17), the driving substrate 10 in which the etch stop layer 18 and the like are sequentially formed is formed.
상기 구동기판(10)에서, 상기 확산방지층(13)은 절연기판(11)의 실리콘이 금속층(14)으로 확산되는 것을 방지한다. 상기 금속층(14)은 상기 트랜지스터(12)와 전기적으로 연결되어 있어서 이로부터 인가되는 전기적 신호를 후술되는 각각의 액츄에이터(30)에 전달하기 위해 형성된다. 상기 하부 보호층(15)은 차단층(16)과 금속층(14)이 전기적으로 연결되는 것을 방지하기 위하여 형성된다. 상기 차단층(16)은 그 하부에 형성된 금속층(14)에 광전효과에 의한 광전류가 발생하는 것을 방지하기 위하여 형성된다. 상기 상부보호층(17)은 이후의 제조공정동안 차단층(16)과 MOS트랜지스터(12)가 손상받는 것으로 부터 보호하기 위하여 형성된다. 상기 식각방지층(18)은 후속되는 식각공정동안 구동기판(10)이 손상받는 것을 방지하기 위하여 형성된다.In the driving substrate 10, the diffusion barrier layer 13 prevents the silicon of the insulating substrate 11 from diffusing into the metal layer 14. The metal layer 14 is electrically connected to the transistor 12 to form an electrical signal applied therefrom to each actuator 30 to be described later. The lower protective layer 15 is formed to prevent the blocking layer 16 and the metal layer 14 from being electrically connected to each other. The blocking layer 16 is formed to prevent the photocurrent generated by the photoelectric effect on the metal layer 14 formed below. The upper protective layer 17 is formed to protect the blocking layer 16 and the MOS transistor 12 from being damaged during subsequent manufacturing processes. The etch stop layer 18 is formed to prevent the driving substrate 10 from being damaged during the subsequent etching process.
계속해서, 도 2b에 도시된 바와 같이, 상기 구동기판(110)의 상부에 다결정 실리콘(poly-Si)재료로 이루어지는 제 1 희생층(20)을 저압기상증착법(LPCVD)을 사용하여 형성한다. 여기에서, 상기 제 1 희생층(20)의 상부표면에 평탄도를 높이기 위하여 스핀 온 글래스(Spin On Glass:SOG) 또는 CMP(Chemical Mechanical Polishign)방법을 사용하여 평탄화 한다. 이어서, 제 1 희생층(20)을 부분적으로 식각하여 후술하는 액츄에이터(30)의 지지하기 위한 한쌍의 지지영역(22,24)과 후술하는 액츄에이터(30)의 전기적 연결을 위한 접속영역(26)이 형성된다.Subsequently, as shown in FIG. 2B, a first sacrificial layer 20 made of polycrystalline silicon (poly-Si) material is formed on the driving substrate 110 by using low pressure vapor deposition (LPCVD). Here, in order to increase the flatness on the upper surface of the first sacrificial layer 20, it is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, the first sacrificial layer 20 is partially etched to connect the pair of support regions 22 and 24 for supporting the actuator 30 to be described later, and the connection region 26 for electrical connection of the actuator 30 to be described later. Is formed.
계속하여, 도 2c에 도시된 바와 같이, 상기 제 1 희생층(20)의 상부에 질화물로 이루어진 멤브레인(31), 백금(Pt) 또는 백금/탄탈륨(Pt/Ta) 같은 전기 도전성이 우수한 재료로 이루어진 하부전극(32), PZT 또는 PLZT 같은 압전재료로 만들어진 변형층(33), 하부전극(32)과 동일한 재료로 이루어진 상부전극(34)등이 차례로 증착된다. 여기에서, 상기 증착공정을 살펴보면 다음과 같다.Subsequently, as illustrated in FIG. 2C, a material having excellent electrical conductivity such as a membrane 31 made of nitride, platinum (Pt), or platinum / tantalum (Pt / Ta) is formed on the first sacrificial layer 20. The lower electrode 32, the strained layer 33 made of piezoelectric material such as PZT or PLZT, and the upper electrode 34 made of the same material as the lower electrode 32 are deposited in this order. Here, looking at the deposition process as follows.
먼저 상기 제 1 희생층(20)의 상부에 질화물로 이루어진 멤브레인(31)을 저압화학기상증착(LPCVD) 방법을 사용하여 0.1 - 1.0μm의 두께로 형성한다.First, a nitride layer 31 formed of nitride on the first sacrificial layer 20 is formed to a thickness of 0.1 to 1.0 μm using low pressure chemical vapor deposition (LPCVD).
다음으로, 상기 멤브레인(31)의 상부에 전기도전성이 우수한 금속으로 이루어진 하부전극(32)을 스퍼터링 방법을 이용하여 0.1 - 1.0μm의 두께로 형성한다.Next, a lower electrode 32 made of a metal having excellent electrical conductivity is formed on the membrane 31 to a thickness of 0.1 μm to 1.0 μm using a sputtering method.
그 다음, 상기 하부전극(32)의 상부에 PZT 또는 PLZT 같은 압전재료로 이루어진 변형층(33)을 졸-겔(sol-gel)방법을 사용하여 0.1 - 1.0μm의 두께로 형성한다. 이어서, 변형층(33)은 급속열처리(RAT)방법을 사용하여 상변이 시킨다.Next, a strained layer 33 made of a piezoelectric material such as PZT or PLZT is formed on the lower electrode 32 to a thickness of 0.1-1.0 μm using a sol-gel method. Subsequently, the strained layer 33 is phase shifted using a rapid heat treatment (RAT) method.
계속해서, 상기 변형층(33)의 상부에 하부전극(32)과 동일한 전기 도전성이 우수한 물질로 이루어진 상부전극(34)을 스퍼터링 방법을 사용하여 형성한다.Subsequently, an upper electrode 34 made of a material having excellent electrical conductivity similar to that of the lower electrode 32 is formed on the strained layer 33 by using a sputtering method.
이후, 도 2d에 도시된 바와 같이, 상기 상부전극(34), 변형(33), 하부전극(32), 멤브레인(31)이 셀단위로 나뉘어지도록 식각방법을 이용하여 각각의 층들을 패턴한다. 여기에서, 상기 제 1 희생층(20)의 접속영역(26) 상부에는 하부전극(32)과 멤브레인(31)만이 잔존하여 형성되어 있다.Thereafter, as illustrated in FIG. 2D, each layer is patterned using an etching method such that the upper electrode 34, the deformation 33, the lower electrode 32, and the membrane 31 are divided into cells. Here, only the lower electrode 32 and the membrane 31 remain on the connection region 26 of the first sacrificial layer 20.
계속하여, 도 2e에 도시된 바와 같이, 제 1 희생층(20)의 접속영역(26)의 상부에 형성된 하부전극(32), 멤브레인(31) 및 구동기판(10) 내부의 식각방지층(18), 상부보호층(17) 그리고 하부보호층(15)을 차례로 식각하여 비아홀(35)을 형성한 후, 상기 비아홀(36)의 내부에 텅스텐(W), 백금(Pt), 알루미늄(Al) 또는 티탄늄(Ti) 같은 금속을 스퍼터링 방법을 이용하여 상기 하부전극(32)과 구동기판(10)의 트랜지스터(12)가 전기적으로 연결되도록 비어컨택(36)를 형성하여 각각의 셀단위로 나뉘어진 액츄에이터(30)를 형성한다.Subsequently, as shown in FIG. 2E, the etch stop layer 18 inside the lower electrode 32, the membrane 31, and the driving substrate 10 formed on the connection region 26 of the first sacrificial layer 20. ), The upper passivation layer 17 and the lower passivation layer 15 are sequentially etched to form the via holes 35, and then tungsten (W), platinum (Pt), and aluminum (Al) in the via holes 36. Alternatively, a via contact 36 is formed to electrically connect the lower electrode 32 and the transistor 12 of the driving substrate 10 by sputtering a metal such as titanium (Ti) and divided into cell units. The gin actuator 30 is formed.
계속해서, 도 2f에 도시된 바와 같이, 상기 액츄에이터(30)의 상부에 인실리케이트유리(PSG)로 이루어진 제 2 희생층(40)을 대기압 화학기상증착법(APCVD)을 이용하여 형성한다. 그리고 나서, 상기 제 2 희생층(40)을 부분적으로 식각하여 후술하는 거울(50)이 상기 액츄에이터(30)에 지지될 수 있도록 노출영역(42)을 형성한다.Subsequently, as shown in FIG. 2F, a second sacrificial layer 40 made of insociated glass (PSG) is formed on the actuator 30 by using atmospheric pressure chemical vapor deposition (APCVD). Then, the second sacrificial layer 40 is partially etched to form an exposed area 42 so that the mirror 50, which will be described later, may be supported by the actuator 30.
다음으로, 도 2g에 도시된 바와 같이, 상기 노출영역(42)을 포함한 제 2 희생층(40)의 상부에 반사특성이 우수한 재료을 스퍼터링 방법을 이용하여 증착한 후, 각각의 액츄에이터(30)에 일대일 대응하도록 패턴하여 거울(50)을 형성한다.Next, as illustrated in FIG. 2G, a material having excellent reflection characteristics is deposited on the second sacrificial layer 40 including the exposed area 42 by using a sputtering method, and then applied to each actuator 30. The mirror 50 is formed by patterning one-to-one correspondence.
마지막으로, 도 2h에 도시된 바와 같이, 상기 제 2 희생층(40)과 제 1 희생층(20)을 제거하여 AMA 소자를 완성한다.Lastly, as shown in FIG. 2H, the ASA device is completed by removing the second sacrificial layer 40 and the first sacrificial layer 20.
그러나, 종래의 박막형 광로조절장치에서 상기 변형층(33)을 졸-겔법을 이용하여 증착하는 경우, 굴곡이 형성된 상기 제 1 희생층(20)의 접속영역(26) 모서리 상부에 형성된 변형층(33)은 졸-겔법의 유동특성에 의하여 다른 곳에 비하여 얇게 형성된다. 이후, 상기 희생층(20) 상부의 각 층들을 셀단위로 나누어지도록 식각공정을 이용한 패턴공정시, 상기 변형층(33)을 패턴할 때 접속영역(26) 모서리의 하부전극(32)은 손상되고 이에따라 하부전극(32)이 전기적으로 단락되어 상기에 의해 제작된 액츄에이터(30)가 작동불능되는 문제점이 발생한다.However, in the conventional thin film type optical path control apparatus, when the strained layer 33 is deposited using the sol-gel method, the strained layer formed on the corners of the connection region 26 of the first sacrificial layer 20 having the bend ( 33) is thinner than other places due to the flow characteristics of the sol-gel method. Subsequently, during the patterning process using the etching process to divide each layer on the sacrificial layer 20 into cell units, the lower electrode 32 at the edge of the connection region 26 is damaged when the strained layer 33 is patterned. As a result, the lower electrode 32 is electrically shorted, thereby causing a problem in that the actuator 30 manufactured by the above is inoperable.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 변형층 패턴공정시, 제 1 희생층의 접속영역 모서리 상부에 형성된 변형층을 남겨놓음으로서 잔존부(R)를 형성하는데, 상기 잔존부(R)의 형성에 의하여 하부전극이 식각되어 전기적으로 단락되는 것을 방지함으로서 액츄에이터의 불량율을 줄일 수 있는 박막형 광로조절장치의 제조방법에 관한 것이다.The present invention has been made to solve the conventional problems as described above, during the strained layer pattern process, to form the remaining portion (R) by leaving the strained layer formed on the upper edge of the connection region of the first sacrificial layer, The present invention relates to a method of manufacturing a thin film type optical path control apparatus capable of reducing a failure rate of an actuator by preventing the lower electrode from being etched and electrically shorted by the formation of the remaining portion R.
상술한 바와 같은 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터를 포함하는 절연기판의 상부에 확산방지층, 금속층, 하부보호층, 차단층, 상부보호층, 식각방지층 등을 차례로 형성하여 구동기판을 형성하는 단계와; 상기 구동기판의 상부에 한쌍의 지지영역과 하나의 접속영역이 형성된 제 1 희생층을 형성하는 단계와; 상기 제 1 희생층의 상부에 멤브레인층, 하부전극층, 변형층, 상부전극층 등을 형성하는 단계와; 상기 상부전극층, 변형층, 하부전극층, 멤브레인층을 셀단위로 나뉘어지도록 차례로 패턴하면서 접속영역 모서리 상부의 변형층을 잔존시키는 단계와; 상기 접속영역의 상부에 하부전극과 구동기판의 MOS 트랜지스터를 전기적으로 연결하기 위한 비어컨택을 형성하여 각각의 액츄에이터를 형성하는 단계와; 상기 액츄에이터의 상부에 하나의 노출영역을 포함한 제 2 희생층을 형성하는 단계와; 상기 제 2희생층의 상부에 거울을 형성하는 단계와; 상기 제 1 및 2 희생층을 제거하는 단계로 이루어지는 것을 특징으로 하는 박막형 광로조절장치의 제조방법으로서, 상기 변형층을 패턴시 접속영역 모서리 상부에 변형층을 남겨놓음으로서 잔존부(R)를 형성하는데, 상기 잔존부(R)를 형성에 의하여 하부의 하부전극이 식각되어 전기적으로 단락되는 것을 방지함으로서, 액츄에이터의 불량율을 줄일 수 있다.In order to achieve the object as described above, the present invention, the driving substrate is formed by sequentially forming a diffusion barrier layer, a metal layer, a lower protective layer, a blocking layer, an upper protective layer, an etch barrier layer, and the like on the insulating substrate including the MOS transistor. Making a step; Forming a first sacrificial layer having a pair of support regions and a connection region formed on the driving substrate; Forming a membrane layer, a lower electrode layer, a strain layer, an upper electrode layer, and the like on top of the first sacrificial layer; Patterning the upper electrode layer, the strain layer, the lower electrode layer, and the membrane layer in order to be divided in units of cells, thereby leaving a strain layer on the corner of the connection region; Forming a respective actuator by forming a via contact for electrically connecting a lower electrode and a MOS transistor of a driving substrate to an upper portion of the connection region; Forming a second sacrificial layer including one exposed area on top of the actuator; Forming a mirror on top of the second sacrificial layer; A method of manufacturing a thin film type optical path control device comprising the steps of removing the first and second sacrificial layers, wherein the remaining portion R is formed by leaving a strained layer on top of a corner of a connection region when the strained layer is patterned. However, by forming the remaining portion (R) to prevent the lower lower electrode is etched and electrically shorted, it is possible to reduce the failure rate of the actuator.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 다음에 설명하는 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
도 1은 종래의 박막형 광로조절장치의 사시도,1 is a perspective view of a conventional thin film type optical path control device,
도 2a 내지 2h는 도 1에 도시된 박막형 광로조절장치의 제조방법을 설명하는 단면도,2A to 2H are cross-sectional views illustrating a method of manufacturing the thin film type optical path control device shown in FIG. 1;
도 3a 및 3h는 본 발명에 따른 박막형 광로조절장치의 제조방법을 설명하는 단면도.Figure 3a and 3h is a cross-sectional view illustrating a method of manufacturing a thin film optical path control apparatus according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
110 : 구동기판 120 : 제 1 희생층110: driving substrate 120: first sacrificial layer
122, 124 : 지지영역 126 : 접속영역122, 124: support area 126: connection area
130 : 액츄에이터 131 : 멤브레인130: actuator 131: membrane
132 : 하부전극 133 : 변형부132: lower electrode 133: deformation part
134 : 상부전극 135 : 비어홀134: upper electrode 135: via hole
136 : 비어컨택 140 : 제 2 희생층136: beer contact 140: second sacrificial layer
142 : 노출영역 150 : 거울142: exposure area 150: mirror
152 : 포스트152: Post
이하, 첨부된 도면을 참조하여 본 발명에 따른 박막형 광로조절장치를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a thin film type optical path control apparatus according to the present invention.
도 3a 내지 3h은 본 발명과 일치하는 2층구조의 박막형 광로조절장치(100)의 제조방법을 설명하는 단면도를 도시한 것으로, 도 3a에 도시된 바와 같이, 상기 2층구조의 박막형 광로조절장치(100)을 제조는 MOS 트랜지스터(112)를 포함한 절연기판(111)의 상부에 확산방지층(113), 금속층(114), 하부보호층(115), 차단층(116), 상부보호층(117), 식각방지층(118) 등을 형성하여 구동기판(110)을 형성한다.3A to 3H are cross-sectional views illustrating a method of manufacturing a two-layer thin film optical path control apparatus 100 in accordance with the present invention. As shown in FIG. 3A, the two-layer thin film optical path control apparatus is shown. The manufacturing method 100 may include a diffusion barrier layer 113, a metal layer 114, a lower protective layer 115, a blocking layer 116, and an upper protective layer 117 on an insulating substrate 111 including the MOS transistor 112. ), The etch stop layer 118, etc. are formed to form the driving substrate 110.
상기 구동기판(110)에서, 상기 확산방지층(113)은 절연기판(111)의 실리콘이 금속층(114)으로 확산되는 것을 방지한다. 상기 금속층(114)은 상기 트랜지스터(112)와 전기적으로 연결되어 있음으로서 이로부터 인가되는 전기적 신호를 후술되는 각각의 액츄에이터(130)에 전달하기 위해 형성된다. 상기 하부 보호층(115)은 차단층(116)과 금속층(114)이 전기적으로 연결되는 것을 방지하기 위하여 형성된다. 상기 차단층(116)은 그 하부에 형성된 금속층(114)에 광전효과에 의한 광전류가 발생하는 것을 막기 위하여 형성된다. 상기 상부보호층(117)은 이후의 제조공정동안 차단층(116)과 MOS트랜지스터(112)가 손상받는 것으로 부터 보호하기 위하여 형성된다. 상기 식각방지층(118)은 후속되는 식각공정동안 구동기판(110)이 손상받는 것을 막기위하여 형성된다.In the driving substrate 110, the diffusion barrier layer 113 prevents the silicon of the insulating substrate 111 from diffusing into the metal layer 114. Since the metal layer 114 is electrically connected to the transistor 112, the metal layer 114 is formed to transmit an electrical signal applied therefrom to each actuator 130 to be described later. The lower protective layer 115 is formed to prevent the blocking layer 116 and the metal layer 114 from being electrically connected to each other. The blocking layer 116 is formed to prevent the photocurrent generated by the photoelectric effect on the metal layer 114 formed below. The upper protective layer 117 is formed to protect the blocking layer 116 and the MOS transistor 112 from being damaged during subsequent manufacturing processes. The etch stop layer 118 is formed to prevent the driving substrate 110 from being damaged during the subsequent etching process.
계속해서, 도 3b에 도시된 바와 같이, 상기 구동기판(120)의 상부에 다결정 실리콘(poly-Si)재료로 만들어진 제 1 희생층(490)을 저압기상증착법(LPCVD)을 사용하여 형성한다. 여기에서, 상기 제 1 희생층(490)의 상부표면에 평탄도를 높이기 위하여 스핀 온 글래스(Spin On Glass:SOG) 또는 CMP(Chemical Mechanical Polishign)방법을 사용하여 평탄화 한다. 이어서, 제 1 희생층(120)을 부분적으로 식각하여 후술하는 액츄에이터(130)의 지지하기 위한 한쌍의 지지영역(122,124)과 후술하는 액츄에이터(130)의 전기적 연결을 위한 접속영역(126)이 형성된다.Subsequently, as illustrated in FIG. 3B, a first sacrificial layer 490 made of polycrystalline silicon (poly-Si) material is formed on the driving substrate 120 using low pressure vapor deposition (LPCVD). Here, in order to increase the flatness on the upper surface of the first sacrificial layer 490, it is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, the first sacrificial layer 120 is partially etched to form a pair of support regions 122 and 124 for supporting the actuator 130, which will be described later, and a connection region 126 for electrical connection of the actuator 130, which will be described later. do.
계속하여, 도 3c에 도시된 바와 같이, 상기 제 1 희생층(120)의 상부에 질화물로 이루어진 멤브레인층(131), 백금(Pt) 또는 백금/탄탈륨(Pt/Ta) 같은 전기 도전성이 우수한 재료로 이루어진 하부전극층(132), PZT 또는 PLZT 같은 압전재료로 만들어진 변형층(133), 하부전극층(132)과 동일한 재료로 이루어진 상부전극층(134)등이 차례로 증착된다. 여기에서, 상기 증착공정을 살펴보면 다음과 같다.Subsequently, as illustrated in FIG. 3C, a material having excellent electrical conductivity such as a membrane layer 131 made of nitride, platinum (Pt), or platinum / tantalum (Pt / Ta) on the first sacrificial layer 120. The lower electrode layer 132, the strain layer 133 made of piezoelectric material such as PZT or PLZT, and the upper electrode layer 134 made of the same material as the lower electrode layer 132 are sequentially deposited. Here, looking at the deposition process as follows.
먼저 상기 제 1 희생층(120)의 상부에 질화물로 이루어진 멤브레인층(131)을 저압화학기상증착(LPCVD) 방법을 사용하여 0.1 - 1.0μm의 두께로 형성한다.First, a membrane layer 131 made of nitride is formed on the first sacrificial layer 120 to a thickness of 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method.
다음으로, 상기 멤브레인층(131)의 상부에 전기도전성이 우수한 금속으로 이루어진 하부전극층(132)을 스퍼터링 방법을 이용하여 0.1 - 1.0μm의 두께로 형성한다.Next, a lower electrode layer 132 made of a metal having excellent electrical conductivity is formed on the membrane layer 131 to have a thickness of 0.1 μm to 1.0 μm using a sputtering method.
그 다음, 상기 하부전극층(132)의 상부에 PZT 또는 PLZT 같은 압전재료로 이루어진 변형층(133)을 스퍼터링 또는 화학기상증착(CVD) 방법을 사용하여 0.1 - 1.0μm의 두께로 형성한다. 이어서, 변형층(133)은 급속열처리(RAT)방법을 사용하여 상변이 시킨다.Next, a strain layer 133 made of a piezoelectric material such as PZT or PLZT is formed on the lower electrode layer 132 to have a thickness of 0.1 to 1.0 μm using a sputtering or chemical vapor deposition (CVD) method. Subsequently, the strained layer 133 is phase shifted using a rapid heat treatment (RAT) method.
계속해서, 상기 변형층(133)의 상부에 하부전극층(132)과 동일한 전기 도전성이 우수한 물질로 이루어진 상부전극층(134)을 스퍼터링 방법을 사용하여 형성한다.Subsequently, an upper electrode layer 134 made of a material having excellent electrical conductivity similar to that of the lower electrode layer 132 is formed on the strained layer 133 by using a sputtering method.
이후, 도 3d에 도시된 바와 같이, 상기 상부전극층(134), 변형층(133), 하부전극층(132), 멤브레인층(131)이 셀단위의 각각의 액츄에이터로 나뉘어지도록 포토레지스트를 마스크로 사용하는 식각방법을 이용하여 각각의 층들을 바람직한 형상으로 패턴한다. 여기에서, 상기 접속영역(126) 모서리 상부에는 변형층(133) 일부를 남겨놓음으로서 잔존부(R)를 형성하는데, 상기 잔존부(R)에는 전기적신호가 인가되지 않아 변형이 일어나지 않고, 단지 변형층(133) 패턴시 아래의 하부전극(132)이 식각되어 전기적으로 단락되는 것을 방지할 수 있다.3D, the photoresist is used as a mask so that the upper electrode layer 134, the strain layer 133, the lower electrode layer 132, and the membrane layer 131 are divided into respective actuators in units of cells. Each layer is patterned into a desired shape using an etching method. Here, the remaining portion R is formed by leaving a part of the strained layer 133 on the corner of the connection region 126. The residual portion R is not deformed because an electrical signal is not applied thereto. When the strained layer 133 is patterned, the lower electrode 132 may be etched to prevent an electrical short.
계속하여, 도 2e에 도시된 바와 같이, 제 1 희생층(120)의 접속영역(126)에 형성된 하부전극(132), 멤브레인(131) 및 구동기판(110) 내부의 식각방지층(118), 상부보호층(117) 그리고 하부보호층(115)을 차례로 식각하여 비아홀(135)을 형성한 후, 상기 비아홀(136)의 내부에 텅스텐(W), 백금(Pt), 알루미늄(Al) 또는 티탄늄(Ti) 같은 금속을 스퍼터링 방법을 이용하여 상기 하부전극(132)과 구동기판(110)의 트랜지스터(112)가 전기적으로 연결되도록 비어컨택(136)를 형성하여 각각의 셀단위로 나뉘어진 액츄에이터(130)을 형성한다.Subsequently, as shown in FIG. 2E, the etch stop layer 118 inside the lower electrode 132, the membrane 131, and the driving substrate 110 formed in the connection region 126 of the first sacrificial layer 120, After the upper protective layer 117 and the lower protective layer 115 are sequentially etched to form a via hole 135, tungsten (W), platinum (Pt), aluminum (Al), or titanium in the via hole 136. Actuator divided into cell units by forming a via contact 136 so that the lower electrode 132 and the transistor 112 of the driving substrate 110 are electrically connected by sputtering a metal such as nium (Ti). 130 is formed.
계속해서, 도 2f에 도시된 바와 같이, 상기 액츄에이터(130)의 상부에 인실리케이트유리(PSG)로 이루어진 제 2 희생층(140)을 대기압 화학기상증착법(APCVD)법을 이용하여 형성한다. 그리고 나서, 상기 제 2 희생층(140)을 부분적으로 식각하여 후술하는 거울(150)이 상기 액츄에이터(130)에 지지될 수 있도록 노출영역(142)을 형성한다.Subsequently, as shown in FIG. 2F, a second sacrificial layer 140 made of insociated glass (PSG) is formed on the actuator 130 using an atmospheric chemical vapor deposition (APCVD) method. Then, the second sacrificial layer 140 is partially etched to form an exposed area 142 so that the mirror 150, which will be described later, is supported by the actuator 130.
다음으로, 도 2g에 도시된 바와 같이, 상기 노출영역(142)을 포함한 제 2 희생층(140)의 상부에 반사특성이 우수한 재료을 스퍼터링 방법을 이용하여 증착한 후, 각각의 액츄에이터(130)에 일대일 대응하도록 패턴하여 거울(150)을 형성한다.Next, as illustrated in FIG. 2G, a material having excellent reflection characteristics is deposited on the second sacrificial layer 140 including the exposed region 142 by using a sputtering method, and then applied to each actuator 130. The mirror 150 is formed by patterning one-to-one correspondence.
마지막으로, 도 2h에 도시된 바와 같이, 상기 제 2 희생층(140)과 제 1 희생층(120)을 제거하여 AMA 소자를 완성한다.Finally, as shown in FIG. 2H, the ASA device is completed by removing the second sacrificial layer 140 and the first sacrificial layer 120.
상술한 바와 같이 본 발명에 따른 박막형 광로조절장치의 제조방법에서는 변형층 패턴시 아래의 하부전극이 식각되는 것을 방지하기 위하여 접속영역 모서리 상부의 변형층을 남겨놓음으로서 잔존부(R)를 형성하고, 상기 잔존부(R)의 형성에 의하여 하부의 하부전극이 식각되어 전기적으로 단락되는 것을 방지함으로서, 액츄에이터의 불량율을 줄일 수 있다.As described above, in the method of manufacturing the thin film type optical path control apparatus according to the present invention, in order to prevent the lower electrode from being etched when the strained layer pattern is formed, the remaining portion R is formed by leaving the strained layer on the corner of the connection region. By preventing the lower electrode from being etched and electrically shorted by the formation of the remaining portion R, the failure rate of the actuator can be reduced.
상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although the present invention has been described with reference to the drawings, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025549A KR20000004148A (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025549A KR20000004148A (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000004148A true KR20000004148A (en) | 2000-01-25 |
Family
ID=19541963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980025549A KR20000004148A (en) | 1998-06-30 | 1998-06-30 | Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000004148A (en) |
-
1998
- 1998-06-30 KR KR1019980025549A patent/KR20000004148A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000004148A (en) | Method for manufacturing a thin film actuated mirror array of preventing an electrical shorts of a lower electrode | |
KR100278068B1 (en) | Thin film actuated mirror array and method for manufacture thereof | |
KR20000004135A (en) | Method for manufacturing a thin film actuated mirror array | |
KR19990085597A (en) | Manufacturing method of thin film type optical path control device | |
KR100270990B1 (en) | Thin film actuated mirror array and method for manufacturing the same | |
KR100257603B1 (en) | Thin film actuated mirror array and method for manufacturing the same | |
KR100276666B1 (en) | Thin film type optical path control device | |
KR20000004137A (en) | Method for manufacturing a thin film actuated mirror array | |
KR19990085598A (en) | Manufacturing method of thin film type optical path control device | |
KR100262737B1 (en) | Manufacturing method of tma | |
KR100258109B1 (en) | Fabricating method for actuated mirror arrays | |
KR100258110B1 (en) | Fabricating method for actuated mirror arrays | |
KR100283532B1 (en) | Thin-film fluorescent furnace control device and manufacturing method | |
KR100267467B1 (en) | Fabricating method for actuated mirror arrays | |
KR100258108B1 (en) | Fabricating method for actuated mirror arrays | |
KR100257605B1 (en) | Method for manufacturing thin film actuated mirror array | |
KR100256877B1 (en) | Thin flim actuated mirror array | |
KR20000044808A (en) | Manufacturing method for two layered thin film micromirror array-actuated device | |
JPH11183810A (en) | Thin film type optical path adjusting device and its manufacture | |
KR20000044803A (en) | Manufacturing method for two panel thin film micromirror array-actuated device | |
KR20000044809A (en) | Manufacturing method for two layered thin film micromirror array-actuated device | |
KR20010002069A (en) | Method for fabricating a thin film micromirror array-actuated having a greater optical efficiency | |
KR20000044824A (en) | Manufacturing method for two layered thin film micromirror array-actuated device | |
KR20000044181A (en) | Manufacturing method for thin film micromirror array-actuated device | |
KR19990005305A (en) | Manufacturing method of thin film type optical path control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |