KR19990081272A - Output driving circuit of LCD driver source driver - Google Patents
Output driving circuit of LCD driver source driver Download PDFInfo
- Publication number
- KR19990081272A KR19990081272A KR1019980015121A KR19980015121A KR19990081272A KR 19990081272 A KR19990081272 A KR 19990081272A KR 1019980015121 A KR1019980015121 A KR 1019980015121A KR 19980015121 A KR19980015121 A KR 19980015121A KR 19990081272 A KR19990081272 A KR 19990081272A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage
- input
- current buffer
- source driver
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
액정 표시 장치 소스 드라이버의 출력 구동 회로가 개시된다. 본 발명에 따른 액정 표시 장치 소스 드라이버의 출력 구동 회로는, 소정 비트의 입력 데이타를 디코딩하여 복수 개의 서로 다른 계조 레벨 전압 중에서 입력 데이타에 상응하는 계조 레벨 전압을 선택하여 출력하는 디코더를 구비한 액정 표시 장치 소스 드라이버에 있어서, 계조 레벨 전압을 전류 증폭하여 출력하는 전류 버퍼, 및 전류 버퍼에 입력되는 계조 레벨 전압에 상응하는 출력 전압의 상승/하강 시간을 빠르게 하여 출력 전압의 지연 시간을 줄이는 증폭 보상 수단을 구비하고, 입력 전압에 상응하는 출력 전압의 상승 또는 하강 시간을 빠르게 함으로써 출력 지연 시간을 줄여 슬루 레이트를 개선할 수 있을 뿐만 아니라, 별도의 전력을 소비하지 않고 출력 응답 시간을 빠르게 할 수 있다는 효과가 있다.An output driving circuit of a liquid crystal display source driver is disclosed. The output driving circuit of the liquid crystal display source driver according to the present invention is a liquid crystal display having a decoder for decoding input data of a predetermined bit and selecting and outputting a gray level voltage corresponding to the input data from a plurality of different gray level voltages. A device source driver comprising: a current buffer for amplifying and outputting a gradation level voltage; and amplification compensation means for reducing the delay time of the output voltage by increasing the rise / fall time of the output voltage corresponding to the gradation level voltage input to the current buffer. In addition, by increasing the rise or fall time of the output voltage corresponding to the input voltage, the output delay time can be reduced to improve the slew rate, and the output response time can be increased without consuming additional power. There is.
Description
본 발명은 액정 표시 장치 드라이버에 관한 것으로서, 특히, TFT(Thin Film Transistor:TFT)용 액정 표시 장치(Liqiud Crystal device:LCD)를 구동시키는 LCD 소스 드라이버(Source Driver)의 출력 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display driver, and more particularly, to an output driving circuit of an LCD source driver for driving a liquid crystal display (Liqiud Crystal device: LCD) for a thin film transistor (TFT).
일반적으로 문자, 기호 또는 그래픽을 디스플레이하는데 이용되는 액정 표시 장치(Liqiud Crystal device:LCD)는 전기장에 의하여 분자 배열이 변화하는 액정의 광학적 성질을 이용하여 액정 기술과 반도체 기술을 융합한 표시 장치이다. TFT용 LCD는 내부의 픽셀을 온/오프시키는 스위칭 소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 픽셀들이 온/오프된다. 즉, 게이트 드라이버에서 TFT의 게이트에 펄스를 인가하여 온 상태로 만들면, 소스 드라이버는 TFT의 소스와 연결된 신호 라인을 통하여 픽셀에 신호 전압을 인가함으로써 TFT패널에 문자 또는 그래픽을 디스플레이한다.In general, a liquid crystal display (Liqiud Crystal device) (LCD) used to display characters, symbols, or graphics is a display device in which liquid crystal technology and semiconductor technology are fused by using optical properties of liquid crystal whose molecular arrangement is changed by an electric field. The LCD for TFT uses a TFT as a switching element for turning on / off the pixels inside, and the pixels are turned on / off as this TFT is turned on / off. That is, when the gate driver makes the ON state by applying a pulse to the gate of the TFT, the source driver displays a character or graphic on the TFT panel by applying a signal voltage to the pixel through the signal line connected with the source of the TFT.
도 1은 종래의 LCD 소스 드라이버의 출력 구동 회로를 설명하기 위한 회로도로서, 디코더(10), 전류 버퍼(14) 및 패널 커패시터(C10)로 구성된다.1 is a circuit diagram for explaining an output driving circuit of a conventional LCD source driver, which is composed of a decoder 10, a current buffer 14, and a panel capacitor C10.
도 1에 도시된 디코더(10)는 N비트의 입력 데이타(DIN)의 모든 조합에 해당하는 2N개의 계조 레벨 전압(Vr1~Vrm) 중에서 입력 데이타(DIN)에 상응하는 하나의 계조 레벨 전압을 선택하여 패널 표시 전압(VIN)으로서 출력한다. 도 1에 도시된 회로도에서 디코더(10)에 입력되는 입력 데이타(DIN)를 6비트라 가정하면, 계조 레벨 전압은 64개가 되고, 출력되는 패널 표시 전압은 64개 중 하나가 된다.The decoder 10 shown in FIG. 1 receives one gray level voltage corresponding to the input data DIN among 2 N gray level voltages Vr1 to Vrm corresponding to all combinations of the N bits of the input data DIN. It selects and outputs as panel display voltage VIN. Assuming that the input data DIN input to the decoder 10 in the circuit diagram shown in FIG. 1 is 6 bits, the gray level voltage is 64, and the panel display voltage to be output is one of 64.
전류 버퍼(12)는 전압 폴로어(VOLTAGE FOLLOWER)구조를 갖는 전류 증폭기로 구현되며, 디코더(10)에서 출력된 패널 표시 전압(VIN)을 입력하여 큰 출력 로드를 구동시킬 수 있도록 전류 증폭하고, 증폭된 결과를 TFT의 소스로 출력한다. 즉, 전류 버퍼(14)는 소스 드라이버에 사용되는 출력단 구동 회로이며, 입력되는 패널 표시 전압(VIN)의 구동 능력을 향상시켜 출력단으로 전달하기 위해 사용한다.The current buffer 12 is implemented as a current amplifier having a voltage follower structure, and amplifies the current so as to drive a large output load by inputting the panel display voltage VIN output from the decoder 10, The amplified result is output to the source of the TFT. That is, the current buffer 14 is an output stage driving circuit used for the source driver, and is used to improve the driving capability of the input panel display voltage VIN and transfer it to the output stage.
패널 커패시터(C10)는 TFT패널 상에 존재하며, 하나의 소스 라인에 연결된 복수 개의 TFT중에서 턴온된 TFT의 저항 값과, 그 TFT의 드레인 및 커먼 전압(Vc) 사이에 연결되는 액정 커패시터의 용량 값을 더한 값으로 표시된다.The panel capacitor C10 is present on the TFT panel and has a resistance value of the TFT turned on among the plurality of TFTs connected to one source line, and a capacitance value of the liquid crystal capacitor connected between the drain and common voltage Vc of the TFT. It is expressed as the sum of.
상술한 바와 같이, 전류 버퍼 또는 전류 증폭기를 사용하는 목적은 입력 전압을 최소한의 전류를 소비하여 최단 시간에 출력 단자로 전달하는데 있다. 따라서, 이상적인 경우에는 전달 시간 즉, 전류 증폭기의 출력 지연 시간이 제로가 되어야 하지만, 실제로는 출력 부하 등의 영향으로 소정의 지연 시간이 존재한다는 문제점이 있다.As described above, the purpose of using the current buffer or the current amplifier is to transfer the input voltage to the output terminal in the shortest time by consuming the minimum current. Therefore, in the ideal case, the propagation time, i.e., the output delay time of the current amplifier should be zero, but there is a problem in that a predetermined delay time exists due to the influence of the output load.
본 발명이 이루고자하는 기술적 과제는, LCD 소스 드라이버의 전류 버퍼에 증폭 보상 회로를 추가하여 입력 전압에 따른 출력 전압의 지연 시간을 줄인 LCD소스 드라이버의 출력 구동 회로를 제공하는데 있다.An object of the present invention is to provide an output driving circuit of an LCD source driver in which an amplification compensation circuit is added to a current buffer of the LCD source driver to reduce the delay time of an output voltage according to an input voltage.
도 1은 종래의 액정 표시 장치 소스 드라이버의 출력 구동 회로를 설명하기 위한 회로도이다.1 is a circuit diagram for explaining an output driving circuit of a conventional liquid crystal display source driver.
도 2는 본 발명에 따른 액정 표시 장치 소스 드라이버의 출력 구동 회로를 설명하기 위한 회로도이다.2 is a circuit diagram illustrating an output driving circuit of the liquid crystal display source driver according to the present invention.
도 3(a)~(c)는 도 1에 도시된 액정 표시 장치 소스 드라이버의 출력 구동 회로와 도 2에 도시된 액정 표시 장치 소스 드라이버의 출력 구동 회로의 출력을 비교하기 위한 파형도들이다.3A to 3C are waveform diagrams for comparing an output driving circuit of the liquid crystal display source driver of FIG. 1 and an output driving circuit of the liquid crystal display source driver of FIG. 2.
상기 과제를 이루기위해, 본 발명에 따른 LCD 소스 드라이버의 출력 구동 회로는, 소정 비트의 입력 데이타를 디코딩하여 복수 개의 서로 다른 계조 레벨 전압 중에서 입력 데이타에 상응하는 계조 레벨 전압을 선택하여 출력하는 디코더를 구비한 액정 표시 장치 소스 드라이버에 있어서, 계조 레벨 전압을 전류 증폭하여 출력하는 전류 버퍼, 및 전류 버퍼에 입력되는 계조 레벨 전압에 상응하는 출력 전압의 상승/하강 시간을 빠르게 하여 출력 전압의 지연 시간을 줄이는 증폭 보상 수단으로 구성되는 것이 바람직하다.In order to achieve the above object, the output driving circuit of the LCD source driver according to the present invention, a decoder for decoding the input data of a predetermined bit to select and output a gray level voltage corresponding to the input data from a plurality of different gray level voltages; A liquid crystal display source driver provided includes a current buffer for amplifying and outputting a gray level voltage, and a rising / falling time of an output voltage corresponding to the gray level voltage input to the current buffer to increase the delay time of the output voltage. It is preferred to consist of amplification compensation means for reducing.
이하, 본 발명에 따른 LCD 소스 드라이버의 출력 구동 회로에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, an output driving circuit of an LCD source driver according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 LCD 소스 드라이버의 출력 구동 회로를 설명하기 위한 회로도로서, 디코더(20), 전류 버퍼(24), 증폭 보상부(25) 및 패널 커패시터(C20)로 이루어지고, 여기에서 증폭 보상부(25)는 NMOS트랜지스터(N25)와 PMOS트랜지스터(P25)로 이루어진다.FIG. 2 is a circuit diagram illustrating an output driving circuit of the LCD source driver according to the present invention, and includes a decoder 20, a current buffer 24, an amplification compensator 25, and a panel capacitor C20. The amplification compensator 25 includes an NMOS transistor N25 and a PMOS transistor P25.
즉, TFT의 소스에 영상 신호 즉, 서로 다른 계조 레벨 전압을 인가함으로써 LCD패널을 구동하기 위한 LCD소스 드라이버는 신호 드라이버 또는 데이타 드라이버라고도 하며, 소정의 타이밍 제어 블럭(미도시)으로부터 인가되는 n비트의 입력 데이타를 내부의 쉬프트 레지스터에 저장하고, 저장된 데이타를 TFT패널에 전달하라는 명령이 인가되면 각각의 입력 데이타에 상응하는 계조 레벨 전압을 선택하여 TFT패널로 전달한다.That is, the LCD source driver for driving the LCD panel by applying an image signal, that is, different gradation level voltages, to the source of the TFT is also called a signal driver or data driver, and is n bits applied from a predetermined timing control block (not shown). The input data of is stored in the internal shift register, and when a command to transfer the stored data to the TFT panel is applied, the gray level voltage corresponding to each input data is selected and transferred to the TFT panel.
즉, 도 2에 도시된 디코더(20)는 외부의 타이밍 제어 블럭(미도시)으로부터 인가되는 n비트의 입력 데이타(DIN)를 디코딩하여 그 조합에 상응하는 m개의 계조 레벨 전압들(Vr1~Vrm) 중에서 입력 데이타(DIN)에 상응하는 계조 레벨 전압을 선택하여 출력한다. 만약, 디코더(20)에 입력되는 데이타(DIN)를 6비트라 가정 면, 생성할 수 있는 계조 레벨 전압의 수는 26개이므로 64개의 서로 다른 계조 레벨 전압 형태를 얻을 수 있다. 따라서, 디코더(20)는 64개의 계조 레벨 전압들 중에서 입력 데이타(DIN)에 상응하는 전압을 선택하여 패널 표시 전압(VIN)으로서 출력한다. 일반적으로 계조 레벨 전압 범위는 0V~8V 사이에 존재하며 그 사이의 전압을 64단계로 나누어서 사용한다.That is, the decoder 20 shown in FIG. 2 decodes n bits of input data DIN applied from an external timing control block (not shown) and m m gray level voltages Vr1 to Vrm corresponding to the combination thereof. ) Selects and outputs a gradation level voltage corresponding to the input data DIN. If the data DIN input to the decoder 20 is 6 bits, 64 different gray level voltage types may be obtained since the number of gray level voltages that can be generated is 2 6 . Accordingly, the decoder 20 selects a voltage corresponding to the input data DIN among the 64 gray level voltages and outputs the voltage as the panel display voltage VIN. In general, the gray level voltage range is between 0V and 8V and the voltage between them is divided into 64 steps.
전류 버퍼(24)는 디코더(20)에서 출력된 패널 표시 전압(VIN)을 큰 출력 로드에 대해 구동시킬 수 있도록 전류 증폭을 수행한다. 여기에서, 전류 버퍼(24)는 전류 소스 또는 전류 싱크 기능을 하는 전류 미러(current mirror)로서 구현되며, 도 2에 도시된 바와 같이 전압 폴로어(voltage follower) 구조를 갖는다.The current buffer 24 performs current amplification so that the panel display voltage VIN output from the decoder 20 can be driven for a large output load. Here, the current buffer 24 is implemented as a current mirror functioning as a current source or a current sink, and has a voltage follower structure as shown in FIG.
증폭 보상부(25)는 전류 버퍼(24)의 입력 전압(VIN)에 따라 출력 단자 VOUT 를 통하여 출력되는 출력 전압의 지연 시간을 보상하기 위한 블럭으로서, 출력 전압의 하강 또는 상승 시간을 빠르게 함으로써 출력 응답 시간을 빠르게 한다. 증폭 보상부(25)의 NMOS트랜지스터(N25)는 전원 전압(VDD)과 연결된 드레인과, 전류 버퍼(24)의 출력(VOUT)과 연결된 소스 및 전류 버퍼(24)의 입력 전압(VIN)과 연결된 게이트를 갖는다. 또한, PMOS트랜지스터(P25)는 기준 전원(GND)과 연결된 드레인과, 전류 버퍼(24)의 입력 전압(VIN)과 연결된 게이트와, 전류 버퍼(22)의 출력(VOUT)과 연결된 소스를 갖는다. 여기에서 증폭 보상부(25)는 도 2에 도시된 바와 같이, NMOS트랜지스터(N25)와 PMOS트랜지스터(P25)로 구현될 수 있고, 하나의 NMOS 트랜지스터 또는 하나의 PMOS트랜지스터 만을 이용하여 구현하는 것이 가능하다. 그 외에도 다수의 NMOS트랜지스터들과 다수의 PMOS트랜지스터들을 이용하여 증폭 보상부(25)를 구현함으로써 더 빠른 상승 시간 및 하강 시간을 갖는 출력 구동 회로를 설계할 수 있다.The amplification compensator 25 is a block for compensating for the delay time of the output voltage output through the output terminal VOUT according to the input voltage VIN of the current buffer 24. Speed up response time The NMOS transistor N25 of the amplification compensator 25 is connected to a drain connected to the power supply voltage VDD, a source connected to the output VOUT of the current buffer 24, and an input voltage VIN of the current buffer 24. Has a gate. In addition, the PMOS transistor P25 has a drain connected to the reference power supply GND, a gate connected to the input voltage VIN of the current buffer 24, and a source connected to the output VOUT of the current buffer 22. Here, the amplification compensator 25 may be implemented as an NMOS transistor N25 and a PMOS transistor P25 as shown in FIG. 2, and may be implemented using only one NMOS transistor or only one PMOS transistor. Do. In addition, by implementing the amplification compensation unit 25 using a plurality of NMOS transistors and a plurality of PMOS transistors, it is possible to design an output driving circuit having a faster rise time and fall time.
또한, 패널 커패시터(C20)는 하나의 소스 라인과 커먼 전압(Vc)사이에 연결되며, 일반적으로 30~150pF의 값을 갖는다. 즉, 패널 커패시터(C20)는 TFT패널 상에 존재하며, 하나의 소스 라인에 연결된 복수 개의 TFT중에서 턴온된 TFT의 저항 값과, 그 TFT의 드레인 및 커먼 전압(Vc) 사이에 연결되는 액정 커패시터의 용량 값을 더한 값으로 표현된다.In addition, the panel capacitor C20 is connected between one source line and the common voltage Vc, and generally has a value of 30 to 150pF. That is, the panel capacitor C20 is present on the TFT panel and is connected to the resistance value of the TFT turned on among the plurality of TFTs connected to one source line, and the liquid crystal capacitor connected between the drain and common voltage Vc of the TFT. Expressed as the sum of the dose values.
도 3(a)~3(c)는 도 1에 도시된 종래의 출력 구동 회로와 도 2에 도시된 출력 구동 회로의 출력 신호를 비교하기 위한 파형도로서, 3(a)는 전류 버퍼(24)에 입력 되는 패널 표시 전압(VIN)을 나타내고, 3(b)는 종래의 출력 구동 회로의 출력 전압 을 나타내고, 3(c)는 본 발명에 따른 출력 구동 회로의 출력 전압을 나타낸다.3 (a) to 3 (c) are waveform diagrams for comparing the output signals of the conventional output driver circuit shown in FIG. 1 and the output driver circuit shown in FIG. 2, and FIG. ), The panel display voltage VIN inputted to the figure, 3 (b) shows the output voltage of the conventional output drive circuit, and 3 (c) shows the output voltage of the output drive circuit according to the present invention.
도 3(b)를 참조하면, tr'는 종래의 출력 구동 회로의 상승 시간을 나타내고, tf'는 종래의 하강 시간을 나타낸다. 또한, 도 3(c)를 참조하면, tr은 본 발명에 따른 출력 구동 회로의 상승 시간을 나타내고, tf는 본 발명에 따른 출력 구동 회로의 하강 시간을 나타낸다.Referring to Fig. 3B, tr 'represents a rise time of a conventional output drive circuit, and tf' represents a conventional fall time. In addition, referring to Fig. 3 (c), tr represents the rise time of the output drive circuit according to the present invention, and tf represents the fall time of the output drive circuit according to the present invention.
이하에서, 본 발명에 따른 LCD소스 드라이버의 출력 구동 회로의 동작에 관하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the operation of the output driving circuit of the LCD source driver according to the present invention will be described in detail with reference to the accompanying drawings.
우선, 6비트의 입력 데이타(DIN)가 디코더(20)에서 디코딩되어 0~8V 사이에 존재하는 64개의 계조 레벨 전압들(V1~V64)중 하나를 선택하여 패널 표시 전압(VIN)으로서 출력한다. 디코더(20)에서 출력되는 패널 표시 전압을 VIN이라 하면, 전류 버퍼(24)는 입력되는 패널 표시 전압(VIN)을 더 큰 전류로 증폭하고, 증폭된 값을 출력 단자 VOUT를 통하여 출력한다.First, the 6-bit input data DIN is decoded by the decoder 20 to select one of the 64 gray level voltages V1 to V64 existing between 0 and 8V, and output it as the panel display voltage VIN. . When the panel display voltage output from the decoder 20 is VIN, the current buffer 24 amplifies the input panel display voltage VIN with a larger current, and outputs the amplified value through the output terminal VOUT.
만약, 도 3(a)에 도시된 패널 표시 전압(VIN)이 로우에서 하이로 레벨이 변화하면, 증폭 보상부(25)의 NMOS트랜지스터(N25)가 턴온되고, NMOS트랜지스터 (N25)의 드레인과 연결된 전원 전압(VDD)에 의해 출력 단자 VOUT의 전위가 빠르게 상승한다.If the level of the panel display voltage VIN shown in FIG. 3 (a) changes from low to high, the NMOS transistor N25 of the amplifying compensation unit 25 is turned on, and the drain of the NMOS transistor N25 is turned on. The potential of the output terminal VOUT rises rapidly by the connected power supply voltage VDD.
즉, 전류 버퍼(24)에 입력되는 전압(VIN)이 로우 레벨에서 하이 레벨로 상승하면, NMOS트랜지스터(N25)의 게이트에 입력되는 전압이 임계 전압(threshold voltage)보다 더 커져서 드레인과 소스 사이에 반전층(Inversion layer)이 형성 되고, 이 때 NMOS트랜지스터(N25)는 선형 영역에서 동작하게 된다. 즉, NMOS 트랜지스터(N25)가 턴온되는 조건은 VOUT<VIN-VTN이며, VOUT=VIN-VTN이 될 때까지 출력 전위가 빨리 상승한다. 여기에서 VTN은 NMOS트랜지스터(N25)의 임계 전압을 나타낸다. 따라서, NMOS트랜지스터(N25)가 완전히 턴온된 후 VIN-VTN<VOUT<VIN인 구간 에서는 순수한 전류 버퍼(24)의 전류에 의해서만 동작하게 된다.That is, when the voltage VIN input to the current buffer 24 rises from the low level to the high level, the voltage input to the gate of the NMOS transistor N25 becomes larger than the threshold voltage so that the voltage between the drain and the source is increased. An inversion layer is formed, in which case the NMOS transistor N25 operates in a linear region. That is, the condition under which the NMOS transistor N25 is turned on is VOUT <VIN-VTN, and the output potential rises quickly until VOUT = VIN-VTN. Here, VTN represents the threshold voltage of the NMOS transistor N25. Therefore, after the NMOS transistor N25 is completely turned on, it operates only by the current of the pure current buffer 24 in the section where VIN-VTN <VOUT <VIN.
또한, 전류 버퍼(24)에 입력되는 전압(VIN)이 하이 레벨에서 로우 레벨로 하강하면, PMOS트랜지스터(P25)가 턴온되고 PMOS트랜지스터(P25)의 드레인과 연결된 기준 전원(GND) 즉, '로우' 전위에 의해 PMOS트랜지스터(P21)의 하강 시간이 빨라진다. 즉, PMOS트랜지스터(P25)는 VOUT>VIN-VTP일 때 턴온되고, 턴온된 구간에서 출력 전압 VOUT=VIN-VTP가 될 때까지 출력 전위가 빨리 하강하게 된다. 여기에서, VTP는 PMOS트랜지스터(P25)의 임계 전압을 나타낸다. 또한, VIN<VOUT<VIN-VTP인 구간에서는 순수한 전류 버퍼(24)의 전류에 의해 동작하게 된다.In addition, when the voltage VIN input to the current buffer 24 drops from the high level to the low level, the PMOS transistor P25 is turned on and the reference power source GND connected to the drain of the PMOS transistor P25, that is, 'low'. 'The fall time of the PMOS transistor P21 is accelerated by the potential. That is, the PMOS transistor P25 is turned on when VOUT> VIN-VTP, and the output potential drops quickly until the output voltage VOUT = VIN-VTP is turned on in the turned-on period. Here, VTP represents the threshold voltage of the PMOS transistor P25. In addition, in the section where VIN <VOUT <VIN-VTP, the current is operated by the pure current buffer 24.
도 3(c)를 참조하면, 전압 V1은 VIN-VTN을 나타내고, V2는 VIN-VTP를 나타낸다. 또한, 구간 31은 NMOS트랜지스터(N25)가 턴온되는 구간을 나타내고, 구간 33은 PMOS트랜지스터(P25)가 턴온되는 구간을 나타낸다. 즉, 3(b)와 3(c)를 비교하면, 본 발명에 따른 LCD소스 드라이버의 출력 구동 회로는 종래의 출력 구동 회로와 비교할 때 상승 지연 시간 및 하강 지연 시간이 현저히 줄어들었고 따라서 슬루 레이트(SLEW RATE)가 개선되었음을 알 수 있다.Referring to FIG. 3C, the voltage V1 represents VIN-VTN, and V2 represents VIN-VTP. In addition, section 31 represents a section in which the NMOS transistor N25 is turned on, and section 33 represents a section in which the PMOS transistor P25 is turned on. That is, when comparing 3 (b) and 3 (c), the output driving circuit of the LCD source driver according to the present invention significantly reduces the rising delay time and the falling delay time as compared with the conventional output driving circuit, and thus the slew rate ( SLEW RATE) has been improved.
상술한 바와 같이, 증폭 보상부(25)는 하나의 NMOS트랜지스터 또는 하나의 PMOS트랜지스터로 구현하는 것이 가능할 뿐 아니라, 다수의 NMOS트랜지스터들과 다수의 PMOS트랜지스터들을 이용함으로써 더 빠른 상승 시간과 하강 시간을 갖는 LCD소스 드라이버의 출력 구동 회로를 구현할 수 있다.As described above, the amplification compensator 25 may not only be implemented with one NMOS transistor or one PMOS transistor, but also may use a plurality of NMOS transistors and a plurality of PMOS transistors to provide faster rise time and fall time. The output driving circuit of the LCD source driver can be implemented.
본 발명에 따르면, LCD소스 드라이버의 출력 구동 회로에 있어서 전류 버퍼의 입력 전압에 상응하는 출력 전압의 상승 또는 하강 시간을 빠르게 함으로써 출력 지연 시간을 줄여 슬루 레이트(SLEW RATE)를 개선할 수 있을 뿐만 아니라, 증폭 보상부에서 별도의 전력을 소비하지 않고 출력 응답 시간을 빠르게 할 수 있다는 효과가 있다.According to the present invention, in the output driving circuit of the LCD source driver, the output delay time can be reduced and the slew rate can be improved by increasing the rise or fall time of the output voltage corresponding to the input voltage of the current buffer. Therefore, the amplification compensator has an effect that the output response time can be increased without consuming extra power.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015121A KR19990081272A (en) | 1998-04-28 | 1998-04-28 | Output driving circuit of LCD driver source driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015121A KR19990081272A (en) | 1998-04-28 | 1998-04-28 | Output driving circuit of LCD driver source driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990081272A true KR19990081272A (en) | 1999-11-15 |
Family
ID=41110523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015121A KR19990081272A (en) | 1998-04-28 | 1998-04-28 | Output driving circuit of LCD driver source driver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990081272A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486254B1 (en) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | Circuit and Method for driving Liquid Crystal Display Device using low power |
| KR100522855B1 (en) * | 2002-12-03 | 2005-10-24 | 학교법인 한양학원 | Driving method and its circuit for large area and high resolution TFT-LCDs |
| KR100569471B1 (en) * | 2001-11-19 | 2006-04-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | Display control circuit and display device |
| KR100800491B1 (en) * | 2007-01-27 | 2008-02-04 | 삼성전자주식회사 | Output buffer for matching up slew rate and down slew rate and source driver including the same |
| KR100893392B1 (en) * | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | Voltage amplifier and driving device of liquid crystal display using the voltage amplifier |
| US7760199B2 (en) | 2005-05-31 | 2010-07-20 | Samsung Electronics Co., Ltd. | Source driver controlling slew rate |
| US7859505B2 (en) * | 2004-12-09 | 2010-12-28 | Samsung Electronics Co., Ltd. | Output buffer of a source driver in a liquid crystal display having a high slew rate and a method of controlling the output buffer |
| KR101136360B1 (en) * | 2004-12-30 | 2012-04-18 | 삼성전자주식회사 | Display device |
| KR101409514B1 (en) * | 2007-06-05 | 2014-06-19 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Method Of Dirving The Same |
| CN107507550A (en) * | 2016-06-14 | 2017-12-22 | 二劳额市首有限公司 | A kind of source electrode driver for being capable of high speed discharge and recharge |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930003522A (en) * | 1991-07-26 | 1993-02-24 | 김광호 | Slew Rate Speed Sup Circuit |
| JPH07221560A (en) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | Operational amplifier, semiconductor integrated circuti incorporated with the same and usage thereof |
| JPH07235844A (en) * | 1994-02-24 | 1995-09-05 | Nec Corp | Output buffer circuit for analog driver ic |
-
1998
- 1998-04-28 KR KR1019980015121A patent/KR19990081272A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930003522A (en) * | 1991-07-26 | 1993-02-24 | 김광호 | Slew Rate Speed Sup Circuit |
| JPH07221560A (en) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | Operational amplifier, semiconductor integrated circuti incorporated with the same and usage thereof |
| JPH07235844A (en) * | 1994-02-24 | 1995-09-05 | Nec Corp | Output buffer circuit for analog driver ic |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569471B1 (en) * | 2001-11-19 | 2006-04-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | Display control circuit and display device |
| KR100486254B1 (en) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | Circuit and Method for driving Liquid Crystal Display Device using low power |
| KR100522855B1 (en) * | 2002-12-03 | 2005-10-24 | 학교법인 한양학원 | Driving method and its circuit for large area and high resolution TFT-LCDs |
| US7859505B2 (en) * | 2004-12-09 | 2010-12-28 | Samsung Electronics Co., Ltd. | Output buffer of a source driver in a liquid crystal display having a high slew rate and a method of controlling the output buffer |
| KR101136360B1 (en) * | 2004-12-30 | 2012-04-18 | 삼성전자주식회사 | Display device |
| US7760199B2 (en) | 2005-05-31 | 2010-07-20 | Samsung Electronics Co., Ltd. | Source driver controlling slew rate |
| KR100800491B1 (en) * | 2007-01-27 | 2008-02-04 | 삼성전자주식회사 | Output buffer for matching up slew rate and down slew rate and source driver including the same |
| KR101409514B1 (en) * | 2007-06-05 | 2014-06-19 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Method Of Dirving The Same |
| KR100893392B1 (en) * | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | Voltage amplifier and driving device of liquid crystal display using the voltage amplifier |
| WO2009051361A2 (en) * | 2007-10-18 | 2009-04-23 | Mc Technology Co., Ltd. | Output voltage amplifier and driving device of liquid crystal display using the same |
| WO2009051361A3 (en) * | 2007-10-18 | 2009-06-04 | Mc Technology Co Ltd | Output voltage amplifier and driving device of liquid crystal display using the same |
| CN107507550A (en) * | 2016-06-14 | 2017-12-22 | 二劳额市首有限公司 | A kind of source electrode driver for being capable of high speed discharge and recharge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US7646371B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| JP5665641B2 (en) | Output circuit, data driver, and display device | |
| US7907136B2 (en) | Voltage generation circuit | |
| KR100292405B1 (en) | Thin film transistor liquid crystal device source driver having function of canceling offset | |
| US8791937B2 (en) | Over-drivable output buffer, source driver circuit having the same, and methods therefor | |
| KR100746288B1 (en) | Circuit of precharging signal lines, LCD Driver and LCD system having the same | |
| US20060050037A1 (en) | Impedance conversion circuit, drive circuit, and control method of impedance conversion circuit | |
| US6624669B1 (en) | Drive circuit and drive circuit system for capacitive load | |
| US20100290581A1 (en) | Shift Registers | |
| US20080062021A1 (en) | Decoder circuit, driving circuit for display apparatus and display apparatus | |
| KR19990081272A (en) | Output driving circuit of LCD driver source driver | |
| US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
| KR100594232B1 (en) | High slew-rate amplifier circuit for thin film transistor-liquid crystal display | |
| JP2004247870A (en) | Driving circuit of display device | |
| CN108962156B (en) | Semiconductor device and data driver | |
| US20060132410A1 (en) | Integrated circuit devices having a data controlled amplifier and methods of operating the same | |
| KR100608743B1 (en) | Driving apparatus in a liquid crystal display | |
| KR100723481B1 (en) | Output buffer having improved slew rate of output signal in source driver of liquid crystal display | |
| KR20070048898A (en) | Decoder in lcd driver and lcd driver having the same | |
| US7342452B2 (en) | Control circuit for operational amplifier and method thereof | |
| KR101073263B1 (en) | Shift register and method for driving the same | |
| KR100848090B1 (en) | A level shifter and a liquid crystal display using the same | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same | |
| US20230101184A1 (en) | Column inversion driving circuit and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |