KR19990065415A - Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor - Google Patents
Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor Download PDFInfo
- Publication number
- KR19990065415A KR19990065415A KR1019980000688A KR19980000688A KR19990065415A KR 19990065415 A KR19990065415 A KR 19990065415A KR 1019980000688 A KR1019980000688 A KR 1019980000688A KR 19980000688 A KR19980000688 A KR 19980000688A KR 19990065415 A KR19990065415 A KR 19990065415A
- Authority
- KR
- South Korea
- Prior art keywords
- load lock
- chamber
- pump
- vacuum
- lock chamber
- Prior art date
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
반도체 장치의 반구형 결정립층(hemispherical grained layer) 형성 방법 및 이에 사용되는 챔버 장비(chamber apparatus)를 개시한다. 본 발명은 로드 록 챔버(load rock chamber), 로드 록 챔버용 펌프, 펌프용 밸브(valve), 공정 챔버, 이전 챔버(transfer chamber), 이전 챔버용 펌프, 및 로드 록용 밸브를 포함하는 챔버 장비를 사용한다. 이때, 로드 록 펌프는 로드 록 챔버의 수 보다 적은 수로 설치되고 로드 록 챔버간에 스위치될 수 있다. 이러한 챔버 장비를 사용하여, 이전 챔버에 진공이 형성되어 있고 로드 록용 밸브가 잠긴 상태에서, 반도체 기판 로트(lot)를 로드 록 챔버에 장착한다. 이후에, 펌프용 밸브를 열고 로드 록 챔버용 펌프를 구동하여 로드 록 챔버에 진공을 형성한다. 다음에, 펌프용 밸브를 닫고 로드 록용 밸브를 열어 이전 챔버에 형성되는 진공에 의해서 로드 록 챔버의 진공을 유지시키며, 로트의 반도체 기판을 순차적으로 이전 챔버로 이전시켜 공정 챔버에서 로트의 반도체 기판 각각의 상에 반구형 결정립층을 형성한다. 이어서, 로드 록용 밸브를 닫고 로드 록 챔버에서 반구형 결정립층이 형성된 반도체 기판의 로트를 이탈시킨다.A method of forming a hemispherical grained layer of a semiconductor device and a chamber apparatus used therein are disclosed. The present invention relates to a chamber device comprising a load lock chamber, a pump for a load lock chamber, a valve for a pump, a process chamber, a transfer chamber, a pump for the previous chamber, use. At this time, the load lock pump may be installed at a smaller number than the number of load lock chambers and may be switched between the load lock chambers. Using this chamber equipment, a lot of semiconductor substrate is loaded into the load lock chamber with the vacuum in the previous chamber and the valve for the load lock locked. Thereafter, the valve for the pump is opened and the pump for the load lock chamber is driven to form a vacuum in the load lock chamber. Next, the pump valve is closed and the load lock valve is opened to maintain the vacuum of the load lock chamber by the vacuum formed in the previous chamber, and the semiconductor substrate of the lot is sequentially transferred to the previous chamber, A hemispheric grain layer is formed on the surface of the substrate. Then, the load lock valve is closed to release the lot of the semiconductor substrate having the hemispherical crystal layer formed thereon in the load lock chamber.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 반구형 결정립층(HemiSpherical Grained layer;이하 HSG층이라 한다) 형성 방법 및 이에 사용되는 챔버 장비(chamber apparatus)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a hemispherical grain layer (hereinafter referred to as HSG layer) and a chamber apparatus used therefor.
HSG층 형성 방법을 수행하는 공정은 하부 전극(storage node)의 비정질 폴리 실리콘(amorphous poly silicon)의 표면에 증착(deposition) 공정 또는 시딩(seeding) 공정 등과 같은 핵 생성 공정(nucleation process)을 수행한다. 이후에, 열처리 공정을 수행하여 형성된 핵을 성장시킴으로써 상기 하부 전극의 표면에 요철, 즉, HSG층을 형성하는 공정이다. 즉, HSG층 형성 공정은 대략 10-5Torr 내지 10-9Torr 정도의 고진공 챔버 내부에 반도체 기판을 장착하고 대략 600℃ 정도의 고온에서 핵 생성 공정을 진행하여 비정질 실리콘 표면에 핵을 성장한다. 이후에, 열처리 공정을 통하여 비정질 실리콘 표면에 형성된 핵을 중심으로 비정질 실리콘 원자를 이동시켜, 즉, 핵 응집시켜 반구형의 결정립(grain;대략 500Å 내지 800Å 정도의 지름을 가지는)을 형성한다.The HSG layer forming process performs nucleation processes such as a deposition process or a seeding process on the surface of an amorphous polysilicon layer of a lower electrode (storage node) . Thereafter, a nucleus formed by performing a heat treatment process is grown to form a concavity and convexity, that is, a HSG layer on the surface of the lower electrode. That is, in the HSG layer forming process, a semiconductor substrate is mounted in a high-vacuum chamber of about 10 -5 Torr to about 10 -9 Torr, nucleation is performed at a high temperature of about 600 ° C to grow nuclei on the surface of amorphous silicon. Thereafter, the amorphous silicon atoms are moved around the nuclei formed on the amorphous silicon surface through the heat treatment process, that is, the nuclei are agglomerated to form hemispherical grains (having a diameter of about 500 Å to 800 Å).
이때, 핵 생성 공정과 비정질 실리콘의 이동에 요구되는 기본 조건은 대략 600℃ 정도의 높은 열에너지, 대략 10-5Torr 이하의 고진공 및 비정질 실리콘 상태이다. 여기서 비정질 실리콘 상태란 비정질 실리콘에 함유된 불순물, 예컨대 인화 수소(phosphine)의 농도 및 비정질 실리콘 내부에 존재하는 부분적 폴리 실리콘 등과 함께 반도체 기판의 표면 거칠기. 표면의 자연 산화막 및 표면의 오염 상태를 말한다. 표면의 오염이나 자연 산화막을 제거하기 위해서 HSG층 형성 공정의 전(前) 공정으로 불산 등으로 반도체 기판을 화학 처리한다. 이후에, 반도체 기판의 대기 중 노출을 최소로 하고 챔버 장비에 장착하여 HSG층 형성 공정을 수행한다.At this time, the basic conditions required for the nucleation process and the migration of the amorphous silicon are a high thermal energy of about 600 ° C, a high vacuum of about 10 -5 Torr or less, and an amorphous silicon state. Herein, the amorphous silicon state refers to the surface roughness of the semiconductor substrate together with the impurity contained in the amorphous silicon, for example, the concentration of phosphine and the partial polysilicon present inside the amorphous silicon. Refers to the state of contamination of the natural oxide film and surface of the surface. In order to remove surface contamination and natural oxide film, the semiconductor substrate is chemically treated with hydrofluoric acid or the like before the HSG layer forming step. Thereafter, the exposure of the semiconductor substrate to the atmosphere is minimized and mounted on the chamber equipment to perform the HSG layer forming process.
도 1은 종래의 HSG층 형성 방법에 이용되는 챔버 장비를 개략적으로 나타낸다.1 schematically shows chamber equipment used in a conventional HSG layer forming method.
구체적으로, 전 공정으로 화학 처리된 반도체 기판을 로트(lot) 단위로 챔버 장비의 로드 록 챔버(load lock chamber;11, 13)에 장착한다. 로드 록 챔버(11)는 반도체 기판의 로트를 인입 또는 이탈시키는 장소가 된다. 이후에, 상기 로드 록 챔버(11, 13)에 연결된 로드 록 챔버용 펌프(21, 23), 예컨대 터보 펌프(turbo pump)를 구동하고 펌프용 밸브(31, 33), 예컨대 슬롯 밸브(slot valve)를 열어 로드 록 챔버를 대략 10-4Torr 정도의 고진공으로 만든다.Specifically, the semiconductor substrates chemically processed in the previous process are mounted in load lock chambers 11 and 13 of the chamber equipment in lot units. The load-lock chamber 11 is a place for introducing or removing a lot of the semiconductor substrate. Thereafter, the pumps 21 and 23 for the load lock chambers connected to the load lock chambers 11 and 13, for example a turbo pump, and the pump valves 31 and 33, for example a slot valve ) To open the load lock chamber to a high vacuum of approximately 10 -4 Torr.
이후에, 상기 로드 록 챔버용 펌프(21, 23)를 계속 온(on) 상태로 유지하여 상기 로드 록 챔버(11, 13)를 고진공으로 유지시킨다. 이후에, 상기 로드 록 용 밸브(35, 37), 예컨대 슬롯 밸브를 열고 닫으며 인입된 반도체 기판을 이전 챔버(transfer chamber;50)로 이송시킨다. 이때, 상기 로드 록용 밸브(35, 37)는 상기 반도체 기판이 이송되는 순간에만 열리고 대기 상태에서는 닫힌 상태를 유지한다. 이와 같이 이전 챔버(50)에 이송된 반도체 기판은 공정 챔버(process chamber;61, 63, 65)에 이송되어 HSG층이 형성된다. 이후에, HSG층이 형성된 반도체 기판은 상기 로드 록 챔버(11, 13)로 반송된다. 여기서 참조 부호41은 정렬 챔버(align chamber;41)를 나타내고 참조 부호43은 냉각 챔버(cooling chamber;43)를 나타낸다.Thereafter, the pumps 21 and 23 for the load lock chamber are kept on to maintain the load lock chambers 11 and 13 in high vacuum. Thereafter, the load lock valve 35, 37, for example a slot valve, is opened and closed to transfer the drawn semiconductor substrate to a transfer chamber 50. At this time, the load lock valves 35 and 37 are opened only when the semiconductor substrate is transferred, and remain closed when the semiconductor substrate is in the standby state. The semiconductor substrate transferred to the previous chamber 50 is transferred to a process chamber 61, 63, 65 to form an HSG layer. Thereafter, the semiconductor substrate on which the HSG layer is formed is transported to the load lock chambers 11 and 13. Here, reference numeral 41 denotes an align chamber 41, and reference numeral 43 denotes a cooling chamber 43.
이때, 로드 록 챔버(11, 13)가 진공에 도달한 후에도 로드 록 챔버용 펌프(21, 23)가 온 상태를 유지하고 있으며, 상기 펌프 밸브(31, 33)는 열린 상태로 유지된다. 이에 따라 로드 록 챔버(11, 13)에서 HSG층 형성 공정 대기 중인 반도체 기판의 표면은 오염이 가속화되는 공정 불량이 발생하게 된다. 즉, 이전 챔버(50)의 기압이 로드 록 챔버(11, 13) 보다 낮아 로드 록 챔버용 펌프(21, 23)로부터 오염원이 역류하여 반도체 기판의 표면에 흡착하게 된다. 이에 따라 로드 록 챔버(11, 13)에서의 오염은 반도체 기판의 표면 노출 정도에 따라 큰 차이가 나게 된다. 따라서, HSG층 형성 공정에서 정상적인 HSG층이 형성되지 않는 불량, 즉, 성장 불량이 발생한다.At this time, the load lock chamber pumps 21 and 23 remain on even after the load lock chambers 11 and 13 reach the vacuum, and the pump valves 31 and 33 are kept open. As a result, the surface of the semiconductor substrate waiting for the HSG layer forming process in the load-lock chambers 11 and 13 has a process failure in which the contamination is accelerated. That is, the pressure of the previous chamber 50 is lower than that of the load lock chambers 11 and 13, so that the contamination source flows backward from the pumps 21 and 23 for the load lock chamber and adsorbed onto the surface of the semiconductor substrate. Accordingly, the contamination in the load-lock chambers 11 and 13 varies greatly depending on the degree of surface exposure of the semiconductor substrate. Therefore, a defect that a normal HSG layer is not formed in the HSG layer forming step, that is, a growth defect occurs.
상기 오염은 반도체 기판이 로드 록 챔버(11, 13)에서 대기하는 시간과 관계가 있으며, 특히, 1매씩 진행하는 단기판형(single wafer type) 설비에서 대기하는 시간과 관계가 있다. 즉, 이전 챔버(50)로 최초 이송된 반도체 기판과 최종 이송된 반도체 기판은 시간차이를 가진다. 예를 들어 25 매의 반도체 기판으로 이루어지는 1로트 구성에서 최초에 HSG층 형성 공정이 진행된 반도체 기판과 최종에 HSG층 형성 공정이 진행된 반도체 기판은 HSG의 밀도 및 크기 등에서 차이를 나타낸다. 또한, 최종에 공정이 진행된 반도체 기판에서의 HSG층이 최초에 공정이 진행된 반도체 기판에서의 HSG층 보다 그 특성이 불량하다. 즉, 인입하는 쪽 로드 록 챔버(11)에서 대기하는 시간이 길어질수록 형성되는 HSG층의 특성이 열화된다.The contamination is related to the time for the semiconductor substrate to stand by in the load lock chambers 11 and 13, and particularly to the waiting time in a single wafer type facility proceeding one by one. That is, the semiconductor substrate originally transferred to the previous chamber 50 and the finally transferred semiconductor substrate have a time difference. For example, the semiconductor substrate on which the HSG layer forming process is first performed and the semiconductor substrate on which the HSG layer forming process is performed in the one-lot structure composed of 25 semiconductor substrates shows differences in density and size of HSG. In addition, the HSG layer in the semiconductor substrate on which the final process has been performed is poorer in properties than the HSG layer in the semiconductor substrate on which the first process is performed. That is, the longer the waiting time in the load lock chamber 11 is, the more the characteristics of the HSG layer are deteriorated.
이러한 로드 록 챔버(11, 13)에서의 대기 시간에 따른 반도체 기판의 표면 오염에의 차이를 줄이기 위해서 다음과 같은 방법이 일반적으로 이용되고 있다. 즉, 반도체 기판은 캐리어(carrier)에 1번 또는 2번부터 순차적으로 장착되고 상기 캐리어가 상기 로드 록 챔버(11, 13)에 장착된다. 이에 따라 가장 최종 슬롯(slot)의 반도체 기판의 전면(前面;칩(chip)이 있는 면)은 로드 록 챔버(11, 13)의 오염에 가장 많이 노출된다. 또한, 현재 이용되는 캐리어의 피치(pitch)는 대략 6.35㎜로 어떤 슬롯에 반도체 기판을 장착하고 그 상위 슬롯에 다른 반도체 기판을 장착하면, 상위 슬롯에 장착되는 반도체 기판은 심하게 오염되지만 하위 슬롯의 반도체 기판은 HSG가 양호하게 형성된다. 이를 이용하여 캐리어의 최상 슬롯에 더미 반도체 기판(dummy wafer)을 장착하면, 그 하위 슬롯의 반도체 기판의 오염을 어느 정도 방지할 수 있다. 그러나, 이러한 방법으로 오염을 방지하는 데에는 한계가 있다.In order to reduce the difference in surface contamination of the semiconductor substrate due to the waiting time in the load lock chambers 11 and 13, the following method is generally used. That is, the semiconductor substrate is sequentially mounted on the carrier from the first or second position, and the carrier is mounted on the load lock chamber (11, 13). Accordingly, the front surface (the surface with the chip) of the semiconductor substrate of the last slot is most exposed to the contamination of the load lock chambers 11 and 13. In addition, when the semiconductor substrate is mounted in a certain slot and another semiconductor substrate is mounted in the upper slot, the pitch of the currently used carrier is approximately 6.35 mm, the semiconductor substrate mounted in the upper slot is seriously contaminated, The substrate is preferably formed with HSG. When a dummy semiconductor substrate is mounted in the uppermost slot of the carrier using this, contamination of the semiconductor substrate in the lower slot can be prevented to some extent. However, there is a limit to prevent contamination by this method.
또한, 상기한 더미 반도체 기판의 도입은 공정의 진행을 복잡하게 만든다. 즉, 최상위 슬롯에 더미 반도체 기판을 장착해야 하므로, 상기 더미 반도체 기판이 이전 챔버(50)로 이송되어 HSG층 형성 공정이 진행되지 않도록 공정을 제어해야 한다. 이는 공정 제어의 측면에서 바람직하지 않다.In addition, the introduction of the above-described dummy semiconductor substrate complicates the progress of the process. That is, since the dummy semiconductor substrate must be mounted in the uppermost slot, the dummy semiconductor substrate must be transferred to the previous chamber 50 to control the process so that the HSG layer forming process does not proceed. Which is undesirable in terms of process control.
또한, 로드 록 챔버(11, 13)에서의 대기 시간에 따른 문제는 특성 저하에 따른 최종 제품의 품질뿐만 아니라 생산성에도 영향을 미친다. 즉, HSG층 형성 공정의 전 공정으로는 상기한 바와 같이 화학 처리 공정, 예컨대 세정 공정을 수행한다. 따라서, 이러한 대기 시간에 따른 문제는 세정 공정에서 문제를 발생시키는 요인이 될 수 있다. 상세히 설명하면, 세정 공정에 반도체 기판을 투입하는 것은 HSG층 형성 설비, 예컨대 챔버 장비가 정상이고 세정 종료 후 곧바로 HSG층 형성 공정을 진행할 수 있다는 전제하에 시작된다. 그러나, 세정 시간 중 또는 세정 종료 후 HSG층 형성 설비에 문제가 발생한다면, HSG 공정을 곧바로 진행할 수 없다. 이에 따라 세정 완료된 반도체 기판은 HSG층 형성 설비가 정상이 될 때 재 세정되어야 한다. 이러한 재 세정은 2회 이상 진행할 수 없어 HSG층 형성 설비가 계속하여 문제를 발생시키면, 상기 반도체 기판은 양품으로 사용할 수 없게 된다.Further, the problem with the waiting time in the load-lock chambers 11 and 13 affects not only the quality of the final product due to the characteristic deterioration but also the productivity. That is, the chemical treatment step, for example, the cleaning step, is carried out before the HSG layer forming step as described above. Accordingly, such a problem due to the waiting time may cause a problem in the cleaning process. In detail, the introduction of the semiconductor substrate into the cleaning process starts under the assumption that the HSG layer forming equipment, for example, the chamber equipment is normal and the HSG layer forming process can be performed immediately after the cleaning is completed. However, if there is a problem in the HSG layer forming equipment during the cleaning time or after the cleaning is finished, the HSG process can not proceed immediately. Accordingly, the cleaned semiconductor substrate must be recycled when the HSG layer forming equipment becomes normal. If the HSG layer formation facility continues to cause problems because such a recycling can not proceed more than two times, the semiconductor substrate can not be used as a good product.
또한, 세정 설비는 일반적으로 반도체 기판을 50매 단위로 세정할 수 있다. 그러나, HSG층 형성 공정 진행 시간차에 의한 HSG 특성 저하 문제를 억제하기 위해서, 즉, 세정 후 로드 록 챔버(11, 13)에서의 진공 상태에서의 대기하는 정체 시간을 줄이기 위해서 25매의 1로트씩 세정하여야 한다. 즉, 처음의 반도체 기판과 최종의 반도체 기판의 HSG층 형성 공정 이전에 로드 록 챔버(11, 13)에서 대기하는 시간차는 대략 110분 정도로, 만일, 2로트씩 세정한다면, 대략 220분 정도의 시간차가 발생하게 된다. 이와 같이 하면, 뒤쪽으로 갈수록 반도체 기판 상에 형성되는 HSG의 특성 열화가 심해진다. 따라서, 상기한 특성 열화를 억제하기 위해서 세정 공정에서 세정 용량이 1회 50매임에도 불구하고 25매를 투입하여 세정한다. 즉, 세정 공정에서의 생산성이 저하되는 원인이 된다.Also, the cleaning equipment can generally clean the semiconductor substrate by 50 sheets. However, in order to suppress the problem of lowering the HSG characteristics due to the process time difference of the HSG layer forming process, that is, in order to reduce the stagnation time waiting in the vacuum state in the load lock chambers 11 and 13 after cleaning, It should be cleaned. That is, the time difference waiting in the load lock chambers 11 and 13 before the HSG layer forming process of the first semiconductor substrate and the final semiconductor substrate is about 110 minutes, and if the two lots are cleaned, . As a result, the deterioration of the characteristics of the HSG formed on the semiconductor substrate becomes greater as it goes backward. Therefore, in order to suppress the deterioration of the characteristics described above, although the cleaning capacity is once 50 sheets, 25 sheets are charged and cleaned. That is, the productivity in the cleaning process is deteriorated.
본 발명이 이루고자 하는 기술적 과제는 로드 록 챔버 내에서의 반도체 기판의 정체 시간에 따른 형성되는 HSG의 특성 열화 및 로트 내의 반도체 기판의 정체 시간 차이에 따른 품질 차이를 방지할 수 있어 반도체 장치의 품질 향상, 작업성 개선 및 생산성의 증대를 구현할 수 있는 반도체 장치의 HSG층 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to improve the quality of a semiconductor device by preventing deterioration of characteristics of HSG formed in accordance with a stagnation time of a semiconductor substrate in a load lock chamber, And a method of forming an HSG layer of a semiconductor device capable of improving workability and increasing productivity.
본 발명이 이루고자 하는 다른 기술적 과제는 로드 록 챔버 내에서의 반도체 기판의 정체 시간에 따른 형성되는 HSG의 특성 열화 및 로트 내의 반도체 기판의 정체 시간 차이에 따른 품질 차이를 방지할 수 있어 반도체 장치의 품질 향상, 작업성 개선 및 생산성의 증대를 구현할 수 있는 반도체 장치의 HSG층 형성 방법에 사용되는 반도체 장치 제조용 챔버 장비를 제공하는데 있다.It is another object of the present invention to provide a semiconductor device and a method of manufacturing the same, which can prevent deterioration of characteristics of HSG formed according to a stagnation time of a semiconductor substrate in a load lock chamber, And to provide a chamber device for manufacturing a semiconductor device, which is used in a method of forming an HSG layer of a semiconductor device capable of improving workability and increasing productivity.
도 1은 종래의 반구형 결정립층 형성 방법에 이용되는 챔버 장비를 설명하기 위해서 도시한 개략도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic view for explaining a chamber equipment used in a conventional hemispherical crystal grain formation method; FIG.
도 2는 본 발명의 실시예에 따르는 반구형 결정립층 형성 방법에 이용되는 챔버 장비를 설명하기 위해서 도시한 개략도이다.2 is a schematic view for explaining chamber equipment used in a hemispherical crystal grain formation method according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따르는 반구형 결정립층 형성 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.FIG. 3 is a process flow chart schematically showing a hemispherical crystal grain formation method according to an embodiment of the present invention.
도 4는 본 발명의 실시예에 따르는 반구형 결정립층 형성 방법에 의해 형성된 반구형 결정립층 표면을 주사 전자 현미경으로 관찰한 사진이다.4 is a photograph of the surface of the hemispherical crystal grain layer formed by the hemispherical crystal grain formation method according to the embodiment of the present invention, observed with a scanning electron microscope.
도면의 주요부분에 대한 부호의 간단한 설명BRIEF DESCRIPTION OF THE DRAWINGS
110, 130: 로드 록 챔버(load lock chamber), 200: 로드 록 챔버용 펌프,110, 130: load lock chamber, 200: pump for load lock chamber,
310, 330: 펌프용 밸브, 350, 370: 로드 록용 밸브,310, 330: valves for pumps, 350, 370: valves for load locks,
410: 정렬 챔버(align chamber), 430: 냉각 챔버(cooling chamber),410: align chamber, 430: cooling chamber,
500: 이전 챔버(transfer chamber), 550: 이전 챔버용 펌프,500: transfer chamber, 550: pump for previous chamber,
610, 630, 650: 공정 챔버(process chamber).610, 630, 650: process chamber.
상기의 기술적 과제를 달성하기 위하여 본 발명은 로드 록 챔버(load rock chamber), 상기 로드 록 챔버 내에 진공을 형성시키는 로드 록 챔버용 펌프, 상기 로드 록 챔버 및 상기 로드 록 챔버용 펌프를 분리시키는 펌프용 밸브, 상기 로드 록 챔버에 연결되는 공정 챔버, 상기 공정 챔버(process chamber) 및 상기 로드 록 챔버를 연결시키는 이전 챔버(transfer chamber), 상기 이전 챔버에 진공을 형성하는 이전 챔버용 펌프, 및 상기 이전 챔버 및 상기 로드 록 챔버를 분리시키는 로드 록용 밸브를 포함하는 챔버 장비를 사용한다.According to an aspect of the present invention, there is provided a load lock chamber comprising a load lock chamber, a pump for a load lock chamber forming a vacuum in the load lock chamber, a pump for separating the load lock chamber and the pump for the load lock chamber, A process chamber connected to the load lock chamber, a transfer chamber connecting the process chamber and the load lock chamber, a pump for a previous chamber forming a vacuum in the previous chamber, A chamber device including a previous chamber and a valve for a load lock separating the load lock chamber.
상기 챔버 장비를 사용하여 상기 이전 챔버에 진공이 형성되어 있고 상기 로드 록용 밸브가 잠긴 상태에서, 반도체 기판 로트(lot)를 상기 로드 록 챔버에 장착한다. 이후에, 상기 펌프용 밸브를 열고 상기 로드 록 챔버용 펌프를 구동하여 상기 로드 록 챔버에 진공을 형성한다. 다음에, 상기 펌프용 밸브를 닫고 상기 로드 록용 밸브를 열어 상기 이전 챔버에 형성되는 진공에 의해서 상기 로드 록 챔버의 진공을 유지시키며, 상기 로트의 반도체 기판을 순차적으로 상기 이전 챔버로 이전시켜 상기 공정 챔버에서 상기 로트의 반도체 기판 각각의 상에 반구형 결정립층을 형성한다.A semiconductor substrate lot is mounted in the load lock chamber with the vacuum chamber formed in the previous chamber using the chamber equipment and the valve for the load lock is locked. Thereafter, the pump valve is opened and a pump for the load lock chamber is driven to form a vacuum in the load lock chamber. Next, the pump valve is closed and the load lock valve is opened to maintain the vacuum of the load lock chamber by the vacuum formed in the previous chamber, and the semiconductor substrate of the lot is sequentially transferred to the previous chamber, A hemispherical grain layer is formed on each of the semiconductor substrates of the lot in the chamber.
이때, 상기 이전 챔버에는 상기 로드 록 챔버에 비해 낮은 기압 정도로 진공이 형성된다. 즉, 상기 로드 록 챔버에는 적어도 대략 1.0×10-4Torr 내지 1.0×10-6Torr 정도의 기압으로 진공이 형성되고, 상기 이전 챔버에는 대략 1.0×10-5Torr 내지 1.0×10-7Torr 정도의 낮은 기압으로 진공이 형성된다. 즉, 상기 이전 챔버용 펌프에 의해서 상기 이전 챔버 및 상기 로드 록 챔버의 진공이 유지된다. 이때, 상기 로드 록 챔버용 펌프의 구동은 중지된다. 더하여, 상기 로드 록 챔버는 적어도 둘 이상의 개수로 상기 이전 챔버에 연결된다. 즉, 상기 로드 록 챔버용 펌프는 상기 로드 록 챔버의 수 보다 적은 수로 상기 로드 록 챔버에 연결되어 상기 로드 록 챔버간에 스위치될 수 있다. 그리고, 상기 로드 록 챔버 중 어느 하나의 로드 록 챔버의 진공을 형성한 후 다른 로드 록 챔버의 진공을 상기 로드 록 챔버용 펌프로 형성할 수 있다. 이어서, 상기 로드 록용 밸브를 닫고 상기 로드 록 챔버에서 반구형 결정립층이 형성된 반도체 기판의 로트를 이탈시킨다.At this time, a vacuum is formed in the previous chamber at a low air pressure as compared with the load lock chamber. That is, a vacuum is formed in the load lock chamber at a pressure of at least about 1.0 x 10 -4 Torr to about 1.0 x 10 -6 Torr, and a pressure of about 1.0 × 10 -5 Torr to about 1.0 × 10 -7 Torr The vacuum is formed at a low pressure of. That is, the vacuum of the previous chamber and the load lock chamber is maintained by the pump for the previous chamber. At this time, the driving of the pump for the load lock chamber is stopped. In addition, the load lock chamber is connected to the previous chamber by at least two numbers. That is, the pump for the load lock chamber may be connected to the load lock chamber in a smaller number than the number of the load lock chambers and switched between the load lock chambers. Then, after the vacuum of one of the load lock chambers is formed, a vacuum of the other load lock chamber can be formed by the pump for the load lock chamber. Then, the load lock valve is closed to release the lot of the semiconductor substrate in which the hemispherical crystal layer is formed in the load lock chamber.
상기의 기술적 과제를 달성하기 위하여 본 발명은 로드 록 챔버, 로드 록 챔버용 펌프, 펌프용 밸브, 공정 챔버, 이전 챔버, 이전 챔버용 펌프 및 로드 록용 밸브를 포함하는 챔버 장비를 제공한다. 이때, 상기 로드 록 챔버는 적어도 둘 이상 상기 이전 챔버에 연결된다. 또한, 상기 로드 록 챔버용 펌프는 상기 로드 록 챔버 내에 진공을 형성시키며, 상기 로드 록 챔버의 수 보다 적은 수로 상기 로드 록 챔버에 연결되어 어느 하나의 로드 록 챔버에 진공을 형성한 후 다른 로드 록 챔버로 스위치될 수 있다. 더하여, 상기 로드 록 챔버 및 상기 로드 록 챔버용 펌프 사이에는 상기 펌프용 밸브가 장착되어 상기 로드 록 챔버 및 상기 로드 록 챔버용 펌프를 분리시킨다. 상기 공정 챔버는 상기 로드 록 챔버에 연결되고, 상기 이전 챔버는 상기 공정 챔버 및 상기 로드 록 챔버를 연결시킨다. 더하여, 상기 이전 챔버용 펌프는 상기 이전 챔버에 진공을 형성한다. 또한, 상기 로드 록용 밸브는 상기 이전 챔버 및 상기 로드 록 챔버를 분리시킨다.According to an aspect of the present invention, there is provided a chamber device including a load lock chamber, a pump for a load lock chamber, a valve for a pump, a process chamber, a transfer chamber, a pump for a previous chamber, and a valve for a load lock. At this time, the load lock chamber is connected to at least two of the previous chambers. Further, the pump for the load lock chamber forms a vacuum in the load lock chamber and is connected to the load lock chamber in a number smaller than the number of the load lock chambers to form a vacuum in one of the load lock chambers, Chamber. In addition, the pump valve is mounted between the load lock chamber and the load lock chamber pump to separate the load lock chamber and the pump for the load lock chamber. The process chamber is connected to the load lock chamber, and the previous chamber connects the process chamber and the load lock chamber. In addition, the pump for the previous chamber forms a vacuum in the previous chamber. Further, the load lock valve separates the previous chamber and the load lock chamber.
본 발명에 따르면, 로드 록 챔버 내에서의 반도체 기판의 정체 시간에 따른 형성되는 HSG의 특성 열화 및 로트 내의 반도체 기판의 정체 시간 차이에 따른 품질 차이를 방지할 수 있어 반도체 장치의 품질 향상, 작업성 개선 및 생산성의 증대를 구현할 수 있는 반도체 장치의 HSG층 형성 방법을 제공할 수 있다. 또한, 이와 같은 HSG층 형성 방법에 사용되는 챔버 장비를 제공할 수 있다.According to the present invention, it is possible to prevent the quality deterioration of the HSG formed according to the stagnation time of the semiconductor substrate in the load lock chamber and the quality difference due to the stagnation time difference of the semiconductor substrate in the lot, It is possible to provide a method of forming an HSG layer of a semiconductor device capable of realizing improvement and improvement of productivity. Further, the chamber equipment used in the HSG layer forming method can be provided.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 부재의 모양 및 크기 등은 보다 명확한 설명을 강조하기 위해서 간략화되거나 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention should not be construed as being limited by the above-described embodiments. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. Therefore, the shape and size of members in the drawings are simplified or exaggerated in order to emphasize a clearer description, and elements denoted by the same reference numerals in the drawings denote the same elements.
도 2는 본 발명의 실시예에 따르는 HSG층 형성 방법에 이용되는 챔버 장비를 설명하기 위해서 도시한 개략도이고, 도 3은 본 발명의 실시예에 따르는 HSG층 형성 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.FIG. 2 is a schematic view for explaining the chamber equipment used in the HSG layer forming method according to the embodiment of the present invention, and FIG. 3 is a schematic view for explaining the HSG layer forming method according to the embodiment of the present invention Fig.
구체적으로, 도 2를 참조하면, 본 실시예에 따르는 HSG층 형성 방법에 이용되는 챔버 장비는 로드 록 챔버(110, 130), 로드 록 챔버용 펌프(200), 펌프용 밸브(310, 330), 공정 챔버(610, 630, 650), 이전 챔버(500), 이전 챔버용 펌프(550) 및 로드 록용 밸브(350, 370)를 포함한다. 도 2에서 참조 부호 410은 정렬 챔버(410)를 나타내고 참조 부호430은 냉각 챔버(430)를 나타낸다.2, the chamber equipment used in the HSG layer forming method according to the present embodiment includes load lock chambers 110 and 130, a pump 200 for a load lock chamber, valves 310 and 330 for a pump, The process chambers 610, 630 and 650, the transfer chamber 500, the transfer chamber pump 550 and the load lock valves 350 and 370. In FIG. 2, reference numeral 410 denotes the alignment chamber 410, and reference numeral 430 denotes the cooling chamber 430.
이와 같은 챔버 장비를 이용하여 도 3에 도시한 바와 같이 반도체 기판 상에 HSG층을 형성한다. 구체적으로, 스탠바이(stan by) 상태, 예컨대, 상기 이전 챔버(500)에 진공이 형성되어 있고 상기 로드 록용 밸브(350, 370)가 잠긴 상태에서, 반도체 기판 로트(lot)를 상기 로드 록 챔버(110, 130)에 장착한다(710). 이후에, 상기 펌프용 밸브(310, 330)를 열고 상기 로드 록용 펌프(200)를 구동하여 상기 로드 록 챔버(110, 130)에 진공을 형성한다. 이때, 대략 1.0×10-4Torr 내지 1.0×10-6Torr정도의 고진공을 형성한다.As shown in FIG. 3, the HSG layer is formed on the semiconductor substrate by using the chamber device. Specifically, in a standby state, for example, when a vacuum is formed in the previous chamber 500 and the load lock valve 350, 370 is locked, a lot of semiconductor substrate is transferred to the load lock chamber 110, and 130 (710). Thereafter, the pump valves 310 and 330 are opened and a vacuum is formed in the load lock chambers 110 and 130 by driving the pump 200 for the load lock. At this time, a high vacuum of about 1.0 × 10 -4 Torr to about 1.0 × 10 -6 Torr is formed.
다음에, 상기 펌프용 밸브(310, 330)를 닫고 상기 로드 록용 밸브(350, 370)를 열어 상기 이전 챔버(500)에 형성되는 진공에 의해서 상기 로드 록 챔버(110, 130)의 진공을 유지시킨다. 이에 따라 상기 로드 록 챔버(110, 130)의 진공은 상기 이전 챔버(500)의 진공을 유지시키는 상기 이전 챔버용 펌프(550)에 의해서만 유지된다. 이때, 상기 이전 챔버(500)의 진공은 상기 로드 록 챔버(110, 130)에 비해 낮은 기압 정도로 형성된다. 예컨대, 로드 록 챔버(110, 130)에 상기 로드 록 챔버용 펌프(200)에 의해서 적어도 대략 1.0×10-4Torr 정도 내지 1.0×10-6Torr의 기압으로 진공이 형성되면, 상기 이전 챔버(500)에는 대략 1.0×10-4Torr 내지 1.0×10-6Torr 보다 낮은 기압, 예컨대 대략 1×10-5Torr 내지 1.0×10-7Torr 정도의 기압으로 진공이 형성된다. 이와 같이, 로드 록 챔버(110, 130)내의 진공도 보다 낮은 진공도로 이전 챔버(500) 내의 진공이 형성되므로, 가스의 흐름(gas flow)은 로드 록 챔버(110, 130)에서 이전 챔버(500)로의 방향이다. 이에 따라 상기 이전 챔버(500)로 이동되는 가스는 상기 이전 챔버용 펌프(550)에 의해서 배출된다.Next, the pump valves 310 and 330 are closed and the load lock valves 350 and 370 are opened to maintain the vacuum of the load lock chambers 110 and 130 by the vacuum formed in the previous chamber 500 . Accordingly, the vacuum of the load lock chambers 110 and 130 is maintained only by the pump 550 for the previous chamber which maintains the vacuum of the previous chamber 500. At this time, the vacuum of the transfer chamber 500 is formed at a lower pressure than that of the load lock chambers 110 and 130. For example, when a vacuum is formed in the load lock chambers 110 and 130 by the pump 200 for the load lock chamber at a pressure of at least about 1.0 × 10 -4 Torr to 1.0 × 10 -6 Torr, 500, a vacuum is formed at a pressure of about 1.0 × 10 -4 Torr to 1.0 × 10 -6 Torr, for example, about 1 × 10 -5 Torr to about 1.0 × 10 -7 Torr. As such, the vacuum flow in the previous chamber 500 is formed at a degree of vacuum lower than that in the load-lock chambers 110 and 130 so that the gas flow is conducted to the transfer chamber 500 in the load- Lt; / RTI > Accordingly, gas transferred to the transfer chamber 500 is discharged by the pump 550 for the transfer chamber.
상기 로드 록용 밸브(310, 330)를 닫은 후, 상기 로드 록 챔버용 펌프(200)의 구동은 중지시킨다. 이와 같이 상기 로드 록 챔버용 펌프(200)는 단지 초기의 로드 록 챔버(110, 130)의 진공을 형성하는 데 이용되고, 이후의 공정에서는 가동을 중지시킬 수 있다. 이에 따라 도 1에서 도시한 바와 같은 로드 록 챔버(11, 13) 각각에 로드 록 챔버용 펌프(21, 23)를 구비할 필요가 없다. 따라서, 도 2에 도시한 바와 같이 2개 또는 다수의 로드 록 챔버(110, 130)에 상기 로드 록 챔버(10, 130) 보다 적은 수의 로드 록 챔버용 펌프(200)를 구비할 수 있다. 예컨대, 로드 록 챔버(110, 130)간에 단지 하나의 로드 록 챔버용 펌프(200)를 설치한 후, 어느 하나의 로드 록 챔버(110)에 진공을 형성한 후, 그에 부착된 상기 펌프용 밸브(310)를 닫은 후, 다른 한 쪽의 펌프용 밸브(330)를 열어 다른 하나의 로드 록 챔버(130)에 진공을 형성할 수 있다. 이와 같이 로드 록 챔버(110, 130) 사이의 근접한 거리에 스위치(switch) 가능한 로드 록 챔버용 펌프(200)를 설치함으로써, 장비의 간단화를 구현할 수 있다. 더하여, 상기한 바와 같이 순차적으로 로드 록 챔버(110, 130)에 진공을 형성함으로써, 상기 로드 록 챔버(110, 130)에 고진공을 형성하는 것이 가능하다.After the load lock valves 310 and 330 are closed, the driving of the pump 200 for the load lock chamber is stopped. Thus, the pump 200 for the load lock chamber is used only to form a vacuum in the initial load lock chambers 110 and 130, and can stop the operation in subsequent processes. Accordingly, it is not necessary to provide the load lock chamber pumps 21 and 23 in the load lock chambers 11 and 13 as shown in FIG. Accordingly, as shown in FIG. 2, a load lock chamber pump 200 having fewer than the load lock chambers 10, 130 can be provided in two or more load lock chambers 110, 130. For example, after only one load lock chamber pump 200 is installed between the load lock chambers 110 and 130, a vacuum is formed in one of the load lock chambers 110, It is possible to form a vacuum in the other load lock chamber 130 by opening the pump valve 330 on the other side after the valve 310 is closed. By providing the pump 200 for the load lock chamber capable of switching at a close distance between the load lock chambers 110 and 130 as described above, it is possible to simplify the equipment. In addition, it is possible to form a high vacuum in the load lock chambers 110 and 130 by forming a vacuum in the load lock chambers 110 and 130 sequentially as described above.
이어서, 상기 로트의 반도체 기판을 순차적으로 이전 챔버(500)로 이전시켜 상기 공정 챔버(610, 630, 650)에서 상기 로트의 반도체 기판 각각의 상에 반구형 결정립층을 형성한다(750). 즉, 상기 이전 챔버(500)로 이송된 반도체 기판을 공정 챔버(610, 630, 650)로 이송하여 HSG층 형성 공정을 진행한다. 이때, 상기 로드 록용 밸브(350, 370)은 계속 열린 상태로 유지되거나 또는 반도체 기판의 이송에 따라 열고 닫는 작동을 반복한다. 또한, 상기 이송 챔버용 펌프(550)은 계속 작동되어 상기 이송 챔버(500)에 형성된 진공을 유지할뿐만 아니라 상기 로드 록 챔버(110, 130)에 형성된 진공을 유지한다. HSG층이 형성된 반도체 기판은 냉각 챔버(430)로 이동되어 냉각된 후 로드 록 챔버(110, 130)로 이송되어 저장된다. 이와 같은 방법으로 상기 로트의 반도체 기판 모두에 HSG층을 형성한다. 이후에, 상기 로드 록용 밸브(350, 370)를 닫고 상기 로드 록 챔버(110, 130)에서 반구형 결정립층이 형성된 반도체 기판 로트를 이탈시킨다(770).Subsequently, the semiconductor substrate of the lot is sequentially transferred to the previous chamber 500, and a hemispherical grain layer is formed on each of the semiconductor substrates of the lot in the process chambers 610, 630, and 650 (750). That is, the semiconductor substrate transferred to the previous chamber 500 is transferred to the process chambers 610, 630, and 650 to proceed with the HSG layer forming process. At this time, the load lock valves 350 and 370 are kept open, or the open and close operations are repeated according to the transfer of the semiconductor substrate. In addition, the transfer chamber pump 550 is continuously operated to maintain a vacuum formed in the transfer chamber 500 as well as a vacuum formed in the load lock chamber 110, 130. The semiconductor substrate on which the HSG layer is formed is moved to the cooling chamber 430, cooled, and then transferred to and stored in the load lock chambers 110 and 130. In this manner, the HSG layer is formed on all the semiconductor substrates of the lot. Thereafter, the load lock valves 350 and 370 are closed, and the semiconductor substrate lot formed with the hemispherical crystal layer in the load lock chambers 110 and 130 is removed (770).
상술한 바와 같은 본 실시예에 따르는 HSG층 형성 방법의 공정 흐름을 종래의 기술과 비교하여 표 1에 나타낸다. 표 1에서 나타낸 바와 같이 본 실시예에 따르는 HSG층 형성 방법은 로드 록 챔버(110, 130)의 진공이 공정 진행 중일 때 이전 챔버(500)에 형성된 진공에 의해서 유지된다. 그리고, 펌프용 밸브(310, 330)는 닫힌 상태에서 유지되므로, 로드 록 챔버용 펌프(200)로부터의 오염원의 역류를 방지할 수 있다. 따라서, 로드 록 챔버(110, 130)에서의 대기 시간 차이에 따른 반도체 기판간의 HSG의 특성 열화와 같은 불량의 발생을 방지할 수 있어 균일한 HSG층을 형성할 수 있다. 즉, 도 4에서 주사 전자 현미경(scanning electron microscope) 사진에서 나타낸 바와 같이 양호하게 형성된 HSG층을 구현할 수 있다. 이에 따라 HSG층 형성 공정의 전 공정으로 실시하는 세정 공정에서의 장기 정체에 따른 품질 불량 등을 방지할 수 있다. HSG층을 양호 또는 불량은 형성되는 커패시터(capacitor)의 특성으로 평가될 수 있다. 본 실시예에 따르는 HSG층 형성 방법을 이용하여 15 시간 정도 로드 록 챔버(110, 130)에 정체한 경우에는 대략 21fF/셀(cell)에 배해 증가된 대략 28fF/셀의 커패시턴스(capacitance)를 구현할 수 있다.The process flow of the HSG layer forming method according to the present embodiment as described above is shown in Table 1 in comparison with the conventional technique. As shown in Table 1, the HSG layer formation method according to this embodiment is maintained by the vacuum formed in the previous chamber 500 when the vacuum of the load lock chambers 110, 130 is underway. Since the pump valves 310 and 330 are maintained in the closed state, backflow of the contamination source from the pump 200 for the load lock chamber can be prevented. Therefore, it is possible to prevent the occurrence of defects such as the deterioration of characteristics of the HSG between the semiconductor substrates due to the difference in the waiting time in the load lock chambers 110 and 130, and a uniform HSG layer can be formed. That is, a well-formed HSG layer can be realized as shown in a scanning electron microscope photograph in FIG. As a result, it is possible to prevent quality defects and the like due to long-term stagnation in the cleaning step performed in the previous step of the HSG layer forming step. The good or bad HSG layer can be evaluated by the characteristics of a capacitor to be formed. The capacitance of about 28 fF / cell increased by about 21 fF / cell is realized when stuck to the load lock chambers 110 and 130 for about 15 hours using the HSG layer forming method according to the present embodiment .
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.
상술한 본 발명에 따르면, HSG층 형성 공정을 진행하는 중에 반도체 기판 로트가 대기하는 로드 록 챔버의 진공은 이전 챔버의 진공에 의해서 유지된다. 이에 따라 상기 HSG층 형성 공정 도중에는 로드 록 챔버의 초기 진공을 형성하는 로드 록 챔버용 펌프의 가동을 중지하고 펌프용 밸브를 잠근 상태로 유지함으로써, 로드 록 챔버용 펌프 및 펌프용 밸브에 의한 로드 록 챔버의 진공 상태의 영향을 방지할 수 있다. 이에 따라 로드 록 챔버에 장착되는 반도체 기판의 표면 오염을 방지할 수 있다. 따라서, 반도체 기판의 로드 록 챔버에서의 대기 시간차에 따른 형성되는 HSG층의 열화를 방지할 수 있어 반도체 장치의 품질 향상을 구현할 수 있다.According to the present invention described above, the vacuum of the load lock chamber in which the semiconductor substrate lot is waiting during the HSG layer forming step is maintained by the vacuum of the previous chamber. Accordingly, during the HSG layer forming process, the operation of the pump for the load lock chamber, which forms the initial vacuum of the load lock chamber, is stopped, and the pump valve is held in the closed state. Thus, the load lock chamber pump, The influence of the vacuum state of the chamber can be prevented. Thus, surface contamination of the semiconductor substrate mounted on the load lock chamber can be prevented. Therefore, it is possible to prevent the deterioration of the HSG layer formed due to the difference in the waiting time in the load lock chamber of the semiconductor substrate, thereby improving the quality of the semiconductor device.
상기한 바와 같이 대기 시간에 따른 HSG층의 열화를 방지할 수 있어, 세정 공정 등에서 생산성을 향상시킬 수 있으며, 따라서, 재 세정 공정을 실시를 배제할 수 있어 작업성의 개선을 구현할 수 있다. 또한, 로드 록 챔버에 고진공을 형성하기 위해서 로드 록 챔버용 펌프를 로드 록 챔버 각각에 개별적으로 연결할 필요가 없다. 즉, 소수의 로드 록 챔버용 펌프를 스위치하여 순차적으로 다수의 로드 록 챔버에 진공을 형성함으로써, 로드 록 챔버용 펌프의 수를 줄일 수 있다. 이에 따라 로드 록 챔버 수 보다 적은 수의 로드 록 챔버용 펌프를 설치할 수 있어, 챔버 장비의 간단화를 구현할 수 있어 비용 절감을 구현할 수 있다.As described above, deterioration of the HSG layer due to the waiting time can be prevented, productivity can be improved in the cleaning process, etc., and therefore, the re-cleaning process can be omitted, and workability can be improved. In addition, it is not necessary to separately connect the pumps for the load lock chamber to each of the load lock chambers in order to form a high vacuum in the load lock chamber. That is, the number of pumps for the load lock chamber can be reduced by switching the pumps for a small number of load lock chambers to sequentially form a vacuum in the plurality of load lock chambers. Accordingly, it is possible to install a pump for a load lock chamber having fewer than the number of load lock chambers, thereby simplifying the chamber equipment and realizing cost reduction.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000688A KR19990065415A (en) | 1998-01-13 | 1998-01-13 | Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000688A KR19990065415A (en) | 1998-01-13 | 1998-01-13 | Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990065415A true KR19990065415A (en) | 1999-08-05 |
Family
ID=65728538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980000688A KR19990065415A (en) | 1998-01-13 | 1998-01-13 | Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990065415A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023023179A1 (en) * | 2021-08-18 | 2023-02-23 | Applied Materials, Inc. | Factory interface with redundancy |
-
1998
- 1998-01-13 KR KR1019980000688A patent/KR19990065415A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023023179A1 (en) * | 2021-08-18 | 2023-02-23 | Applied Materials, Inc. | Factory interface with redundancy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676983B2 (en) | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
| US6540469B2 (en) | Substrate processing apparatus | |
| KR100486690B1 (en) | Substrate processing apparatus and method for controlling contamination in substrate transfer module | |
| JP3070660B2 (en) | Gas impurity capturing method and semiconductor manufacturing apparatus | |
| JPH05218176A (en) | Heat treatment and transfer of article to be treated | |
| US6672864B2 (en) | Method and apparatus for processing substrates in a system having high and low pressure areas | |
| KR100200705B1 (en) | Manufacture apparatus of semiconductor device, process condition of manufacture apparatus, method of manufacturing capacitor using the same | |
| US20030053893A1 (en) | Substrate processing apparatus and a method for fabricating a semiconductor device by using same | |
| EP0206180A2 (en) | A means for loading or unloading workpiece into or from a vacuum processing chamber | |
| JP4916140B2 (en) | Vacuum processing system | |
| US8123858B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
| JPWO2003100848A1 (en) | Substrate processing apparatus and processing method | |
| KR19990065415A (en) | Method for forming a hemispherical grain layer of a semiconductor device and chamber equipment used therefor | |
| JP2003115518A (en) | Substrate treatment apparatus | |
| JP2004304116A (en) | Substrate processing apparatus | |
| US20030175426A1 (en) | Heat treatment apparatus and method for processing substrates | |
| KR20020081730A (en) | Semiconductor production device for removing hume | |
| JP2003115519A (en) | Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, load lock chamber, substrate storage case and stocker | |
| JP5355514B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
| JP4669257B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
| JPH11354514A (en) | Cluster tool device and film formation method | |
| JP2855978B2 (en) | Method for manufacturing silicon nitride film | |
| JPH07221034A (en) | Manufacture of semiconductor device | |
| JP3076996B2 (en) | How to transfer the object | |
| JP4362965B2 (en) | Film forming apparatus and film forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |