KR19990063180A - 피드 포워드 증폭기 - Google Patents

피드 포워드 증폭기 Download PDF

Info

Publication number
KR19990063180A
KR19990063180A KR1019980055965A KR19980055965A KR19990063180A KR 19990063180 A KR19990063180 A KR 19990063180A KR 1019980055965 A KR1019980055965 A KR 1019980055965A KR 19980055965 A KR19980055965 A KR 19980055965A KR 19990063180 A KR19990063180 A KR 19990063180A
Authority
KR
South Korea
Prior art keywords
signal
distortion
main
circuit
signals
Prior art date
Application number
KR1019980055965A
Other languages
English (en)
Inventor
로버트 이반 마이어
Original Assignee
보토스 알. 제이
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보토스 알. 제이, 루센트 테크놀러지스 인크 filed Critical 보토스 알. 제이
Publication of KR19990063180A publication Critical patent/KR19990063180A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 피드 포워드 회로 및 상기 피드 포워드 회로의 주 회로 경로에서 지연 시간을 증가시키지 않고 자체 증폭기에 의해 상기 피드 포워드의 출력 신호에 부가된 왜곡을 감소시키기 위한 방법에 관한 것이다. 이것은 프리-디스토션 회로를 이용하여 프리-디스토션 신호를 수정 증폭기의 입력 신호에 유입시키므로서 달성된다. 상기 프리-디스토션 신호는 상기 수정 증폭기에 의해 유입되는 왜곡 신호를 소거하는데 사용된다. 상기 프리-디스토션 신호는 상기 왜곡 신호와 거의 동일한 주파수 및 진폭을 가진다. 그러나, 상기 프리-디스토션 신호는 상기 왜곡 신호에 대하여 대략 180°의 위상차를 가지며, 따라서 상기 프리-디스토션 신호와 상기 왜곡 신호는 결합될 때 서로 상쇄된다.

Description

피드 포워드 증폭기
본 발명은 고전력의 선형 증폭기에 관한 것으로서, 특히, 피드 포워드(feed forward)를 이용하여 고전력 선형 증폭기의 왜곡을 감소시키는 제어 시스템에 관한 것이다.
RF 선형 증폭기는 고전력 레벨에서 비선형 특성을 나타내는 디바이스들을 이용하기 때문에 신호 왜곡이 유입된다. 예를 들어, 만약 하나 이상의 캐리어 신호가 선형 증폭기에 인가되면, 그것의 비선형 특성으로 인해 증폭되는 캐리어 신호들의 불필요한 상호작용이 증가하여, 상기 증폭기 출력은 상호 변조 프로덕트 또는 왜곡을 포함한다. 이러한 상호 변조 프로덕트들은 설정된 전송 표준을 초과할 수도 있는 간섭을 발생한다.
상호변조 왜곡은 왜곡 성분의 음의 피드백에 의해, 또는 증폭기 출력의 왜곡 성분을 분리하고 그 왜곡 성분을 증폭기 출력 신호의 왜곡을 소거하도록 피드 포워드시키므로서 감소될 수 있다. 이러한 기술들 중에서, 상기 피드 포워드 방법이 가장 진보적이다.
도 1은 U.S.P 4,885,551호에 개시된 피드 포워드 회로(10)의 단순화한 블록도이다. 피드 포워드 회로(10)는 예정된 주파수 범위에서 적어도 하나의 캐리어를 가지는 입력 신호 S를 수신한다. 입력 신호 S는 신호 S(12a)와 S(12b)로 분리되며, 여기서 신호 S(12a)와 S(12b)는 상기 입력 신호 S를 나타내는 신호들이다. 설명의 편의를 위해, 본 명세서에서는 괄호 내의 숫자식 참조 부호는 신호가 어느 성분으로부터 출력되었는지를 나타내기 위해 사용되며, 괄호 내의 문자 숫자식 참조 부호는 그 신호를 출력한 성분이 하나 이상의 출력을 가짐을 나타내기 위해 사용된다. 예를 들면, 신호 S(12a)는 그것이 스플리터(12)의 출력 신호이며, 스플리터(12)로부터 출력된 복수의 출력 신호들 중 한 신호임을 나타낸다. 신호가 하나 이상의 참조 부호를 가지는 경우에는, 그 참조 부호의 순서가 그 신호의 경로를 나타낸다. 예를 들어, 신호 S(12a, 14)는 그것이 처음에 상기 스플리터(12)의 출력 신호이고, 그 다음에 증폭기의 출력 신호임을 나타낸다. 나중에 언급된 성분의 출력 신호는 앞에 언급된 성분을 나타내는 신호이다. 예를 들면, 신호 S(12a, 14)는 신호(12a)를 나타내는 신호이다.
신호 S(12a)는 제 1 또는 주 회로 경로로 인가되는데 상기 주 회로 경로는 신호 S(12a)를 증폭하여 왜곡 신호 D(14)를 유입하는 주 증폭기(14)를 가진다. 따라서, 주 증폭기(14)는 신호 S(12a, 14) 및 D(14)를 포함하는 출력 신호 S(14)를 생성한다. 신호 S(14)는 신호 S(18a) 및 S(18b)를 지연 회로(22)와 소거 회로(20)로 향하게 하는 방향성 결합기(18)에 인가되고, 여기서 신호 S(18a)는 신호 S(12a, 14, 18a) 및 D(14, 18a)를 포함하고 신호 S(18b)는 신호 S(12a, 14, 18b) 및 D(14, 18b)를 포함한다. 신호 S18(a)은 지연 회로(22)에 의해 지연되고 S(12a, 14, 18a, 22) 및 D(14, 18a, 22)를 포함하는 출력 신호 S(22)를 생성한다.
신호 S(12b)는 지연 회로(16)에 의해 지연되는 제 2 회로 경로에 인가되어 신호 S(12b, 16)를 포함하는 출력 신호 S(16)를 생성한다. 신호 S(12b, 16)는 소거 회로(20)에서 신호 S(18b)와 결합되어 출력 신호 S(20)를 형성한다. 소거 회로(20)에서, 신호 S(12a, 14, 18b)(신호 S(18b)를 통하여)는 신호 S(12b, 16)에 의해 소거된다. 따라서, 신호 S(20)는 왜곡 신호 D(14, 18b, 20)를 포함한다. 상기 신호 S(20)는 수정 증폭기(24)에 인가되고, 상기 수정 증폭기는 신호 S(20)를 증폭하고 왜곡 신호 D(24)를 유입한다. 상기 왜곡 신호 D(24)의 진폭은 왜곡 신호 D(14)보다 약 10,000배 더 작다. 따라서, 수정 증폭기(24)는 왜곡 신호 D(14, 18b, 20, 24) 및 D(24)를 포함하는 출력 신호 S(24)를 생성한다. 신호 S(24)는 소거 회로(26)에서 신호 S(22)와 결합되어 출력 신호 S(26)를 생성한다. 왜곡 신호 D(14, 18b, 20, 24)(신호 S(24)를 통하여)의 진폭은 왜곡 신호 D(14, 18a, 22)(신호 S(22)를 통하여)의 진폭과 거의 같고, 따라서 왜곡 신호 D(14, 18b, 20, 24) 및 D(14, 18a, 22)는 소거 회로(26)에서 서로 소거된다. 따라서, S(26)는 S(12a, 14, 18a, 22, 26) 및 D(24, 26)를 포함한다. 사실, 출력 신호 S(26)에서 왜곡 신호의 진폭은 왜곡 신호 D(14)를 나타내는 신호(즉, D(14, 18a, 22))를 더 작은 진폭을 가지는 왜곡 신호 D(24)와 교체함으로서 감소된다.
몇몇 예에서, 왜곡 신호 D(24, 26)의 진폭은 출력 신호 S(26)에 부적절한 레벨의 왜곡을 생성할 수도 있다. 출력 신호 S(26)의 왜곡 신호의 진폭을 더 감소시키기 위하여, 제 2 피드 포워드 회로가 상기 제 1 피드 포워드 회로에 내장될 수도 있다. 도 2는 제 1 피드 포워드 회로(10)와 그 안에 내장된 제 2 피드 포워드 회로(31)를 가지는 피드 포워드 회로(28)를 도시하고 있다. 제 2 피드 포워드 회로(31)는 왜곡 신호 D(24)를 나타내는 신호(즉, D(24, 34a, 35))를 더 작은 진폭의 왜곡 신호 D(40)(제 2 피드 포워드 회로(31)의 증폭기(40)에 의해 생성된)로 대체함으로서 출력 신호 S(26)에서의 왜곡 신호를 감소시킨다. 따라서, 피드 포워드 회로(28)의 출력 신호 S(26)는 신호 S(12a, 14, 18a, 22, 26) 및 왜곡 신호 D(40)를 나타내는 신호, 즉, D(40, 42, 26)를 포함한다.
불행히도, 그러한 피드 포워드 회로(28)는 주 회로 경로에서 시간 지연을 증가시키키 때문에, 결국 감쇠로 인한 막대한 손실 및 양호하지 못한 효율을 얻게 된다.
따라서, 주 회로 경로에서 시간 지연을 증가시키지 않고 수정 증폭기에 의해 출력 신호에 첨가되는 왜곡을 감소시킬 필요가 있다.
본 발명은 피드 포워드 회로의 주 회로 경로에서 시간 지연을 증가시키지 않고 그것의 증폭기에 의해 피드 포워드의 출력 신호에 더해지는 왜곡을 감소시키는 피드 포워드 회로 및 방법에 관한 것이다. 이것은 프리-디스토션(pre-distortion) 신호를 수정 증폭기의 입력 신호에 공급하는 프리-디스토션 회로를 이용하여 달성된다. 상기 프리-디스토션 신호는 수정 증폭기에 의해 유입되는 왜곡 신호를 소거하는데 사용된다. 상기 프리-디스토션 신호는 상기 왜곡 신호와 거의 동일한 주파수 및 진폭을 가진다. 그러나, 상기 프리-디스토션 신호는 상기 왜곡 신호에 대하여 대략 180°정도의 위상차를 가지며, 따라서 상기 프리-디스토션 신호와 상기 왜곡 신호는 결합되면 서로 상쇄된다.
본 발명의 일실시예에서, 상기 피드 포워드 회로는 제 1 또는 주 회로 경로와 제 2 회로 경로를 포함한다. 캐리어 신호를 가지는 입력 신호(S)는 피드 포워드 회로로 유입되어 신호 S(a) 및 S(b)로 분리되며, 이들은 각각 주 증폭기 및 제 1 지연 회로로 공급된다. 상기 주 증폭기는 신호 S(a)를 증폭하고 왜곡 신호 D(메인 앰프)를 받아들인다. 따라서, 상기 주 증폭기는 증폭된 신호 S(a) 및 왜곡 신호 D(메인 앰프)를 포함하는 출력 신호 S(메인 앰프)를 생성한다. 신호 S(메인 앰프)는 제 2 지연 외로와 제 1 소거 회로에 공급된다. 제 1 소거 회로에서, 신호 S(메인 앰프)는 지연된 신호 S(b)와 결합되어 왜곡 신호 D(메인 앰프)를 포함하는 출력 신호 S(소거)를 생성하며, 여기서 증폭된 신호 S(a)는 지연된 신호 S(b)에 의해 소거된다. 신호 S(소거)는 그 다음에 프리-디스토션 회로로 공급되고 여기서 프리-디스토션 신호(D)(사전 왜곡)가 유입된다. 상기 프리-디스토션 회로는 왜곡 신호 D(메인 앰프) 및 D(사전 왜곡)를 포함하는 출력 신호 S(사전 왜곡)를 생성한다. 신호 S(사전 왜곡)는 왜곡 신호 D(수정 앰프)를 유입하는 수정 증폭기에 의해 증폭된다. 왜곡 신호 D(수정 앰프)는 프리-디스토션 신호 D(사전 왜곡)와 거의 동일한 주파수 및 진폭을 가지지만, 위상차는 거의 180°이다. 상기 수정 증폭기에서 결합되는 경우, 왜곡 신호 D(수정 앰프)와 프리-디스토션 신호 D(사전 왜곡)는 서로 상쇄된다. 따라서, 상기 수정 증폭기는 증폭된 왜곡 신호 D(메인 앰프)를 포함하는 출력 신호 S(수정 앰프)를 생성한다. 신호 S(수정 앰프)는 실질적으로 제 2 소거 회로에서 지연된 신호 S(메인 앰프)와 결합되고, 여기서, 신호 S(수정 앰프)를 통하여 증폭된 왜곡 신호 D(메인 앰프)는 지연된 신호 S(메인 앰프)를 통한 왜곡 신호 D(메인 앰프)를 상쇄하는데 이용된다. 상기 소거 회로(와 피드 포워드 회로)의 출력 신호는 증폭된 신호 S(a)를 포함한다.
도 1은 피드 포워드 회로의 블록도.
도 2는 두 개의 피드 포워드 회로를 가지는 회로의 블록도.
도 3은 본 발명에 따른 피드 포워드 회로의 블록도.
도 4는 프리-디스토션 회로의 일례의 블록도.
* 도면의 주요 부분에 대한 부호의 설명
101, 113, 130. 방향성 결합기 103, 119. 지연 회로
105, 122. 이득 및 위상 조절기 110. 주 증폭기
115, 127. 소거 회로 117. 스플리터
123. 프리디스토션 회로 124. 수정 증폭기
도 3은 본 발명에 따른 지정된 주파수 대역에 걸쳐서 신호를 증폭하도록 동작하는 피드 포워드 회로(100)의 블록도이다. 피드 포워드 회로(100)는 합성 입력 신호 S를 제 1 회로 경로 및 제 2 회로 경로에 공급하는 방향성 결합기(101)를 가지며, 여기서, 상기 입력 신호 S는 정해진 대역에 걸쳐서 하나 이상의 캐리어 신호 Sc를 포함한다. 상기 제 1 회로 경로는 이득 및 위상 조절기(105), 주 증폭기(110), 방향성 결합기(113 및 130), 소거 회로(127), 지연 회로(119)를 포함한다. 상기 제 2 회로 경로는 지연 회로(103), 소거 회로(115), 스플리터(117), 이득 및 위상 조절기(122), 프리-디스토션 회로(123), 수정 증폭기(124)를 포함한다. 본 명세서에서, 스플리터 및 방향성 결합기는 서로 동등하게 구성되어 있다.
양방향 결합기(101)는 입력 신호 S를 수신하여 신호 S(101a) 및 S(101b)를 제 1 회로 경로 및 제 2 회로 경로에 각각 공급하는데, 상기 두 신호는 상기 입력 신호 S를 나타낸다. 제 1 회로 경로에서는, 신호 S(101a)의 진폭 및/또는 위상이 이득 및 위상 증폭기(105)(제어기(140)의 제어 하에서) 조정되어 신호 S(101a, 105)를 포함하는 출력 신호 S(105)를 생성한다. 특히, 신호 S(101a)의 이득 및/또는 위상은, 본 명세서에 기술되는 바와 같이, 그것을 나타내는 신호가 신호 S(101b)를 나타내는 신호를 상쇄하는데 이용될 수 있도록 조정된다. 주 증폭기(110)는 신호 S(105)를 증폭하고 왜곡 신호 D(110)를 유입하여, 신호 S(101a, 105, 110) 및 왜곡 신호 D(110)를 포함하는 출력 신호 S(110)를 생성한다.
방향성 결합기(113)는 신호 S(110)를 수신하여 그것을 신호 S(113a) 및 S(113b)를 통하여 지연 회로(119) 및 소거 회로(115)로 각각 향하게 하며, 여기서, 신호 S(113a)는 신호 S(101a, 105, 110, 113a) 및 왜고 신호 D(110, 113a)를 포함하고, S(113b)는 신호 S(101a, 105, 110, 113b) 및 왜곡 신호 D(110, 113b)를 포함한다. 지연 회로(119)는 소거 회로(115), 스플리터(117), 이득 및 위상 조절기(122), 프리-디스토션 회로(123), 수정 증폭기(124)를 통하여 진행하는 신호의 지연을 보상하도록 설정되는 지연 시간 T119동안 왜곡 없이 신호 S(113a)를 지연한다. 지연 회로(119)는 신호 S(101a, 105, 110, 113a, 119) 및 왜곡 신호 D(110, 113a, 119)를 포함하는 출력 신호 S(119)를 생성한다. 소거 회로(127)는 본 명세서에서 설명되는 바와 같이, 신호 S(119)를 수정 증폭기(124)로부터 나온 신호 S(124)와 결합하여 출력 신호 S(127)를 생성한다. 출력 신호 S(119)는 방향성 결합기(130)에 인가되고, 상기 방향성 결합기는 그것을 신호 S(130a) 및 S(130b)를 통하여 출력 리드(132) 및 제어기(140)로 각각 향하도록 한다.
제 2 회로 경로에서, 지연 회로(103)는 지연 시간(T103) 동안 왜곡 없이 신호 S(101b)를 지연하며, 상기 지연 시간(T103)은 이득 및 위상 조절기(105), 주 증폭기(110), 방향성 결합기(113)를 통하여 진행하는 신호의 지연을 보상하도록 설정된다. 지연 회로(103)는 신호 S(101b, 103)를 포함하는 출력 신호 S(103)를 생성한다. 신호 S(103)는 소거 회로(115)에서 신호 S(113b)와 결합되어 출력 신호 S(115)를 생성한다. 신호 S(101a)의 진폭 및/또는 위상이 이득 및 위상 조절기(105)에 의해 적절히 조절되면, 신호 S(101a, 105, 110, 113b)(신호 S(113b)를 통하여)는 신호 S(101b, 103)(신호 S(103)를 통하여)에 의해 상쇄된다. 따라서, 신호 S(115)는 실질적으로 신호 S(101a, 105, 110, 113b)가 신호 S(101b, 103)에 의해 상쇄되는 경우 왜곡 신호 D(110, 113b, 115)를 포함한다. 그렇지 않으면, 신호 S(115)는 왜곡 신호 D(110, 113b, 115) 및 신호 S(101b, 103)와 S(101, 105, 110, 113b) 사이의 차를 포함한다. 본 명세서에서는, 신호의 진폭이 받아들일 수 있는 임계 레벨 하에 있는 경우, 그 신호는 상쇄된다고 간주한다.
신호 S(115)는 스플리터(117)에 인가되며, 상기 스플리터는 신호 S(115)를 신호 S(117a) 및 S(117b)로 분리하며, 여기서, 신호 S(117a)는 D(110, 113b, 115, 117a)를 포함하고 신호 S(117b)는 D(110, 113b, 115, 117b)를 포함한다. 신호 S(101b, 103) 및 S(101a, 105, 110, 113b)의 상쇄는 소거 회로(115)에서 발생했다고 가정한다. 신호 S(117a) 및 S(117b)는 이득 및 위상 조절기(122) 및 제어기(140)로 각각 향해진다. 신호 S(117a)의 증폭 및/또는 위상은 이득 및 위상 조절기(122)(제어기(140)의 제어하에서)에서 수정되어 출력 신호 S(122)를 생성하는데, 상기 출력 신호 S(122)는 왜곡 신호 D(110, 113b, 115, 117a, 122)를 포함한다. 특히, 신호 S(117a)의 상기 이득 및/또는 위상은, 그것을 나타내는 신호가 소거 회로(127)에서 왜곡 신호 D(110, 113a, 119)(신호 S(119)를 통하여)를 상쇄하는데 실질적으로 사용될 수 있도록 조정된다.
신호 S(122)는 프리-디스토션 회로(123)에 인가되고, 상기 회로(123)는 프로-디스토션 신호 D(123)를 유입한다. 따라서, 프리-디스토션 회로(123)는 왜곡 신호 D(110, 113b, 115, 117a, 122, 123) 및 프리 디스토션 신호 D(123)를 포함하는 출력 신호 S(123)를 생성한다. 프리-디스토션 회로(123)의 주 목적은 수정 증폭기(124)에 의해 생성되는 왜곡 신호 D(124)를 소거하기 위해 프리-디스토션 신호 D(123)를 유입하는 것이다. 즉, 프리-디스토션 신호 D(123)는 왜곡 신호 D(124)와 주파수 및 진폭이 거의 동일하고 위상이 반대(즉, 대략 180°의 위상차)여야 한다.
수정 증폭기(124)는 신호 S(123)를 증폭하고 왜곡 신호 D(124)를 유입한다. 그러나, 상기 왜곡 신호 D(124)는 프리-디스토션 신호 D(123)(신호(123)를 통하여)에 의해 수정 증폭기에서 상쇄된다. 따라서, 수정 증폭기(124)로부터의 출력 신호 S(124)는 왜곡 신호 D(124)가 프리-디스토션 신호 D(123)에 의해 상쇄될 때, 실질적으로 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)를 포함한다. 그렇지 않으면, 신호 S(124)는 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124) 및 왜곡 신호 D(123)와 D(124) 사이의 차를 포함한다.
신호 S(124)는 소거 회로(127)에서 신호 S(119)와 결합되어 출력 신호 S(127)를 생성한다. 신호 S(117a)의 진폭 및/또는 위상은 이득 및 위상 조절기(122)에 의해 조정되었으며, 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)(신호 S(124)를 통하여)는 상쇄 신호 D(110, 113a, 119)(신호 S(119)를 통하여)를 상쇄한다. 따라서, 신호 S(127)는 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)가 왜곡 신호 D(110, 113a, 119)를 상쇄하는 경우, 실질적으로 신호 S(101a, 105, 110, 113a, 119, 127)를 포함한다. 그렇지 않으면, 신호 S(127)는 S(101a, 105, 110, 113a, 119, 127)와 왜곡 신호 D(127)를 포함한다. 여기서, 신호 D(127)는 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)와 왜곡 신호 D(110, 113a, 119) 사이의 차이다.
이득 및 위상 조절기(105 및 122)에 의한 신호 S(101a) 및 S(117a)의 진폭 및/또는 위상의 적절한 조정은 제어기(140)에 의해 제어된다. 특히, 제어기(140)는 캐리어 신호(Sc)를 위하여 신호 S(130b)(리드(134)를 통하여 방향성 결합기(130)로부터 수신된)를 주사한다. 입력 신호( 및 그것을 나타내는 신호)는 하나 이상의 캐리어 신호(Sc)를 포함하고 있음을 상기하라. 신호 S(130b)에서 캐리어 신호(Sc)를 검출하면, 제어기는 신호 S(117b)에서 캐리어 신호(Sc)의 크기(예를 들면, 진폭 및 위상)를 측정한다. 제어기(140)는 상기 측정된 캐리어 신호(Sc)의 진폭을 이용하여 이득 및 위상 조절기(105)가 캐리어 신호(Sc)를 포함하는 신호 S(101a)의 진폭 및/또는 위상을 조정하는 방식을 제어한다. 특히, 신호 S(101a)의 진폭 및/또는 위상은, 신호 S(113b)를 통한 캐리어 신호(Sc)가 소거 회로(127)에서 신호 S(103)를 통한 캐리어 신호(Sc)에 의해 상쇄되도록 조정된다.
소거 회로(127)에서 캐리어 신호(Sc)를 소거한 후, 제어기(140)는 전술한 바와 같이, 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)와 D(110, 113a, 119) 사이의 차이인 왜곡 신호 D(127)를 위한 신호 S(130b)를 주사한다. 왜곡 신호 D(127)를 검출하면, 제어기(140)는 왜곡 신호 D(127)의 크기를 측정하고, 이득 및 위상 조절기(122)로 하여금 왜곡 신호 D(110, 113b, 115, 117a, 122, 123, 124)(신호 S(124)에서)가 왜곡 신호 D(110, 113a, 119)(신호 S(19)에서)를 상쇄하도록 신호 S(117a)의 진폭 및/또는 위상을 조절하도록 한다.
전술한 바와 같이, 프리-디스토션 회로(123)에 의해 유입된 프리-디스토션 신호 D(123)는 왜곡 신호 D(124)와 주파수 및 진폭은 거의 동일하지만, 위상은 상반된다. 도 4는 본 발명에 따라 사용될 수 있는 프리-디스토션 회로(123)의 일례를 예시한다. 스플리터(201)는 신호 S(122)를 신호 S(201a) 및 S(201b)로 분리한다. 여기서, 신호 S(201a) 및 S(201b)는 입력 신호 S(122)를 나타내는 신호들이다. 신호 S(201a) 및 S(201b)는 각각 제 1 프리-디스토션 회로 경로 및 제 2 프리-디스토션 회로 경로에 인가된다. 신호 S(122)는 왜곡 신호 D(110, 113b, 115, 117a, 122)를 포함한다. 따라서, 신호 S(201a)는 D(110, 113b, 115, 117a, 122, 201a)를 포함하고, 신호 S(201b)는 D(110, 113b, 115, 117a, 122, 201b)를 포함한다.
제 1 프리-디스토션 회로 경로는 신호 S(201a)의 진폭 및/또는 위상을 수정하여 출력 신호 S(202)를 생성하는 이득 및 위상 조절기(202), 신호 S(202)를 증폭하고 왜곡 신호 D(206)를 유입하는 증폭기(206), 신호 S(206)를 신호 S(208a)와 S(208b)로 분리하는 스플리터(208), 지연 시간(T212) 동안 신호 S(208a)를 지연하여 출력 신호 S(212)를 생성하는 지연 회로(212), 신호 S(212)를 제 2 프리-디스토션 경로로부터의 신호 S(216)와 결합하여 신호 S(123)와 동일한 출력 신호 S(218)를 생성하는 소거 회로(218)를 포함한다. 제 2 프리-디스토션 회로 경로는 지연 시간(T204)) 동안 신호 S(201b)를 지연하여 출력 신호 S(204)를 생성하는 지연 회로(204), 신호 S(208b)와 S(204)를 결합하여 출력 신호 S(210)를 생성하는 소거 회로(210), 신호 S(210)의 진폭 및/또는 위상을 조정하여 출력 신호 S(214)를 생성하는 이득 및 위상 조절기(214), 신호 S(214)를 증폭하고 왜곡 신호 S(216)를 유입하여 출력 신호 S(216)를 생성하는 증폭기(216)를 포함한다. 지연 회로(204)의 지연 시간(T204)은 이득 및 위상 조절기(202), 증폭기(206), 스플리터(208)를 통하여 진행하는 신호의 지연을 보상하도록 설정되는 반면에, 지연 회로(212)의 지연 시간(T212)은 소거 회로(210), 이득 및 위상 조절기(214), 증폭기(216)를 통하여 진행하는 신호의 지연을 보상하도록 설정된다.
제 1 프리-디스토션 회로 경로에서, 이득 및 위상 조절기(202)는 신호 S(201a)의 진폭 및/또는 위상을 조정하여 신호 S(201a, 202)를 포함하는 신호 S(202)를 생성한다. 특히, 이득 및 위상 조절기(202)는 신호 S(201a)를 나타내는 신호(즉, 신호 S(208b) 내의 신호 S(201a, 202, 206, 208b))가 소거 회로(210)에서 신호 S(204)를 연속적으로 상쇄하는데 사용되도록 신호 S(201a)를 조정한다. 증폭기(206)는 신호 S(202)를 증폭하고 왜곡 신호 D(206)를 유입하여 신호 S(201a, 202, 206)와 왜곡 신호 D(206)를 포함하는 출력 신호 S(206)를 생성한다. 증폭기(206 및 216)는 정합 증폭기이며, 따라서 거의 동일한 왜곡 특성을 가짐을 주지하라. 상기 증폭기(206 및 216)는 또한 수정 증폭기(124)의 왜곡 특성과도 거의 동일한 왜곡 특성을 갖는다. 바꾸어 말하면, 증폭기(206, 216, 124)는 거의 동일한 특성을 가지는 왜곡 신호를 유입한다.
스플리터(208)는 신호 S(208a) 및 S(208b)를 지연 회로(212) 및 소거 회로(210)로 향하게 하며, 신호 S(208a)는 신호 S(201a, 202, 206, 208a) 및 D(206, 208a)를 포함하고, 신호 S(208b)는 신호 S(201a, 202, 206, 208b) 및 D(206, 208b)를 포함한다. 신호 S(208b)는 소거 회로(210)에서 신호 S(210b, 204)를 포함하는 신호 S(204)와 결합되어 출력 신호 S(210)를 생성한다. 신호 S(201a)의 진폭 및/또는 위상이 이득 및 위상 조절기(202)에 의해 적절히 조정되면, 신호 S(201a, 202, 206, 208b)(신호 S(208b)에서)는 신호 S(201b, 204)(신호 S(204)에서)를 상쇄한다. 따라서, 출력 신호 S(210)는 실질적으로 신호 D(206, 208b, 210)를 포함한다.
제 2 프리-디스토션 회로에서, 이득 및 위상 조절기(214)는 신호 D(206, 208b, 210, 214)를 포함하는 출력 신호 S(214)를 생성하도록 신호 S(210)의 위상 및/또는 진폭을 조정하도록 설정된다. 특히, 신호 S(210)의 위상 및 진폭은 증폭기(216, 206, 124)에 의해 각각 유입되었거나 유입될 왜곡 신호 D(216), D(206, 208a, 212), D(124)를 소거하는데 사용되도록 조정된다. 예를 들면, 각각의 증폭기(216, 206, 124)는 한 차례의 이득을 가지며, 거의 동일한 주파수, 진폭, 위상을 가지는 왜곡 신호를 생성한다고 가정한다. 그러면, 이득 및 위상 조절기(214)는 신호 S(210)의 위상을 그것의 출력 신호 S(214)와 왜곡 신호 D(216, D(206, 208a, 212), D(124) 사이에 180°위상차가 생기도록 조정하고, 그것의 출력 신호 S(214)가 왜곡 신호 D(216), D(206, 208a, 212), D(124)의 결합된 진폭과 동일하도록 신호 S(210)의 위상을 조정한다.
그 다음에 신호 S(214)는 증폭기(216)에 공급되어 왜곡 신호 D(206, 208b, 210, 214, 216)를 포함하는 출력 신호 S(216)를 생성한다. 상기 왜곡 신호 D(206, 208b, 210, 214, 216)는 왜곡 신호 D(206, 208b, 210, 214)와 D(216)(증폭기(216)에 의해 유입된) 간의 차인데, 즉, 왜곡 신호 D(206, 208b, 210, 214)는 왜곡 신호 D(216)를 일부 상쇄한다. 소거 회로(218)는 신호 S(216) 및 S(212)를 결합하여 신호 S(201a, 202, 206, 208a, 212, 218) 및 왜곡 신호 D(206, 208b, 210, 214, 216, 218)을 포함하는 출력 신호 S(123)를 생성한다. 신호 S(201a, 202, 206, 208a, 212, 218)는 왜곡 신호 D(110, 113b, 115, 117a, 122, 123)이고 왜곡 신호 D(206, 208b, 210, 214, 216, 218)는 왜곡 신호 D(206, 208b, 210, 214, 216)와 D(206, 208a, 212) 사이의 차인 왜곡 신호 D(123)이다.
특정 실시예들을 참조하여 본 발명을 상세히 기술하였지만 다른 변형이 있을 수도 있다. 따라서, 본 발명의 정신 및 범주는 본 명세서에 포함된 실시예의 설명에 한정되지 않음을 주지해야 한다.
이상에서 알 수 있듯이, 본 발명에 의하면 주 회로 경로에서 시간 지연을 증가시키지 않고 수정 증폭기에 의해 출력 신호에 첨가되는 왜곡을 감소시킬 수 있다.

Claims (8)

  1. 입력 신호(S)를 증폭하는 방법에 있어서,
    입력 신호(S)를 신호 S(a) 및 S(b)로 분리하는 단계와,
    상기 신호 S(a)를 증폭하여 왜곡 신호 D(메인) 및 증폭된 신호 S(a)를 가지는 신호 S(메인)를 생성하는 단계와,
    상기 신호 S(메인)를 제 1 신호 S(메인) 및 제 2 신호 S(메인)로 분리하는 단계와,
    상기 제 1 신호 S(메인)를 지연시켜 지연된 제 1 신호 S(메인)를 생성하는 단계와,
    상기 신호 S(b)를 지연시켜 지연된 신호 S(b)를 생성하는 단계와,
    상기 지연된 신호 S(b) 및 상기 제 2 신호 S(메인 앰프)를 결합하여 상기 왜곡 신호 D(메인)를 나타내는 제 1 신호를 가지는 신호 S(소거)를 생성하는 단계와,
    상기 신호 S(소거)를 사전 왜곡시켜 왜곡 신호 D(사전-왜곡) 및 상기 왜곡 신호 D(메인)를 나타내는 제 2 신호를 가지는 신호 S(사전-왜곡)를 생성하는 단계와,
    상기 신호 S(사전-왜곡)를 증폭하여 상기 왜곡 신호 D(메인)를 나타내는 증폭된 제 2 신호를 가지는 신호 S(수정)를 생성하는 단계와,
    상기 신호 S(수정) 및 상기 지연된 제 1 신호 S(메인)를 결합하여 상기 증폭된 신호 S(a)를 나타내는 신호를 가지는 신호 S(출력)를 생성하는 단계를 포함하는 것을 특징으로 하는 증폭 방법.
  2. 제 1항에 있어서, 상기 지연된 신호 S(b) 및 상기 제 2 신호 S(메인 앰프)가 결합될 때, 상기 제 2 신호 S(메인)가 상기 지연된 신호 S(b)를 소거하도록 상기 신호 S(a)를 조정하는 부가적인 단계를 포함하는 것을 특징으로 하는 증폭 방법.
  3. 제 2항에 있어서, 상기 신호 S(a)를 조정하는 단계는 신호 S(소거)에서 캐리어 신호의 크기를 측정하는 단계를 포함하는 것을 특징으로 하는 증폭 방법.
  4. 제 1항에 있어서, 상기 신호 S(수정)가 상기 지연된 제 1 신호 S(메인)에 의해 소거되도록 상기 신호 S(소거)를 조정하는 부가적인 단계를 포함하는 것을 특징으로 하는 증폭 방법.
  5. 제 2항에 있어서, 상기 신호 S(소거)를 조정하는 단계는 상기 신호 S(출력)에서 신호 D(메인)를 나타내는 제 3 신호의 크기를 측정하는 단계를 포함하는 것을 특징으로 하는 증폭 방법.
  6. 피드 포워드 회로(feed forward circuit)에 있어서,
    입력 신호(S)를 수신하고 상기 입력 신호(S)를 이용하여 신호 S(a) 및 S(b)를 출력하는 제 1 방향성 결합기와,
    상기 신호 S(a)를 증폭하여 왜곡 신호 D(메인) 및 증폭된 신호 S(a)를 가지는 신호 S(메인)를 생성하는 주 증폭기와,
    상기 신호 S(메인)을 이용하여 제 1 신호 S(메인) 및 제 2 신호 S(메인)를 출력하는 제 2 방향성 결합기와,
    상기 제 1 신호 S(메인)를 지연시켜 지연된 제 1 신호 S(메인)를 생성하는 제 1 지연 회로와,
    상기 신호 S(b)를 지연시켜 지연된 신호 S(b)를 생성하는 제 2 지연 회로와,
    상기 지연된 신호 S(b) 및 상기 제 2 신호 S(메인 앰프)를 결합시켜 상기 왜곡 신호 D(메인)를 나타내는 제 1 신호를 가지는 신호 S(소거)를 생성하는 제 1 소거 회로와,
    상기 신호 S(소거)를 사전 왜곡하여 왜곡 신호 D(사전-왜곡) 및 상기 왜곡 신호 D(메인)를 나타내는 제 2 신호를 가지는 신호 S(사전-왜곡)를 생성하는 프리-디스토션 회로와,
    상기 신호 S(사전-왜곡)를 증폭하여 상기 왜곡 신호 D(메인)를 나타내는 증폭된 제 2 신호를 가지는 신호 S(수정)를 생성하는 수정 증폭기와,
    상기 신호 S(수정)와 상기 지연된 제 1 신호 S(메인)를 결합하여 상기 증폭된 신호 S(a)를 나타내는 신호를 가지는 신호 S(출력)를 생성하는 제 2 소거 회로를 포함하는 것을 특징으로 하는 피드 포워드 회로.
  7. 제 6항에 있어서, 상기 지연된 신호 S(b) 및 상기 제 2 신호 S(메인 앰프)가 결합될 때, 상기 제 2 신호 S(메인)가 상기 지연된 신호 S(b)를 소거하도록 상기 신호 S(a)를 수정하는 이득 및 위상 조절기를 더 포함하는 것을 특징으로 하는 피드 포워드 회로.
  8. 제 6항에 있어서, 상기 신호 S(수정)이 상기 지연된 제 1 신호 S(메인)에 의해 소거되도록 신호 S(소거)를 수정하는 이득 및 위상 조절기를 더 포함하는 것을 특징으로 하는 피드 포워드 회로.
KR1019980055965A 1997-12-19 1998-12-18 피드 포워드 증폭기 KR19990063180A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/994,830 1997-12-19
US08/994,830 US5994957A (en) 1997-12-19 1997-12-19 Feed forward amplifier improvement

Publications (1)

Publication Number Publication Date
KR19990063180A true KR19990063180A (ko) 1999-07-26

Family

ID=25541109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055965A KR19990063180A (ko) 1997-12-19 1998-12-18 피드 포워드 증폭기

Country Status (8)

Country Link
US (1) US5994957A (ko)
EP (1) EP0930699A1 (ko)
JP (1) JPH11298258A (ko)
KR (1) KR19990063180A (ko)
CN (1) CN1220516A (ko)
BR (1) BR9805330A (ko)
CA (1) CA2252210A1 (ko)
TW (1) TW395081B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172564B1 (en) * 1999-07-30 2001-01-09 Eugene Rzyski Intermodulation product cancellation circuit
US6496064B2 (en) 2000-08-15 2002-12-17 Eugene Rzyski Intermodulation product cancellation circuit
DE50107039D1 (de) * 2001-03-14 2005-09-15 Siemens Ag Verfahren und Vorrichtung zur digitalen Vorverzerrungs-/Frequenzgangkompensations- und Feedforward-Linearisierung eines Sendesignals
US6794938B2 (en) * 2002-03-19 2004-09-21 The University Of North Carolina At Charlotte Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities
US6850115B2 (en) * 2002-08-26 2005-02-01 Powerwave Technologies, Inc. Enhanced efficiency LDMOS based feed forward amplifier
KR101122985B1 (ko) * 2003-07-03 2012-03-16 자바나 디지털 펀드 엘엘씨 전송 시스템의 적응형 전치 왜곡법
US6975167B2 (en) 2003-07-03 2005-12-13 Icefyre Semiconductor Corporation Adaptive predistortion for a transmit system with gain, phase and delay adjustments
US7453952B2 (en) 2003-07-03 2008-11-18 Saed Aryan Predistortion circuit for a transmit system
US7409193B2 (en) 2003-07-03 2008-08-05 Zarbana Digital Fund Llc Predistortion circuit for a transmit system
US7026871B2 (en) 2003-07-03 2006-04-11 Icefyre Semiconductor, Inc. Adaptive predistortion for a transmit system
CN101216526B (zh) * 2007-12-29 2010-06-16 福建三元达通讯股份有限公司 前馈环路同步检测装置
DE102008052172B4 (de) 2008-10-17 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Erzeugen eines Korrektursignals
US9077440B2 (en) * 2013-01-04 2015-07-07 Telefonaktiebolaget L M Ericsson (Publ) Digital suppression of transmitter intermodulation in receiver
US8995932B2 (en) 2013-01-04 2015-03-31 Telefonaktiebolaget L M Ericsson (Publ) Transmitter noise suppression in receiver
EP3799317B1 (en) * 2015-04-24 2022-11-16 Andrew Wireless Systems GmbH Circulator distortion cancellation subsystem
CN106130490A (zh) * 2016-06-24 2016-11-16 武汉虹信通信技术有限责任公司 一种利用前级放大器相位失真作为预失真放大装置和方法
CN112189325B (zh) * 2018-05-28 2022-02-25 华为技术有限公司 一种信号处理装置及信号处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471798A (en) * 1967-12-26 1969-10-07 Bell Telephone Labor Inc Feed-forward amplifier
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
US4885551A (en) * 1988-10-31 1989-12-05 American Telephone And Telegraph Company At&T Bell Laboratories Feed forward linear amplifier
US4926134A (en) * 1988-12-29 1990-05-15 Westinghouse Electric Corp. Gain monitoring of distortion cancellation amplifiers in a feedforward linear amplifier
US4943783A (en) * 1989-07-31 1990-07-24 Nippon Telegraph And Telephone Corporation Feed forward distortion correction circuit
US5077532A (en) * 1990-12-17 1991-12-31 Motorola, Inc. Feed forward distortion minimization circuit
US5130663A (en) * 1991-04-15 1992-07-14 Motorola, Inc. Feed forward amplifier network with frequency swept pilot tone
US5304945A (en) * 1993-04-19 1994-04-19 At&T Bell Laboratories Low-distortion feed-forward amplifier
US5774018A (en) * 1996-09-18 1998-06-30 Hughes Electronics Corporation Linear amplifier system and method

Also Published As

Publication number Publication date
JPH11298258A (ja) 1999-10-29
EP0930699A1 (en) 1999-07-21
TW395081B (en) 2000-06-21
BR9805330A (pt) 1999-11-09
US5994957A (en) 1999-11-30
CA2252210A1 (en) 1999-06-19
CN1220516A (zh) 1999-06-23

Similar Documents

Publication Publication Date Title
KR19990063180A (ko) 피드 포워드 증폭기
JP2701541B2 (ja) フイードフォーワード歪み低減回路
US6600369B2 (en) Wideband linear amplifier with predistortion error correction
JP2697625B2 (ja) フィードフォワード増幅器
US5977826A (en) Cascaded error correction in a feed forward amplifier
JP3106996B2 (ja) フィードフォワード増幅回路
US7626455B2 (en) Distortion compensation apparatus
KR100259849B1 (ko) 파일럿 톤 호핑을 이용한 피드 포워드 선형 전력 증폭 방법
JP2001053552A (ja) フィードフォワード増幅回路、及びフィードフォワード増幅回路における非線形歪の補償方法。
KR100425385B1 (ko) 왜곡 감소 방법 및 왜곡 감소 시스템
US6166600A (en) Automatic gain and phase controlled feedforward amplifier without pilot signal
US6400223B1 (en) Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
GB2167256A (en) Feedforward amplifiers
KR20000029378A (ko) 피드포워드 증폭기 및 신호 증폭 방법
JP4441239B2 (ja) 電圧制御可変移相器
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
MXPA98010793A (en) Improvement of an anticip power supply amplifier
JPH06224650A (ja) 歪補償増幅器
KR200198130Y1 (ko) 대전력 증폭기의 선형화 방법
JP2006101209A (ja) 電力増幅装置、通信装置及び電力増幅方法
JP2001284975A (ja) フィードフォワード増幅器
JPS60171831A (ja) 混変調補償装置
KR20050014304A (ko) 피드 포워드 선형화 증폭회로
JP2002271148A (ja) フィードフォワード増幅器
KR20000033110A (ko) 피드백을 이용한 선형 고출력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application