KR19990062041A - 반도체 시오비 모듈 및 그 제조방법 - Google Patents
반도체 시오비 모듈 및 그 제조방법 Download PDFInfo
- Publication number
- KR19990062041A KR19990062041A KR1019970082349A KR19970082349A KR19990062041A KR 19990062041 A KR19990062041 A KR 19990062041A KR 1019970082349 A KR1019970082349 A KR 1019970082349A KR 19970082349 A KR19970082349 A KR 19970082349A KR 19990062041 A KR19990062041 A KR 19990062041A
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- semiconductor chip
- module
- shiobi
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005538 encapsulation Methods 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- WEJZHZJJXPXXMU-UHFFFAOYSA-N 2,4-dichloro-1-phenylbenzene Chemical compound ClC1=CC(Cl)=CC=C1C1=CC=CC=C1 WEJZHZJJXPXXMU-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- KTXUOWUHFLBZPW-UHFFFAOYSA-N 1-chloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C=C(Cl)C=CC=2)=C1 KTXUOWUHFLBZPW-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 시오비 모듈 및 그 제조방법에 관한 것으로, 종래에는 수개의 패키지를 별도로 먼저 제작하고 난 다음에, 그 각각의 패키지를 피시비에 얹어 실장하는 과정을 거쳐야 하므로, 공정자체가 복잡함은 물론 공정시간이 길어져 생산성이 저하되거나 또는 상기 시오비 모듈의 구조를 보더라도, 반도체 칩이 피히비의 회로층을 연결하는 신호선의 길이가 길어 전기적 특성이 저하되는 문제점이 있었던 바, 본 발명에서는 회로선이 노출되도록 몰딩공이 다수개 형성되는 피시비 기판과, 상기 회로선이 패드에 결합되도록 피시비 기판의 일측면에 부착되는 반도체 칩과, 상기 회로선을 외부로부터 보호하기 위하여 몰딩공에 채워지는 봉지부로 이루어지는 것으로, 피시비 기판의 회로선을 곧바로 반도체 칩의 패드에 각각 연결함으로써, 상기 시오비의 구조가 단순하여 공정이 용이하고 그 공정시간도 짧아 생산성이 향상되는 것은 물론, 반도체 칩과 피시비를 연결하는 신호선의 길이를 최소한으로 하여 전기적 특성이 향상되는 효과가 있다.
Description
본 발명은 수개의 패키지가 하나의 피시비에 실장된 시오비(COB; Chip On Board) 모듈에 관한 것으로, 특히 반도체 칩을 피시비에 직접 부착하는 반도체 시오비 모듈 및 그 제조방법에 관한 것이다.
일반적으로 패키지를 고용량화하기 위하여는 수개의 패키지를 적층하거나 또는 수개의 패키지를 하나의 피시비에 실장하여 단품인 시오비를 이루도록 하는데, 도 1은 상기 시오비에 실장되는 통상저인 비지에이 패키지를 보인 종단면도이다.
이에 도시된 바와 같이 종래의 비지에이 패키지는, 소정의 회로가 형성된 폴리 이미드 테이프(1)의 상면에는 그 테이프(1) 및 후술할 칩의 열 변형량을 흡수하기 위한 일러스토머(Elastomer)2)가 부착되고, 그 일러스토머(2)의 상면에는 반도체 칩(3)이 부착되며, 상기 폴리 이미드 테이프(1)의 회로에는 동합금의 신호선(4)의 일단이 연결되고, 그 신호선(4)의 타단은 상기 반도체 칩(3)의 저면에 형성된 패드(3a)에 연결되며, 그 신호선(4)을 외부의 충격으로부터 보호하기 위한 에폭시(5)가 가장자리에 몰딩되고, 상기 폴리 이미드 테이프(1)의 회로와 연통되는 비아홀(미부호)에는 솔더볼(6)이 용융 형성되어 있다.
상기와 같은 비지에이 패키지를 이용하여 시오비 모듈을 제조하는 과정은 다음과 같다.
즉, 소정의 회로층(미도시)이 형성된 피시비(7)의 상면에 각 단품 패키지(P)의 솔더볼(6)이 회로층(미부호)에 부착되도록 얹고, 이어서 열을 가하여 솔더볼(6)이 용융되면서 피시비(7)의 회로층(미부호)과 패키지(P)의 반도체 칩(3)이 전기적으로 연결되도록 하는 리플로우 공정을 진행하게 되는 것이었다.
그러나, 상기와 같은 종래의 시오비 모듈에 있어서는, 수개의 패키지(P)를 별도로 제작하고 난 다음에, 그 각각의 패키지(P)를 피시비(7)에 얹어 실장하는 과정을 거쳐야 하므로, 공정자체가 복잡함은 물론 공정시간이 길어져 생산성이 저하되는 문제점이 있었다.
또한, 상기 시오비 모듈의 구조를 보더라도, 반도체 칩(3)이 피시비(7)의 회로층(미부호)을 연결하는 신호서(4)의 길이가 길어 전기적 특성이 저하되는 문제점도 있었다.
따라서, 본 발명은 상기와 같은 종래의 시오비 모듈 및 그 제조방법이 가지는 문제점을 감안하여 안출한 것으로, 구조가 단순하여 공정이 용이하고 그 공정시간도 짧아 생산성을 향상시킬 수 있는 시오비 모듈 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 반도체 칩과 피시비를 연결하는 신호선의 길이를 최소한으로 하여 전기적 특성이 높은 시오비 모듈 및 그 제조방법을 제공하려는데 그 목적이 있다.
제1도는 종래 시오비 모듈의 패캐지를 보인 종단면도.
제2a 및 제2b도는 종래 시오비 모듈을 보인 평면도 및 종단면도.
제3도는 본 발명에 의한 시오비 모듈의 일부를 보인 종단면도.
제4a 내지 제4e도는 본 발명에 의한 시오비 모듈을 제조하는 과정을 보인 평면도 및 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 피시비 11a : 신호선
11b : 몰딩공 12 : 반도체 칩
13 : 봉지부 14 : 일러스토머
이와 같은 본 발명의 목적을 달성하기 위하여, 회로선이 노출도도록 몰딩공이 다수개 형성되는 피시비 기판과, 상기 회로선이 패드에 결합되도록 피시비 기판의 일측면에 부착되는 반도체 칩과, 상기 회로선을 외부로부터 보호하기 위하여 몰딩공에 채워지는 봉지부로 구성되는 것을 특징으로 하는 반도체 시오비 모듈이 제공된다. 또한, 소정의 피시비 기판에 몰딩공을 형성하고, 그 각 몰딩공마다에 회로선을 노출시키는 단계와; 상기 피시비 기판에 일러스토머를 부착하는 단계와; 상기 회로선이 각각 칩 패드에 연결되도록 하여 반도체 칩을 일러스토머의 타면에 부착시키는 단계와; 상기 회로선의 단선을 방지하도록 몰딩공에 절연물질을 채워 봉지부를 형성하는 단계로 수행함으로써, 본 발명에 의한 반도체 시오비 모듈을 제조할 수 있게 되는 것이다.
이하, 본 발명에 의한 반도체 시오비 모듈 및 그 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
도 3은 본 발명에 의한 시오비 모듈의 일부를 보인 종단면도이고, 도 4a 내지 도 4e는 본 발명에 의한 시오비 모듈을 제조하는 과정을 보인 평면도 및 종단면도이다.
이에 도시된 바와 같이 본 발명에 의한 반도체 시오비는, 회로선(11a)이 노출되도록 몰딩공(11b)이 다수개 형성되는 피시비 기판(11)과, 상기 회로선(11a)이 패드(미도시)에 결합되도록 피시비 기판(11)의 일측면에 부착되는 반도체 칩(12)과, 상기 회로선(11a)을 외부로부터 보호하기 위하여 몰딩공(11b)에 채워지는 봉지부(13)로 구성된다.
상기 피시비 기판(11)과 반도체 칩(12)의 사이에는 열 변형량을 흡수하기 위한 일러스토머(14)가 개재되는 것이 바람직하다.
여기서, 상기 반도체 칩(12)이 부착되는 부위가 일러스토머(14)에 의해 지나치게 융기되지 않도록 하기 위하여 피시비 기판(11)에 칩 안착부(미부호)를 형성하는 것이 바람직하다.
상기와 같은 본 발명에 의한 반도체 시오비 모듈을 제조하는 과정은 도 4a 내지 도 4e에 도시된 바와 같다.
즉, 소정의 피시비 기판(11)에 몰딩공(11b)을 형성하고, 그 각 몰딩공(11b)마다에 회로선(11a)을 노출시키며, 상기 피시비 기판(11)의 일측면에 일러스토머(14)를 부착하고, 상기 회로선(11a)이 각각 칩 패드(미부호)에 연결되도록 하여 반도체 칩(12)을 일러스토머(14)의 타면에 부착시키며, 상기 회로선(11a)의 단선을 방지하도록 몰딩공(11b)에 절연물질을 채워 봉지부(13)를 형성하는 단계로 수행한다.
이와 같이, 별도의 패키지 단품을 제작하지 않고, 대신에 반도체 칩을 피시비 기판(11)에 직접 부착하므로, 공정시간을 단축할 수 있게 되는 것은 물론, 종래에 단품의 패키지를 제조하기 위하여 사용되던 폴리 이미드 테이프 및 솔더볼을 사용하지 않게 되어 생산비용이 절감되는 것이다.
또한, 피시비 기판의 회로선을 곧바로 반도체 칩의 패드에 연결하게 되어 회로선의 길이가 짧아짐에 따라 전기적 특성이 향상되는 것은 물론, 시오비의 소형화 및 경량화가 가능하게 되는 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 시오비 모듈 및 그 제조방법은, 회로선이 노출되도록 몰딩공이 다수개 형성되는 피시비 기판과, 상기 회로선이 패드에 결합되도록 피시비 기판의 일측면에 부착되는 반도체 칩과, 상기 회로선을 외부로부터 보호하기 위하여 몰딩공에 채워지는 봉지부로 이루어지는 것으로, 피시비기판의 회로선을 곧바로 반도체 칩의 패드에 각각 연결함으로써, 상기 시오비의 구조가 단순하여 공정이 용이하고 그 공정시간도 짧아 생산성이 향상되는 것은 물론, 반도체 칩과 피시비를 연결하는 신호선의 길이를 최소한으로 하여 전기적 특성이 향상되는 효과가 있다.
Claims (3)
- 회로선이 노출되도록 몰딩공이 다수개 형성되는 피시비 기판과, 상기 회로선이 패드에 결합되도록 피시비 기판의 일측면에 부착되는 반도체 칩과, 상기 회로선을 외부로부터 보호하기 위하여 몰딩공에 채워지는 봉지부로 구성되는 것을 특징으로 하는 반도체 시오비 모듈.
- 제1항에 있어서, 상기 피시비 기판과 반도체 칩의 사이에는 열 변형량을 흡수하기 위한 일러스토머가 개재되는 것을 특징으로 하는 반도체 시오비 모듈.
- 소정의 피시비 기판에 몰딩공을 형성하고, 그 각 몰딩공마다에 회로선을 노출시키는 단계와; 상기 피시비 기판에 일러스토머를 부착하는 단계와; 상기 회로선이 각각 칩 패드에 연결되도록 하여 반도체 칩을 일러스토머의 타면에 부착시키는 단계와; 상기 회로선의 단선을 방지하도록 몰딩공에 절연물질을 채워 봉지부를 형성하는 단계로 수행함을 특징으로 하는 반도체 시오비 모듈 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082349A KR100273269B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체 시오비 모듈 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082349A KR100273269B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체 시오비 모듈 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990062041A true KR19990062041A (ko) | 1999-07-26 |
| KR100273269B1 KR100273269B1 (ko) | 2001-01-15 |
Family
ID=40749329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970082349A KR100273269B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체 시오비 모듈 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100273269B1 (ko) |
-
1997
- 1997-12-31 KR KR1019970082349A patent/KR100273269B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100273269B1 (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10034372B1 (en) | Stackable via package and method | |
| US5789811A (en) | Surface mount peripheral leaded and ball grid array package | |
| JP3779789B2 (ja) | 半導体装置およびその製造方法 | |
| US7667338B2 (en) | Package with solder-filled via holes in molding layers | |
| US6563217B2 (en) | Module assembly for stacked BGA packages | |
| US5362679A (en) | Plastic package with solder grid array | |
| US9093486B2 (en) | Molded leadframe substrate semiconductor package | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| KR19990085107A (ko) | 반도체칩 패키지 및 그 제조방법 | |
| JP2812238B2 (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| KR0127737B1 (ko) | 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| US20050064630A1 (en) | Method for producing a protection for chip edges and system for the protection of chip edges | |
| KR100273269B1 (ko) | 반도체 시오비 모듈 및 그 제조방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100444170B1 (ko) | 반도체패키지 | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| KR19990065599A (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100225238B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
| KR19980025622A (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
| KR100674502B1 (ko) | Ｂｌｐ형 반도체 칩 패키지 | |
| KR20020057358A (ko) | 멀티칩 모듈 패키지 및 제조방법 | |
| KR20000011420U (ko) | 적층형 반도체 패키지 | |
| US20030116846A1 (en) | Stacked structure of a ball grid array (BGA) integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |