KR19990057281A - METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR - Google Patents
METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR Download PDFInfo
- Publication number
- KR19990057281A KR19990057281A KR1019970077330A KR19970077330A KR19990057281A KR 19990057281 A KR19990057281 A KR 19990057281A KR 1019970077330 A KR1019970077330 A KR 1019970077330A KR 19970077330 A KR19970077330 A KR 19970077330A KR 19990057281 A KR19990057281 A KR 19990057281A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- dielectric constant
- forming
- low dielectric
- constant material
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 금속배선 형성방법에 관하여 개시한다. 본 발명의 금속배선 형성방법은 하부 구조물 상에 금속층을 형성하는 단계와, 이 금속층을 식각함으로써 다수의 금속선을 형성하는 단계와, 이상의 결과물을 H2O 플라즈마로 처리함으로써 식각과정에 따른 잔류염소를 제거함과 동시에 금속선 표면에 얇은 금속산화막을 형성하는 단계 및 이 금속산화막 상에 저유전율 물질을 증착하여 저유전율 물질층을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 있어서 상기 H2O 플라즈마는 0.1-0.5%의 H2SO4를 포함할 수 있으며, 금속산화막의 두께를 50-100Å 정도로 하는 것이 바람직하다. 이와 같은 본 발명에 의하면, 별도의 장치 없이도 금속 식각공정 후에 잔류하는 염소성분을 신속히 제거하여 금속의 부식을 방지함으로써 제품의 신뢰성을 높일 수 있으며, 저유전율 물질에 비해 상대적으로 높은 유전율을 가진 산화막이 저유전율 물질의 공간을 차지함으로써 발생하는 저유전율 물질의 효율감소를 방지할 수가 있다.A method of forming a metal wiring of a semiconductor device will be described. The metal wiring forming method of the present invention includes the steps of forming a metal layer on a lower structure, forming a plurality of metal lines by etching the metal layer, and treating the resultant with an H 2 O plasma to remove residual chlorine Forming a thin metal oxide film on the surface of the metal line and depositing a low dielectric constant material on the metal oxide film to form a low dielectric constant material layer. In the present invention, the H 2 O plasma may contain 0.1-0.5% of H 2 SO 4 , and the thickness of the metal oxide layer is preferably about 50-100 Å. According to the present invention, the chlorine component remaining after the metal etching process can be quickly removed to prevent corrosion of the metal, thereby enhancing the reliability of the product. Also, an oxide film having a relatively high dielectric constant It is possible to prevent a reduction in the efficiency of the low dielectric constant material caused by occupying the space of the low dielectric constant material.
Description
본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 특히 논리소자에서 요구되는 저유전율 물질의 효율을 높이고 금속배선의 부식을 방지하기 위한 금속배선의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a metal wiring forming method of a semiconductor device, and more particularly, to a metal wiring forming method for improving the efficiency of a low dielectric constant material required in a logic device and preventing corrosion of metal wiring.
반도체 장치를 제조하는 가장 일반적인 방법으로 패턴이 형성된 포토레지스트(Photoresist)를 이용하여 마스크에 의해 커버되지 않은 부분을 선택적으로 제거하는 식각(Etching)공정이 행해진다. 특히 알루미늄(Al) 등의 금속에 대하여는 주로 RIE(Reactive Ion Etching) 방식의 건식식각을 하게 되며, 이 경우 사용되는 가스는 통상 Cl2, BCl3, CCl4등의 염소(Chlorine)계 가스이다.As a most general method of manufacturing a semiconductor device, an etching process for selectively removing a portion not covered by a mask is performed using a patterned photoresist. Particularly, a metal such as aluminum (Al) is subjected to dry etching mainly by RIE (Reactive Ion Etching) method. In this case, the gas used is typically a chlorine-based gas such as Cl 2 , BCl 3 or CCl 4 .
이러한 금속 식각공정이 완료된 다음에는 주가스인 Cl이 사이드월 폴리머(Side-Wall Polymer)나 포토레지스트에 잔류하여 Al 등의 금속을 부식하는 주원인이 된다. 따라서 금속의 식각후에는 포토레지스트와 함께 잔류염소를 제거하는 이른바 후처리(Post-Treatment)가 매우 중요하다.After the metal etching process is completed, the main gas Cl remains in the side-wall polymer or the photoresist, thereby causing corrosion of metal such as Al. Therefore, post-treatment of removal of residual chlorine with photoresist after metal etching is very important.
종래에는 상기 잔류염소의 제거가 금속 식각의 마지막 공정에서 순수로 처리되며, 이러한 방법은 순수를 공급하기 위한 별도의 장치를 필요로 하여 비용의 증대를 초래하였다. 또한 식각 챔버에서 순수공급장치로 이동하는 동안에 잔류염소와 금속선이 반응하여 진행성 부식(Corrosion)을 일으킨다는 문제점이 있었다.Conventionally, the removal of the residual chlorine is treated with pure water in the last step of metal etching, and this method requires a separate device for supplying pure water, resulting in an increase in cost. In addition, there is a problem that the residual chlorine reacts with the metal wire during the movement from the etching chamber to the pure water supply device, leading to progressive corrosion.
한편 논리소자(Logic Device) 등의 반도체 장치에서는 금속선의 상부에 저유전율을 가진 물질을 증착하여 절연막을 형성하며, 이 경우 금속선의 보호를 위해 금속선과 저유전율 물질 사이에 산화막을 형성한다. 이러한 반도체 금속배선에서의 절연막 및 보호막 증착방법은 출원공고 제95-4841의 특허공보에 그 일례가 개시되어 있다.On the other hand, in a semiconductor device such as a logic device, a material having a low dielectric constant is deposited on a metal line to form an insulating film. In this case, an oxide film is formed between the metal line and the low dielectric constant material in order to protect the metal line. An example of such an insulating film and a method for depositing a protective film in a semiconductor metal wiring is disclosed in Japanese Patent Application No. 95-4841.
도 1은 종래의 반도체 장치의 금속배선 형성방법의 일례를 설명하기 위한 단면도이다. 먼저 하부 구조물(10)상에 금속층을 형성한 후, 상기 금속층을 식각함으로써 금속선(20)을 형성한다. 이어서 감압산화막 증착방법(LPCVD) 또는 상압산화막 증착방법(APCVD)을 통하여 산화막(30)을 형성한 후 저유전율 물질을 증착함으로써 저유전율 물질층(40)을 순차적으로 형성한다. 여기서 금속선(20)과 저유전율 물질층(40) 사이의 산화막(30)은 금속의 힐록현상(Hillock)을 방지하기 위해 일정 두께(1000Å) 이상으로 형성하게 된다.1 is a cross-sectional view for explaining an example of a method of forming a metal wiring of a conventional semiconductor device. First, a metal layer is formed on the lower structure 10, and then the metal layer is etched to form the metal line 20. [ Then, an oxide film 30 is formed by a low pressure oxidation film deposition method (LPCVD) or an atmospheric pressure oxide film deposition method (APCVD), and a low dielectric constant material layer 40 is sequentially formed by depositing a low dielectric constant material. Here, the oxide film 30 between the metal line 20 and the low dielectric constant material layer 40 is formed to have a thickness of 1000 Å or more to prevent the metal from hillocking.
그러나, 상술한 바와 같은 종래의 반도체 장치의 금속배선 형성방법에 의하면, 저유전율 물질에 비해 상대적으로 높은 유전율을 가진 산화막이 저유전율 물질이 차지하는 공간을 감소시킨다는 문제점을 초래한다. 이러한 저유전율 물질의 효율 감소는 특히 선폭 0.25㎛ 이하의 논리소자의 경우 더욱 치명적인 것이 된다.However, according to the conventional method of forming a metal wiring of a semiconductor device as described above, an oxide film having a relatively high permittivity relative to a low permittivity material reduces the space occupied by the low permittivity material. The reduction of the efficiency of such a low dielectric constant material becomes even more fatal in the case of a logic element having a line width of 0.25 탆 or less.
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하고자 하는 것으로 본 발명의 목적은 별도의 장치 없이도 금속 식각공정 후 잔류염소를 신속히 제거하여 금속의 부식을 방지함과 동시에 0.25㎛ 이하의 논리소자에서 요구되는 저유전율 물질의 증착시 금속선의 보호를 위해 별도로 산화막을 형성할 필요가 없는 반도체 장치의 금속배선 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a method of removing chlorine after a metal etching process, And a method of forming a metal wiring of a semiconductor device which does not need to separately form an oxide film in order to protect a metal line upon deposition of a required low dielectric constant material.
본 발명의 또다른 목적은 저유전율 물질에 비해 상대적으로 높은 유전율을 가진 산화막에 의한 저유전율 물질의 효율감소를 방지하는 반도체 장치의 금속배선 형성방법을 제공하는 데 있다.It is another object of the present invention to provide a method of forming a metal wiring of a semiconductor device that prevents reduction of efficiency of a low dielectric constant material by an oxide film having a relatively high dielectric constant as compared with a low dielectric constant material.
도 1은 종래의 반도체 장치의 금속배선 형성방법을 설명하기 위한 단면도이고,1 is a cross-sectional view for explaining a method of forming a metal wiring of a conventional semiconductor device,
도 2는 본 발명에 따른 반도체 장치의 금속배선 형성방법을 설명하기 위한 단면도이며,2 is a cross-sectional view illustrating a method of forming a metal wiring of a semiconductor device according to the present invention,
도 3은 본 발명에 따른 공정이 진행되는 챔버를 나타내는 개략도이다.3 is a schematic view showing a chamber in which a process according to the present invention is carried out.
* 도면의 주요 부분에 대한 부호의 설명 *Description of the Related Art [0002]
10, 110 : 하부구조물 20, 120 : 금속선10, 110: substructure 20, 120: metal wire
30 : 산화막 130 : 금속산화막30: oxide film 130: metal oxide film
40, 140: 저유전율 물질층40, 140: low permittivity material layer
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속배선 형성방법은 하부 구조물 상에 금속층을 형성하는 단계와;According to an aspect of the present invention, there is provided a method of forming a metal line in a semiconductor device, the method comprising: forming a metal layer on a lower structure;
상기 금속층을 식각함으로써 다수의 금속선을 형성하는 단계와;Forming a plurality of metal lines by etching the metal layer;
상기 결과물을 H2O 플라즈마로 처리함으로써 식각과정에 따른 잔류염소를 제거함과 동시에 상기 금속선 표면에 얇은 금속산화막을 형성하는 단계; 및Treating the resultant with an H 2 O plasma to remove residual chlorine from the etching process and forming a thin metal oxide film on the surface of the metal line; And
상기 금속산화막 상에 저유전율 물질을 증착하여 저유전율 물질층을 형성하는 단계를 포함하는 것을 특징으로 한다.And depositing a low dielectric constant material on the metal oxide layer to form a low dielectric constant material layer.
본 발명에 있어서 상기 H2O 플라즈마는 0.1-0.5%의 H2SO4를 포함하는 것이 바람직하다.In the present invention, it is preferable that the H 2 O plasma contains 0.1-0.5% of H 2 SO 4 .
또한 본 발명에 있어서 상기 금속산화막의 두께는 50-100Å 정도가 바람직하다.In the present invention, the thickness of the metal oxide film is preferably about 50-100 Å.
본 발명에 따른 반도체 장치의 금속배선 형성방법은 상기한 플라즈마 처리가 포토레지스트 스트립 챔버내에서 인시튜로 행해지는 것을 또한 특징으로 한다.The method of forming a metallization of a semiconductor device according to the present invention is further characterized in that the plasma treatment described above is performed in situ in a photoresist strip chamber.
본 발명에 따른 반도체 장치의 금속배선 형성방법에 의하면, 종래의 경우에 있어서의 순수공급장치와 같은 별도의 장치 없이도 금속 식각공정 후에 잔류하는 염소성분을 신속히 제거하여 금속의 부식을 방지할 수 있으며, 저유전율 물질에 비해 상대적으로 높은 유전율을 가진 산화막이 저유전율 물질의 공간을 차지함으로써 발생하는 저유전율 물질의 효율감소 또한 방지할 수가 있다.According to the method of forming a metal wiring of a semiconductor device according to the present invention, it is possible to rapidly remove chlorine components remaining after a metal etching process without any separate device such as a pure water supply device in a conventional case, It is possible to prevent the reduction of the efficiency of the low dielectric constant material which is caused by occupying the space of the low dielectric constant material with the oxide film having the relatively higher dielectric constant than the low dielectric constant material.
본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 장치의 금속배선 형성방법을 설명하기 위한 단면도이고, 도 3은 본 발명에 따른 공정이 진행되는 챔버를 개략적으로 나타내는 도면이다.FIG. 2 is a cross-sectional view illustrating a method of forming a metal wiring of a semiconductor device according to the present invention, and FIG. 3 is a view schematically showing a chamber in which a process according to the present invention is performed.
먼저, 도 2의 반도체 기판인 하부 구조물(110)상에 Al의 금속층을 형성한 후, 상기 금속층을 식각함으로써 금속선(120)을 형성하는 과정은 종래의 경우와 대체로 동일하다. 본 실시예에서는 금속층을 식각하는 방법으로 RIE 타입의 통상적인 건식식각법이 선택되었다. 또한 상기 하부구조물은 반도체 기판 뿐만 아니라 이층 또는 다층의 금속배선의 경우에 있어서 하부층의 절연막 등이 될 수도 있음은 명백하다.First, the process of forming the metal line 120 by forming the metal layer of Al on the lower structure 110, which is the semiconductor substrate of FIG. 2, and then etching the metal layer is substantially the same as the conventional case. In this embodiment, a conventional dry etching method of RIE type was selected as a method of etching the metal layer. It is also apparent that the lower structure may be not only a semiconductor substrate but also an insulating film of a lower layer in the case of two-layer or multi-layer metal wiring.
이어서 도 3의 포토레지스트 스트립(Photoresist Strip) 챔버(C)내에서 0.3% 정도의 미량의 H2SO4를 포함하는 H2O 플라즈마(P)를 형성하고 이를 상기한 공정의 결과물이 놓인 웨이퍼(W)에 공급하였다. 이때 상기 H2O 플라즈마(P)내의 수소이온(H+)은 다음과 같이 상기한 식각공정의 결과 발생한 잔류염소와 반응하여 기체상태의 HCl로 되어 증발하였다.Then, an H 2 O plasma (P) containing a trace amount of H 2 SO 4 of about 0.3% is formed in the photoresist strip chamber (C) of FIG. 3, W). At this time, the hydrogen ion (H + ) in the H 2 O plasma (P) reacts with the residual chlorine generated as a result of the above etching process as follows to evaporate into gaseous HCl.
이를 위하여 본 실시예에서는 웨이퍼의 온도를 HCl의 비등점 이상으로 유지하였다.For this purpose, the temperature of the wafer was kept at or above the boiling point of HCl in this embodiment.
한편 상기 H2O 플라즈마(P)내의 산소이온(O2-)은 상기 금속선(120)과 반응하여 상기 금속선(120)의 표면에 얇은 Al2O3의 금속산화막(130)을 형성하였으며, 여기서 상기 금속산화막(130)의 두께는 80Å 정도로 측정되었다. 이때 상기 H2O 플라즈마(P)내에 미량 포함된 H2SO4성분이 상기 금속선(120)의 표면을 부식시키면서 상기 금속산화막(130)의 형성을 촉진하는 것으로 나타났으며, 이상의 H2O 플라즈마 처리는 포토레지스트 스트립 챔버(C)내에서 포토레지스트의 제거공정 직후에 인시튜(In-Situ)로 행해졌다.On the other hand, oxygen ions O 2- in the H 2 O plasma P react with the metal line 120 to form a thin metal oxide film 130 of Al 2 O 3 on the surface of the metal line 120, The thickness of the metal oxide film 130 was measured to be about 80 ANGSTROM. At this time, the H 2 O plasma trace comprising a H 2 SO 4 component was found to be that, while corrosion of the surface of the metal wire 120, facilitate the formation of the metal oxide film 130, the more H 2 O plasma in the (P) The processing was performed in-situ immediately after the removal of the photoresist in the photoresist strip chamber (C).
다음 단계로는 상기 금속선(120)이 없는 부분의 하부구조물(110)과 상기 금속산화막(130) 상에 종래의 경우와 같은 방법으로 저유전율 물질을 증착하여 저유전율 물질층(140)을 형성함으로써 금속배선을 완성하였다.In the next step, a low dielectric constant material layer 140 is formed by depositing a low dielectric constant material on the lower structure 110 where the metal line 120 is not present and the metal oxide film 130 in the same manner as the conventional case Metal wiring was completed.
상술한 바와 같이 본 발명에 따른 반도체 장치의 금속배선 형성방법에 의하면, 별도의 장치 없이도 금속 식각공정 후에 잔류하는 염소성분을 신속히 제거하여 금속의 부식을 방지함으로써 제품의 신뢰성을 높일 수 있다. 뿐만 아니라 0.25㎛ 이하의 논리소자에서 요구되는 저유전율 물질의 증착시 금속선의 보호를 위해 별도로 산화막을 형성할 필요도 없다.As described above, according to the method for forming a metal wiring of a semiconductor device according to the present invention, the chlorine component remaining after the metal etching process can be quickly removed to prevent corrosion of the metal, thereby enhancing the reliability of the product. In addition, it is not necessary to separately form an oxide film for protecting the metal line when depositing a low dielectric constant material required for a logic device of 0.25 탆 or less.
또한 본 발명에 따른 반도체 장치의 금속배선 형성방법에 의하면, 저유전율 물질에 비해 상대적으로 높은 유전율을 가진 산화막이 저유전율 물질의 공간을 차지함으로써 발생하는 저유전율 물질의 효율감소를 방지할 수가 있다.According to the method for forming a metal wiring of a semiconductor device according to the present invention, it is possible to prevent a reduction in the efficiency of a low dielectric constant material, which is caused by occupying a space of a low dielectric constant material with an oxide film having a relatively high dielectric constant as compared with a low dielectric constant material.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077330A KR19990057281A (en) | 1997-12-29 | 1997-12-29 | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077330A KR19990057281A (en) | 1997-12-29 | 1997-12-29 | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990057281A true KR19990057281A (en) | 1999-07-15 |
Family
ID=66171633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077330A KR19990057281A (en) | 1997-12-29 | 1997-12-29 | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990057281A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675895B1 (en) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | Metal interconnection of semiconductor device and method of fabricating the same |
| KR100721243B1 (en) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | Method of forming metal line for semiconductor device |
-
1997
- 1997-12-29 KR KR1019970077330A patent/KR19990057281A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675895B1 (en) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | Metal interconnection of semiconductor device and method of fabricating the same |
| US7745323B2 (en) | 2005-06-29 | 2010-06-29 | Hynix Semiconductor Inc. | Metal interconnection of a semiconductor device and method of fabricating the same |
| KR100721243B1 (en) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | Method of forming metal line for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| US6221780B1 (en) | Dual damascene flowable oxide insulation structure and metallic barrier | |
| US5650356A (en) | Method for reducing corrosion in openings on a semiconductor wafer | |
| US5863834A (en) | Semiconductor device and method of manufacturing the same | |
| KR970001203B1 (en) | Etching method of polysilicon film | |
| US20030203157A1 (en) | Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication | |
| US6214725B1 (en) | Etching method | |
| KR19990057281A (en) | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR100262506B1 (en) | Manufacturing method for semiconductor device | |
| KR100441999B1 (en) | Method for forming an electric layer and an electric pattern in semiconductor device | |
| KR100347540B1 (en) | Method of eching an aluminium metal film | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| US6599841B2 (en) | Method for manufacturing a semiconductor device | |
| JPH05206082A (en) | Production of semiconductor device | |
| KR0141172B1 (en) | Method of forming metal counection | |
| KR100453956B1 (en) | Method for manufacturing metal line of semiconductor device | |
| KR100277935B1 (en) | Wiring Formation Method of Semiconductor Device | |
| KR950014943B1 (en) | Method of removing silicon residue formed by etching metal layer | |
| KR100203751B1 (en) | Semiconductor fabricating method | |
| KR100197531B1 (en) | Method of removing photoresistor for metal connection film formation | |
| KR20000027241A (en) | Method for forming metal wires of semiconductor devices | |
| KR100467817B1 (en) | Method for preventing metal corrosion of semiconductor | |
| KR100289656B1 (en) | Method of manufacturing semiconductor device | |
| KR100300860B1 (en) | Method for forming aluminum metal wire of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |