KR19990051900A - Metal wiring formation method of semiconductor device - Google Patents
Metal wiring formation method of semiconductor device Download PDFInfo
- Publication number
- KR19990051900A KR19990051900A KR1019970071320A KR19970071320A KR19990051900A KR 19990051900 A KR19990051900 A KR 19990051900A KR 1019970071320 A KR1019970071320 A KR 1019970071320A KR 19970071320 A KR19970071320 A KR 19970071320A KR 19990051900 A KR19990051900 A KR 19990051900A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- tantalum
- semiconductor device
- metal wiring
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속 배선의 장벽 금속층(barrier metal layer)을 이온화된 금속 플라즈마 스퍼터링(ionized metal plasma sputtering) 방식으로 탄탈륨(Ta) 및 탄탈륨 나이트라이드(TaN)를 순차적으로 증착 하여 형성하므로, 금속 이온의 확산을 효과적으로 억제하여 금속 이온이 실리콘(Si)과 실리콘 옥사이드(SiO2) 안으로 급속도로 확산하여 생기는 접합부 스파이킹(junction spiking) 등의 결함(fail)을 줄일 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings of a semiconductor device, wherein tantalum (Ta) and tantalum nitride (TaN) are formed by ionizing metal plasma sputtering of a barrier metal layer of a metal wiring. Since it is formed by depositing sequentially, it effectively suppresses diffusion of metal ions to reduce defects such as junction spiking caused by the rapid diffusion of metal ions into silicon (Si) and silicon oxide (SiO 2 ). A metal wiring formation method of the semiconductor element which can be provided.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선 형성시에 금속 이온의 확산을 효과적으로 억제하여 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, to a method for forming metal wirings in semiconductor devices that can effectively suppress diffusion of metal ions at the time of forming metal wirings, thereby improving the electrical characteristics and reliability of the devices.
일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다. 금속 배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다. 따라서, 반도체 소자의 초고집적화를 실현하기 위해, 금속 배선의 대체 재료에 대한 개발 및 미세 선폭을 갖는 금속 배선의 형성에 대한 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있다. 이러한 물질로 금속 배선을 형성할 때, 금속 이온이 확산되는 것을 방지하기 위해 장벽 금속층(barrier metal layer)을 적용하고 있다. 장벽 금속층으로 널리 사용되고 있는 것은 티타늄(Ti)과 티타늄 나이트라이드(TiN)의 적층 구조이다. 티타늄층은 점착 특성을 높이기 위해 사용되고, 티타늄 나이트라이드층은 금속 이온의 확산을 방지하기 위해 사용된다. 이러한 티타늄층/티타늄 나이트라이드층으로 된 장벽 금속층은 알루미늄등과 같은 비교적 확산 능력이 부족한 금속 배선에서는 확산 장벽으로서 충분한 역할을 하였으나, 확산 능력이 뛰어난 구리 금속 배선에는 확산 장벽으로서 미흡한 점이 있다. 따라서, 소자의 고집적화 및 신뢰성 확보를 위해서는 확산 장벽 능력이 더욱 우수한 장벽 금속층을 필요로 하고 있다.In general, in the manufacture of semiconductor devices, metal wires are used to electrically connect between devices and devices or between wires and wires. Although aluminum (Al) or tungsten (W) is widely used as a metal wiring material, its low melting point and high resistivity make it difficult to apply to ultra-high density semiconductor devices. Therefore, in order to realize ultra-high integration of semiconductor devices, there is a need for development of alternative materials for metal wiring and the formation of metal wiring having a fine line width. Alternative materials include copper (Cu), gold (Au), silver (Ag), cobalt (Co), chromium (Cr), nickel (Ni), and the like. When forming a metal wiring with such a material, a barrier metal layer is applied to prevent the diffusion of metal ions. Widely used as a barrier metal layer is a laminated structure of titanium (Ti) and titanium nitride (TiN). The titanium layer is used to enhance the adhesion property, and the titanium nitride layer is used to prevent the diffusion of metal ions. Such a barrier metal layer made of a titanium layer / titanium nitride layer has a sufficient role as a diffusion barrier in a metal wire that is relatively low in diffusion, such as aluminum, but lacks a diffusion barrier in a copper metal wire having excellent diffusion. Therefore, in order to achieve high integration and reliability of the device, a barrier metal layer having excellent diffusion barrier capability is required.
따라서, 본 발명은 금속 배선 형성시에 금속 이온의 확산을 효과적으로 억제하여 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring of a semiconductor device that can effectively suppress the diffusion of metal ions at the time of forming the metal wiring to improve electrical characteristics and reliability of the device.
이러한 목적을 달성하기 위한 본 발명의 금속 배선 형성 방법은 콘택홀이 형성된 기판이 제공되는 단계; 콘택홀을 포함한 전체 구조상에 탄탈륨층 및 탄탈륨 나이트라이드층을 순차적으로 형성하여 장벽 금속층을 형성하는 단계; 및 상기 장벽 금속층상에 금속층 증착 및 패터닝 공정으로 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Metal wire forming method of the present invention for achieving the above object comprises the steps of providing a substrate with a contact hole formed; Sequentially forming a tantalum layer and a tantalum nitride layer on the entire structure including the contact hole to form a barrier metal layer; And forming a metal wiring on the barrier metal layer by a metal layer deposition and patterning process.
도 1(a) 내지 도 1(c)는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
1: 기판 2: 층간 절연막1: substrate 2: interlayer insulating film
3: 콘택홀 4: 탄탈륨층3: contact hole 4: tantalum layer
5: 탄탈륨 나이트라이드층 6: 장벽 금속층5: tantalum nitride layer 6: barrier metal layer
7: 금속 배선7: metal wiring
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1(a) 내지 도 1(c)는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to an embodiment of the present invention.
도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1)상에 층간 절연막(2)을 형성하고, 층간 절연막(2)의 선택된 부분을 식각 하여 기판(1)이 노출되는 콘택홀(3)을 형성한다. 콘택홀(3)을 포함한 층간 절연막(2)상에 탄탈륨층(Ta; 4)을 형성한다.Referring to FIG. 1A, an interlayer insulating film 2 is formed on a substrate 1 having a structure for forming a semiconductor device, and selected portions of the interlayer insulating film 2 are etched to form a substrate 1. ) Forms a contact hole 3 exposed. A tantalum layer (Ta) 4 is formed on the interlayer insulating film 2 including the contact hole 3.
상기에서, 탄탈륨층(4)은 이온화된 금속 플라즈마 스퍼터링(ionized metal plasma sputtering) 방식으로 100 내지 300Å의 두께로 형성된다. 이때 바이어스 전압은 -10 내지 -20V를 인가하여 탄탈륨층(4)의 스텝 커버리지(step coverage)를 좋게 한다.In the above, the tantalum layer 4 is formed to a thickness of 100 to 300 kPa by an ionized metal plasma sputtering method. In this case, the bias voltage is applied to -10 to -20V to improve the step coverage of the tantalum layer 4.
도 1(b)를 참조하면, 탄탈륨층(4)상에 탄탈륨 나이트라이드층(TaN; 5)을 형성하여 이들 층(4 및 5)으로된 장벽 금속층(6)이 형성된다.Referring to FIG. 1 (b), a tantalum nitride layer (TaN) 5 is formed on the tantalum layer 4 to form a barrier metal layer 6 composed of these layers 4 and 5.
상기에서, 탄탈륨 나이트라이드층(5)은 이온화된 금속 플라즈마 스퍼터링 방식으로 300 내지 500Å의 두께로 형성된다. 이때 바이어스 전압은 -10 내지 -20V를 인가하여 탄탈륨 나이트라이드층(5)의 스텝 커버리지를 좋게 한다.In the above, the tantalum nitride layer 5 is formed to a thickness of 300 to 500 kV by an ionized metal plasma sputtering method. At this time, the bias voltage is applied to -10 to -20V to improve the step coverage of the tantalum nitride layer 5.
한편, 장벽 금속층(6)인 탄탈륨층(4)과 탄탈륨 나이트라이드층(5)은 인-시튜(in-situ)로 형성할 수 있는데, 탄탈륨 타겟을 이용하는 이온화된 금속 플라즈마 스퍼터링 방식으로 탄탈륨층(4)을 형성한 후, 질소 가스를 흘려주어 탄탈륨 나이트라이드층(5)이 형성된다.Meanwhile, the tantalum layer 4 and the tantalum nitride layer 5, which are the barrier metal layer 6, may be formed in-situ. The tantalum layer may be formed by an ionized metal plasma sputtering method using a tantalum target. After 4) is formed, a tantalum nitride layer 5 is formed by flowing nitrogen gas.
도 1(c)를 참조하면, 장벽 금속층(6)상에 금속층 증착 및 패터닝 공정으로 금속 배선(7)이 형성된다.Referring to FIG. 1C, a metal wiring 7 is formed on the barrier metal layer 6 by a metal layer deposition and patterning process.
상기에서, 금속 배선(7)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등을 재료로 하여 형성된다.In the above, the metal wiring 7 includes aluminum (Al), tungsten (W), copper (Cu), gold (Au), silver (Ag), cobalt (Co), chromium (Cr), nickel (Ni), and the like. It is formed from a material.
상술한 바와 같이, 본 발명은 확산 장벽 효과가 우수한 장벽 금속층을 형성하여 금속 이온의 확산을 효과적으로 억제하여 금속 이온이 실리콘(Si)과 실리콘 옥사이드(SiO2) 안으로 급속도로 확산하여 생기는 접합부 스파이킹(junction spiking) 등의 결함(fail)을 줄일 수 있으므로, 전도성이 우수한 장점이 있는 반면에, 확산 능력이 뛰어나므로 인해 결함을 유발시키는 단점을 갖는 구리 등과 같은 금속을 금속 배선 재료로 사용할 수 있어, 소자의 전기적 특성 및 소자의 신뢰성을 향상시킬 수 있고, 소자의 고집적화를 실현할 수 있게 한다.As described above, the present invention forms a barrier metal layer having an excellent diffusion barrier effect and effectively suppresses the diffusion of metal ions, thereby splicing junctions caused by rapid diffusion of metal ions into silicon (Si) and silicon oxide (SiO 2 ). Since it is possible to reduce defects such as junction spiking, there is an advantage in that the conductivity is excellent, whereas a metal such as copper having a disadvantage of causing defects due to excellent diffusion ability can be used as a metal wiring material. The electrical characteristics and the reliability of the device can be improved, and the high integration of the device can be realized.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970071320A KR19990051900A (en) | 1997-12-20 | 1997-12-20 | Metal wiring formation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970071320A KR19990051900A (en) | 1997-12-20 | 1997-12-20 | Metal wiring formation method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990051900A true KR19990051900A (en) | 1999-07-05 |
Family
ID=66091377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970071320A KR19990051900A (en) | 1997-12-20 | 1997-12-20 | Metal wiring formation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990051900A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100537320B1 (en) * | 2001-11-14 | 2005-12-16 | 미츠비시 쥬고교 가부시키가이샤 | Barrier metal film production apparatus and barrier metal film production method |
KR100591136B1 (en) * | 2005-05-27 | 2006-06-20 | 동부일렉트로닉스 주식회사 | Semiconductor device and method of manufacturing semiconductor device |
KR101127025B1 (en) * | 2004-12-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | Method for Forming Copper Line of Semiconductor Device |
-
1997
- 1997-12-20 KR KR1019970071320A patent/KR19990051900A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100537320B1 (en) * | 2001-11-14 | 2005-12-16 | 미츠비시 쥬고교 가부시키가이샤 | Barrier metal film production apparatus and barrier metal film production method |
KR101127025B1 (en) * | 2004-12-07 | 2012-03-26 | 매그나칩 반도체 유한회사 | Method for Forming Copper Line of Semiconductor Device |
KR100591136B1 (en) * | 2005-05-27 | 2006-06-20 | 동부일렉트로닉스 주식회사 | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0147682B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
KR100303221B1 (en) | Semiconductor devices | |
KR100559030B1 (en) | Copper metal wiring formation method of semiconductor device | |
KR19990051900A (en) | Metal wiring formation method of semiconductor device | |
KR970005684B1 (en) | Wiring method in semiconductor manufacturing | |
KR100283110B1 (en) | Metal wiring formation method of semiconductor device | |
JPH10229086A (en) | Semiconductor device and fabrication thereof | |
KR100445409B1 (en) | Method for forming metal line of semiconductor device by using lpcvd method and pecvd method | |
US20030119293A1 (en) | Method for forming fuse in semiconductor device | |
KR100197669B1 (en) | Forming method for metal wiring in semiconductor device | |
KR100268900B1 (en) | Method for forming metal line of semiconductor device the same | |
KR100462759B1 (en) | Metal line with a diffusion barrier and fabrication method thereof | |
KR100324020B1 (en) | Metal wiring formation method of semiconductor device | |
KR20070046376A (en) | Method of forming a copper wiring in a semiconductor device | |
KR20100036008A (en) | Method for forming metal wiring of semiconductor device | |
KR100517350B1 (en) | Method for fabricating hybrid metal interconnect | |
KR100190078B1 (en) | Structure of metal wiring layer & forming method thereof | |
KR100260817B1 (en) | Method for forming plug of semiconductor device | |
KR100387254B1 (en) | Method of manufacturing a metal wiring in a semiconductor device | |
KR100383756B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR100369352B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100236093B1 (en) | Structure of metal interconnector of semiconductor device and method of fabricating the same | |
KR100197665B1 (en) | Forming method for metal wiring in semiconductor device | |
KR100596898B1 (en) | Manufacturing method for metal line contact of semiconductor device | |
KR20000027708A (en) | Method for forming metal wire of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |