KR19990045243A - 집적 회로에서 금속 와이어를 제공하는 방법 - Google Patents

집적 회로에서 금속 와이어를 제공하는 방법 Download PDF

Info

Publication number
KR19990045243A
KR19990045243A KR1019980048469A KR19980048469A KR19990045243A KR 19990045243 A KR19990045243 A KR 19990045243A KR 1019980048469 A KR1019980048469 A KR 1019980048469A KR 19980048469 A KR19980048469 A KR 19980048469A KR 19990045243 A KR19990045243 A KR 19990045243A
Authority
KR
South Korea
Prior art keywords
seed layer
metal
copper
etchant
copper seed
Prior art date
Application number
KR1019980048469A
Other languages
English (en)
Other versions
KR100279323B1 (ko
Inventor
사이프리안 이메카 유조
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990045243A publication Critical patent/KR19990045243A/ko
Application granted granted Critical
Publication of KR100279323B1 publication Critical patent/KR100279323B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

반도체 기판상에 구리 시드층을 스퍼터 코팅(sputter coating)하고, 포토레지스트를 증착하고 패터닝하며, 포토레지스트의 개구부내에 금속을 전해 도금(electroplating) 또는 무전해 도금(electrolessly plating)을 수행하고, 나머지 포토레지스트를 벗겨내며, 전해 도금된 또는 무전해 도금된 금속에 대한 비율보다 높은 비율로 구리 시드층을 우선적으로 에칭시키는 에칭제로 구리 시드층을 에칭함으로써 집적 회로에 금속 와이어링(metal wiring)이 제공된다.

Description

집적 회로에서 금속 와이어를 제공하는 방법
본 발명은 집적 회로에서의 금속 와이어를 제조하는 공정에 관한 것으로, 보다 상세하게는 칩 상호접속 및 칩 패키징을 위한 구리 와이어링의 제조에 관한 것이다. 본 발명의 방법은 대머신(damascene) 유형의 기법 대신에 스루 마스크(thru-mask) 공정을 이용하여 큰 금속 피처(feature)내에서의 디싱(dishing) 및 비교적 큰 금속 피처에 인접한 절연체의 침식에 의한 문제점을 방지한다.
반도체 칩을 금속배선(metalizing)하기 위해 다양한 기법이 연구되고 사용되어 왔다. 이러한 방법으로는 리프트-오프(lift-off) 공정, 스루-마스크 공정, 금속 RIE, 금속과 절연체 대머신, 상기한 방법의 다양한 조합이 있다. 리프트-오프 및 스루-마스크 방법은 칩 패키징시에 전형적으로 얻어지는 피처와 같은 큰 피처에 대해 보다 효율이 있다. 리프트-오프 및 스루-마스크 공정과는 달리, 금속 RIE 및 대머신 방법은 그라운드 룰(ground rule)이 전형적으로 1 미크론 미만인 칩 금속배선(chip metalization)에 대해 선택되는 공정이었다.
대머신 공정에서, 패터닝된 전체 기판 표면상에 금속막이 증착되어 트렌치 및 비아를 채운다. 이 다음에 금속 평탄화가 수행되어 금속이 과하게 가해지는 것을 방지하고 와이어링 패턴을 분리시켜 규정한다. 금속 증착이 전해 도금 또는 무전해(electroless) 도금 공정에 의해 수행되는 경우, 이 도금에 앞서서 패터닝된 웨이퍼 또는 기판의 전체 표면상에 도금 베이스 또는 시드층의 증착이 수행된다. 또한, 도금 베이스 또는 시드층 및 절연체 사이에, 접착성을 향상시키고 도전체/절연체의 상호작용 또는 상호확산(interdiffusion)을 방지할 수 있는 층이 배치된다.
금속 RIE 방법에서, 블랭킷 금속막이 에칭되어 도전체 패턴을 규정한다. 다음으로 금속선 및 비아간의 갭이 절연체로 채워진다. 고성능의 응용예에서, 유전체가 평탄화되어 평형 금속 레벨을 규정한다. 금속 RIE에 비해 대머신 공정의 큰 장점중의 하나는 금속과는 달리 절연체를 에칭시키는 것이 통상적으로 용이하다는 점이다. 또한, 절연체 갭을 채우고 평탄화하는 것은 보다 큰 문제를 야기할 수 있다. 그러나, Mlast로서 지칭되는 최종 와이어링 레벨은 평형의 금속/절연층을 필요로 하지 않을 수도 있으며 통상 덜 조밀한 피치로 되어 있다. 따라서, CMP 단계의 낮은 처리 능력으로 인해, 대머신 공정을 이용할 경우 최종 와이어링 레벨에 큰 장점을 제공하지 않을 수도 있다.
또한, 이러한 최종 와이어링 레벨은 전형적으로 전력 버스용의 매우 넓은 금속선 및 와이어본드 또는 C4 땜납 볼용의 큰 패드를 포함한다. 화학-기계적 폴리싱(CMP) 공정에 대해, 이들 비교적 큰 금속 구조물은 디싱에 민감하다(도 1 참조). 또한, 큰 금속 피처에 인접한 절연체의 침식은 양품율 손실의 원인이 되며, 이는 특히 이들이 낮은 레벨에서 발생되는 경우 더욱 그러하다.
적절한 시드층 위에 금속 피처를 증착하기 위한 스루-마스크 도금 등과 같은 감법 에칭(subtractive etch) 또는 서브-에칭(sub-etch) 방법을 구비하는 공정을 사용할 수 있는 편이 바람직할 것이다. 그러나, 스루-마스크 공정의 가장 어려운 측면은 시드층의 에칭 단계이다.
칩 패키징의 와이어링 치수에서, 관심의 대상이 되는 특성값은 깊이에 있어 약 5 내지 30 미크론이고 측방향의 치수에 있어 약 40 내지 200 미크론이다. 도금 베이스 또는 시드층은 전형적으로 약 200 내지 600 ㎚ 두께이다. 따라서 50-100 미크론 피처에서 500 ㎚의 손실은 양품율 또는 성능에 치명적이지는 않다.
패키징 피처와는 크게 다르게, 칩 상호접속의 상위 금속 레벨에서, 관심의 대상이 되는 치수값은 약 500-3000 ㎚의 깊이이다. 시드층은 전형적으로 30-100 ㎚의 값으로서, 패키징에 사용되는 시드층보다 얇아야 한다. 그러나, 금속 에칭 단계는 등방성의 경향이 있기 때문에, 도 2에 도시된 바와 같이 시드층 에칭 단계 동안 작은 치수(서브-미크론)를 갖는 구조의 프로파일은 보다 큰 치수를 갖는 구조의 프로파일에 비해 더 열화된다. 700 ㎚의 상호접속 구조에서 100 ㎚의 손실이란 치명적인 그라운드 룰 위반이다(도 2를 참조하라). 따라서, 이러한 스루-마스크 방식이 칩 와이어링에서 효과적이기 위해서는 관심의 대상이 되는 도금 구조의 프로파일을 현저히 왜곡시키지 않고서도 시드층을 제거할 수 있는 방법을 제공하는 것이 필수적이다.
본 발명의 목적은 관심의 대상이 되는 도금된 피처를 현저히 에칭시키거나 또는 왜곡하지 않고서도 도금 베이스 또는 시드층을 우선적으로 제거할 수 있는 공정을 제공하고자 하는 것이다. 또한, 본 발명의 목적은 금속 증착 이전에 원하는 시드층 피처가 규정되는 공정을 제공하는 것이다.
특히, 본 발명은 스루-마스크 방식에 의해 고성능 VLSI 칩의 원하는 와이어링 그라운드 룰을 충족시키는 상호접속 구조를 형성하는 방법에 관한 것이다. 본 발명에서의 칩 와이어링 금속으로는 전해 도금 또는 무전해 도금된 구리, 니켈, 금, 크롬, 코발트, 로듐, 알루미늄, 백금, 은, 팔라듐, 그리고 이들 각각의 합금과 같은 금속이 있다.
본 발명에서, 반도체 디바이스를 갖거나 갖지 않는 적절한 기판이 금속 증발법(metal evaporation) 또는 금속 스퍼터링에 의해 약 20-100 ㎚의 구리와 같은, 미세한 입자를 갖는 높은 응력(stress)의 고도로 편향된(oriented) 시드층으로 코팅된다. 다음으로 금속 시드층상에 포토레지스트가 증착되고, 이 레지스트가 패터닝되어 도전성 경로를 규정한다. 무전해 도금 또는 전해 도금 방법에 의해 레지스트내의 규정된 캐비티에 구리 또는 다른 적절한 금속이 증착된다. 포토레지스트를 벗겨내어 밑에 있는 시드층을 노출시킨다. 다양한 종횡비(aspect ratio)를 갖는 금속 피처의 도금된 프로파일을 현저히 왜곡시키지 않은 채로, 도금되지 않은 시드층이 우선적으로 에칭된다.
도 1은 CMP를 이용하는 경우에 야기되는 종래 기술의 디싱의 문제점을 도시하는 도면.
도 2는 상이한 폭을 갖는 구조물이 수반되어 이들의 높이, 텍스처 왜곡에 있어 큰 차이가 초래되는 종래 기술의 에칭 공정시의 문제점을 도시하는 도면,
도 3-6은 본 발명에 따른 단계의 시퀀스를 개략적으로 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2 : 구리 시드층
3 : 프토레지스트 4 : 금속층
5 : 구리 시드층
본 기술 분야의 당업자라면, 다음의 상세한 설명으로부터 본 발명의 기타 목적 및 장점을 명확히 이해할 수 있을 것이다. 본 발명의 상세한 설명에서는 단지 본 발명을 실시하는 데 있어 최상의 모드라 생각되는 것을 설명함으로써 본 발명의 바람직한 실시예가 나타내어지고 기술되었다. 이후 알 수 있을 것이지만, 본 발명은 다른 실시예 혹은 상이한 실시예를 통해서도 가능하며, 이러한 실시예의 몇 개의 세부적인 내용은 본 발명의 사상으로부터 벗어나지 않은 상태에서도 여러 가지 측면에서 변경이 가능할 것이다. 따라서, 본 발명의 상세한 설명은 예시적인 것으로 이해되어야 하며, 본 발명을 제한하는 것으로 이해되어서는 안된다.
본 발명에 따라, 반도체 기판(1)상에 얇은 구리 시드층(2)이 스퍼터링된다(도 3 참조). 통상적인 반도체 기판으로는 실리콘 및 Ⅲ족-Ⅴ족 반도체를 들 수 있다. 구리는 약 100℃ 미만의 온도 범위, 바람직하게는 약 50℃ 내지 약 -10℃와 같이 60℃ 미만의 온도 범위에 의해 반도체 기판상에 스퍼터링된다. 스퍼터링은 바람직하게 아르곤과 같은 비활성 환경(ambient)에서 수행된다. 스퍼터링은 약 20 내지 약 100 ㎚의 시드층, 바람직하게는 30 내지 70 ㎚의 시드층, 전형적으로는 50 ㎚의 시드층을 마련하기 위해 수행된다. 스퍼터링에 의해 약 300Å 이하, 바람직하게는 약 50 내지 300Å, 보다 바람직하게는 약 100 내지 150Å의 미세한 입자를 나타내는 구리 시드층이 만들어진다. 이 시드는 적어도 약 5×109dyne, 바람직하게는 약 5×109내지 약 2×1010dyne, 보다 바람직하게는 약 8×109내지 약 1×1010dyne 등의 높은 응력을 받는다. 본 발명이 제대로 실시되기 위해서는 이러한 미세한 입자를 갖는 큰 응력을 받는 막으로서, 고도로 편향된 <Ⅲ>족 시드층이 필수적이며, 이로 인해 이후 전해 도금된 구리에 비해 이것을 우선적으로 에칭하는 것이 가능하게 된다.
다음에, 구리 시드층 위에 포토레지스트(3)가 증착되고 그리고 나서 통상적인 리소그래픽 기법을 이용하여 패터닝된다. 본 기술 분야에서 잘 알려진 광감성의 레지스트 재료라면 어떤 것도 사용될 수 있다. 레지스트는 통상 스피닝 온(spinning on) 또는 스프레잉(spraying)에 의해 도포된다. 사용된 포토레지스트는 포지티브 포토레지스트일 수도 있고 네가티브 포토레지스트일 수도 있다. 포지티브 포토레지스트 재료는 상 복사선(imaging radiation)에 노출될 시에, 소정의 용매에서 용해될 수 있는 재료이며, 이 때 노출되지 않은 레지스트는 용해되지 않는다. 네가티브 레지스트 재료는 상 복사선에 대한 노출시에 중합 및/또는 불용화(insolubizing)가 가능한 재료이다. 포토레지스트 재료 유형의 일예로는 페놀-포름알데히드 노보락 중합체(phenolic-formaldenhyde novolak polymers)를 근거로 한 것이 있다. 이러한 재료 특정의 일예로는 쉬프리(shipley)사의 m-크레졸 포름알데히드 노보락 중합체 조성물(m-crecresol formaldehyde novolak polymer composition)인 AZ-1350이 있다. 이것은 포지티브 레지스트 조성물로서, 그 내부에 2-디아조-1-나프톨-5-술폰산 에스테르(2-diazo-1-naphthol-5-sulfonic acid ester)와 같은 디아조케톤(diazoketone)을 함유한다.
포토레지스트가 패터닝된 후에, 포토레지스트 패턴내의 개구부에 구리(4)와 같은 금속이 전해 도금되거나 또는 무전해 도금된다. 구리 대신에 또는 구리와 함께 Au, Ni, Co, Rh, Al, Pd, Ag 및/또는 Pt 및 이들의 합금과 같은 금속이 사용될 수 있다. 전해 도금 또는 무전해 도금된 금속은 비교적 큰 입자, 예를 들면 약 1 미크론보다 큰 입자 및 비교적 낮은 응력으로 되어 있다. 예를 들면, 전해 도금된 구리는 비교적 큰 입자, 즉 1 미크론보다 큰 입자 및 -5×108dyne/cm2(압축) 내지 +5×106dyne/cm2범위의 낮은 응력으로 되어 있다. 금속층(4)은 통상적으로 약 0.5 내지 약 3 미크론의 두께를 갖는다. 구리 시드층에 의해 포토레지스트 피크의 상부에는 도금이 되지 않으며, 포토레지스트의 개구부내에만 도금이 된다. 구리는 산성 구리 도금조(acidic copper plating bath)를 사용하여 도금될 수 있다. 도금조는 구리 이온의 원천(source) 및 술폰산과 같은 무기산을 함유한다. 바람직한 구리 이온의 원천은 CuSO4·5H2O이다. 통상적인 구리 도금조는 약 10-2내지 약 0.5 molar 정도의 구리 이온의 원천을 포함한다. 도금조에는 조의 이온 강도가 통상 약 5 molar 내지 9 molar, 보다 바람직하게는 약 1.5 내지 2.5 molar가 될 정도의 무기산이 가해진다.
또한, 조는 약 30 내지 약 70 ppm 정도의 염소 이온을 포함하는 광택제(brighteners)와 같은 기타 첨가제(additives) 및 폴리알킬렌 글리콜(polyalkylene glycols)과 같은 유기 광택제 첨가제를 포함할 수 있다. 유기 광택제는 통상 도금조의 중량에 대해 약 0.5 내지 약 1.25 퍼센트의 양이 가산된다. 바람직한 폴리알킬렌 글리콜으로는 폴리에틸렌 글리콜(polyethylene glycol) 및 폴리프로필렌 글리콜(polypropylene glycol)이 있다. 보다 전형적인 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜은 통상 약 400 내지 약 1000의 분자량, 보다 전형적으로는 약 600 내지 약 700의 분자량을 갖는다. 또한, 벤젠 술폰산(benzene sulfonic acid), 사프라닌형의 염료(safranine-type dyes)와 같은 유기 황을 함유하는 혼합물, 다이설파이드(disulfide)를 포함하는 유기 황 지방족 혼합물 및/또는 아미드(amide)와 같은 질소를 함유하는 혼합물과 함께, 폴리알킬렌 글리콜을 함유하는 첨가제와 같은 다중성분(multicomponent)의 유기 첨가제가 사용될 수 있다. 아미드의 일예로는 아크릴아미드(acrylamide) 및 프로필아미드(propylamide)를 들 수 있다.
도금 공정에서, 도금될 구조는 도금조와 접촉된다. 또한, 가용성 구리 애노드(anode)가 도금조와 접촉하도록 배치된다. 구리 시드층은 전해 도금되는 구리가 증착될 캐소드로서 작용한다. 약 24℃에서 Cu+2/Cu 기준 전극에 대해 측정된 바와 같이, 전위는 전형적으로 약 -0.05 내지 약 -0.3 볼트이고, 보다 전형적으로는 약 -0.5 내지 약 -0.2 볼트이다.
전해 도금은 원하는 두께의 와이어링이 얻어질 때까지 계속된다. 또한, 금속은 무전해 방법에 의해 증착될 수도 있다.
다음에, 포토레지스트 재료에 적절한 용매에서 용해시킴으로써 나머지 포토레지스트층이 벗겨진다. 도 5를 참조하길 바란다.
포토레지스트 재료의 제거 후에, 구리 시드층(5)의 피복되지 않은 부분이 제거되어야 한다. 또한, 이 부분은 구리 등의 전해 도금된 또는 무전해 도금된 금속을 바람직하지 않을 정도까지 에칭하거나 또는 악 영향을 주지 않고 제거되어야 한다. 즉, 노출된 구리 시드층(5)은 전해 도금된 또는 무전해 도금된 금속에 비해 시드 구리를 우선적으로 에칭시키는 에칭제에 의해 제거되어야 한다. 본 발명에 따라, 피처들을 심하게 침식시키지 않고 전해 도금된 피처들간의 구리 시드층을 제거하는 것으로 알려진 특정의 에칭제로는 암모늄 퍼설페이트(ammonium persulfate)를 함유하는 에칭 조성물 및 드퐁(Dupont)사로부터 입수가능한 알칸올 ACN 및 MERPOL-SH라는 상표의 계면 활성제(surfactant)가 있다. 이러한 계면 활성제는 약 25 내지 약 50% 부피의 지방족 아민 에톡실레이트(aliphatic amine ethoxylates), 약 10-30# 부피의 이소부틸 알코올(isobutyl alcohol)을 함유하여, 웨이퍼는 평형이 된다. 조성물내에 존재하는 알칸올 ACN 또는 MERPOL-SH의 양은 통상적으로 약 100 내지 약 800 ppm이며, 전형적인 예로는 약 200 ppm이 된다. 또한, 존재하는 암모늄 퍼설페이트는 약 0.5 내지 10%이다. 암모늄 퍼설페이트 대신에 포타슘(potassium) 또는 소듐(sodium) 퍼설페이트 또는 이들의 수소 설페이트(hydrogen sulfates)가 사용될 수도 있다.
에칭제는 HCl 및/또는 안정화된 과산화수소와 같은 미량의 산(예를 들면, 1-5%의 부피)을 또한 함유할 수 있다.
상기한 에칭제 조성물은 전해 도금된 구리층에 비해 약 6:1의 비율로 스퍼터링된 구리 시드층(2)을 우선적으로 에칭시킨다. 예를 들면, 0.7 ㎛ × 0.7 ㎛의 구리 와이어들 사이의, 약 50 ㎚ 두께의 시드층이 와이어의 단면을 크게 감소시키지 않고서도 제거될 수 있다.
또한, 상기한 계면 활성제가 있음으로 인해 구리가 패시베이트되고 그 표면 소수성(hydrophobic)이 감소되어, 구리 오염 또는 부식이 방지된다. 또한, 에칭제의 배합물(formulation)은 기판상의 미립자의 재증착을 방지한다.
다음의 제한적이지 않은 예는 본 발명을 보다 더 설명하도록 제공된다.
실시예
알칸올 ACN이 탈이온수(deionized water; DI)에 용해되어 2000 ppm 부피의 스톡(stock) 용액을 형성한다. 약 30분 동안 교반(stirring)이 수행되어 DI내에 알칸올 ACN을 용해시킨다. 중량 기준 5g/ℓ 암모늄 퍼설페이트 DI 용액이 마련되고 황산에 의해 pH 4로 산성화된다. 산성화된 암모늄 퍼설페이트 용액에 소정의 양만큼 알칸올 ACN 스톡 용액이 부가되어 250 ppm 부피의 알칸올 ACN을 제공한다. 용액은 사용 전에 약 20분 동안 교반된다.
레지스트는 도금된 기판으로부터 레지스트용의 적절한 용액으로 벗겨진다. 다음에, 기판은 DI 냉각수 스프레이로 충분히 세정된다. 기판은 상기한 알칸올 ACN/퍼설페이트 에칭제 탱크내에 침수(immerse)되어 가볍게 교반된다. 약 5분 동안 에칭이 수행된다. 그리고 나서 기판은 탈이온수로 충분히 세정된다.
알칸올 ACN 농도가 약 500 ppm까지 증가하는 경우, 암모늄 퍼설페이트 용액내의 구리 에칭율은 감소된다.
상술한 본 발명의 상세한 설명에서 본 발명을 예시하고 기술하였다. 또한, 상술한 바와 같이, 개시 내용은 본 발명의 바람직한 실시예를 도시하고 설명하였고, 본 발명은 각종 다른 조합, 변형, 상항에서 사용할 수 있으며, 본 명세서에서 표현되는 바와 같은 본 발명의 개념내에서 상기의 개시내용 및/또는 관련 분야의 기술 또는 지식에 따라, 변형 또는 수정이 가능하다. 상술된 실시예는 본 발명을 실행하는 최상의 모드를 설명하고 당업자가 본 발명의 특정 응용 또는 사용에 의해 요구되는 이러한 실시예, 또는 다른 실시예, 각종 변형예를 이용할 수 있도록 의도된다. 따라서, 상세한 설명은 본 발명을 개시된 형태로만 제한하고자 하는 것은 아니다. 또한, 첨부되는 청구 범위는 다른 실시예를 포함하도록 구성될 수도 있다.
상기한 바와 같은 본 발명에 따르면, 중요한 도금된 피처를 크게 에칭시키거나 또는 왜곡하지 않고 도금 베이스 또는 시드층을 우선적으로 제거할 수 있는 공정을 제공하고, 금속 증착 이전에 원하는 시드층 피처가 규정되는 공정이 제공된다.

Claims (16)

  1. 반도체 기판상에 스퍼터 코팅 구리를 포함하는 집적 회로에서 금속 와이어를 제공함으로써 약 20 내지 100 나노미터의 구리 시드층을 제공하는 방법에 있어서,
    ① 상기 구리 시드층상에 포토레지스트를 증착시키고 상기 포토레지스트를 패터닝하는 단계와,
    ② 노출된 구리 시드층상의 상기 패터닝된 포토레지스트의 개구부내에 금속을 전기 도금 또는 무전해 도금하는 단계와,
    ③ 나머지 포토레지스트를 벗겨내는 단계와,
    ④ 전해 도금 또는 무전해 도금된 금속에 대한 비율보다 높은 비율로 상기 구리 시드층을 우선적으로 에칭시키는 에칭제를 이용하여 전해 도금된 또는 무전해 도금된 금속에 의해 피복되지 않은 상기 노출된 구리 시드층을 에칭시키는 단계를 포함하는
    집적 회로에서의 금속 와이어 제공 방법.
  2. 제 1 항에 있어서,
    상기 구리 시드층은 약 300Å보다 작은 입자(grains) 및 적어도 약 5×109dyne의 응력을 갖는 집적 회로에서의 금속 와이어 제공 방법.
  3. 제 1 항에 있어서,
    상기 구리 시드층은 약 50 내지 300Å의 입자 및 약 5×109내지 2×1010dyne/cm2의 응력을 갖는 집적 회로에서의 금속 와이어 제공 방법.
  4. 제 1 항에 있어서,
    상기 스퍼터 코팅은 약 100℃보다 낮은 온도로 어닐링없이 수행되는 집적 회로에서의 금속 와이어 제공 방법.
  5. 제 1 항에 있어서,
    상기 스퍼터 코팅은 약 60℃보다 낮은 온도로 어닐링없이 수행되는 집적 회로에서의 금속 와이어 제공 방법.
  6. 제 1 항에 있어서,
    상기 금속은 구리인 집적 회로에서의 금속 와이어 제공 방법.
  7. 제 1 항에 있어서,
    상기 전해 도금 또는 무전해 도금된 금속은 약 0.5 내지 약 3 미크론의 두께를 갖는 집적 회로에서의 금속 와이어 제공 방법.
  8. 제 1 항에 있어서,
    상기 에칭제는 퍼설페이트(persulfate)를 포함하는 집적 회로에서의 금속 와이어 제공 방법.
  9. 제 1 항에 있어서,
    상기 에칭제는 전해 도금 또는 무전해 도금된 금속에 대한 비율보다 적어도 세 배의 비율로 상기 구리 시드층을 우선적으로 에칭시키는 집적 회로에서의 금속 와이어 제공 방법.
  10. 제 6 항에 있어서,
    상기 에칭제는 상기 구리를 또한 패시베이트(passivate)하고 에칭된 표면상에 미립자가 재증착되는 것을 방지하는 집적 회로에서의 금속 와이어 제공 방법.
  11. 제 8 항에 있어서,
    상기 에칭제는 지방족 아민 에톡실레이트(aliphatic amine ethoxylates) 및 이소부틸 알코올(isobutyl alcohol)을 더 함유하는 집적 회로에서의 금속 와이어 제공 방법.
  12. 제 9 항에 있어서,
    상기 에칭제는 1-5% HCl을 더 함유하는 집적 회로에서의 금속 와이어 제공 방법.
  13. 제 9 항에 있어서,
    상기 에칭제는 안정화된 1-5% 과산화수소(hydrogen peroxide)를 더 함유하는 집적 회로에서의 금속 와이어 제공 방법.
  14. 제 1 항에 있어서,
    상기 금속은 구리, 니켈, 금, 크롬, 코발트, 로듐, 알루미늄, 백금, 은, 팔라듐, 이들 각각의 합금으로 구성되는 그룹으로부터 선택된 적어도 하나의 금속인 집적 회로에서의 금속 와이어 제공 방법.
  15. 제 1 항에 있어서,
    상기 금속은 전해 도금된 구리인 집적 회로에서의 금속 와이어 제공 방법.
  16. 제 1 항에 있어서,
    상기 에칭제는 암모늄 퍼설페이트(ammonium persulfate)를 함유하는 집적 회로에서의 금속 와이어 제공 방법.
KR1019980048469A 1997-11-12 1998-11-12 집적 회로에서 금속 와이어를 제공하는 방법 KR100279323B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/968,189 US6117784A (en) 1997-11-12 1997-11-12 Process for integrated circuit wiring
US8/968,189 1997-11-12

Publications (2)

Publication Number Publication Date
KR19990045243A true KR19990045243A (ko) 1999-06-25
KR100279323B1 KR100279323B1 (ko) 2001-02-01

Family

ID=25513875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048469A KR100279323B1 (ko) 1997-11-12 1998-11-12 집적 회로에서 금속 와이어를 제공하는 방법

Country Status (6)

Country Link
US (1) US6117784A (ko)
JP (1) JP3184803B2 (ko)
KR (1) KR100279323B1 (ko)
CN (1) CN1110080C (ko)
SG (1) SG71867A1 (ko)
TW (1) TW471081B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537477B1 (ko) * 2014-05-19 2015-07-17 고려대학교 산학협력단 금속 나노 구조물의 제조 방법 및 이에 의하여 제조된 금속 나노 구조물

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120783B2 (ja) * 1998-06-10 2000-12-25 日本電気株式会社 Ligaプロセス用マスクの作製方法
US6126761A (en) * 1998-06-10 2000-10-03 International Business Machines Corporation Process of controlling grain growth in metal films
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
WO2000010200A1 (en) * 1998-08-11 2000-02-24 Ebara Corporation Wafer plating method and apparatus
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
KR100530737B1 (ko) * 2000-01-27 2005-11-28 한국전자통신연구원 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2003006813A (ja) * 2001-06-20 2003-01-10 Shinka Jitsugyo Kk 薄膜磁気ヘッドおよびその製造方法
US6905950B2 (en) 2001-06-27 2005-06-14 Advanced Micro Devices, Inc. Growing copper vias or lines within a patterned resist using a copper seed layer
EP1485756A2 (en) * 2001-10-19 2004-12-15 Koninklijke Philips Electronics N.V. Method of forming a pattern of sub-micron broad features
US6815354B2 (en) * 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
KR20030071391A (ko) * 2002-02-28 2003-09-03 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR100477258B1 (ko) * 2002-03-29 2005-03-17 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US6955984B2 (en) * 2003-05-16 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment of metal interconnect lines
CN1308495C (zh) * 2003-08-29 2007-04-04 中芯国际集成电路制造(上海)有限公司 铜电镀薄膜方法
US7247566B2 (en) * 2003-10-23 2007-07-24 Dupont Air Products Nanomaterials Llc CMP method for copper, tungsten, titanium, polysilicon, and other substrates using organosulfonic acids as oxidizers
US7514363B2 (en) * 2003-10-23 2009-04-07 Dupont Air Products Nanomaterials Llc Chemical-mechanical planarization composition having benzenesulfonic acid and per-compound oxidizing agents, and associated method for use
KR100689665B1 (ko) 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR100557549B1 (ko) * 2003-12-29 2006-03-03 삼성전기주식회사 플립칩 범프 패드 형성 방법 및 그 구조
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法
WO2005098974A1 (en) * 2004-04-07 2005-10-20 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting diodes
US7626179B2 (en) 2005-09-30 2009-12-01 Virgin Island Microsystems, Inc. Electron beam induced resonance
US7586097B2 (en) 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US7791290B2 (en) 2005-09-30 2010-09-07 Virgin Islands Microsystems, Inc. Ultra-small resonating charged particle beam modulator
US8195693B2 (en) 2004-12-16 2012-06-05 International Business Machines Corporation Automatic composition of services through semantic attribute matching
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US20060178007A1 (en) * 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
US20060188659A1 (en) * 2005-02-23 2006-08-24 Enthone Inc. Cobalt self-initiated electroless via fill for stacked memory cells
US20060253476A1 (en) * 2005-05-09 2006-11-09 Roth Mary A Technique for relationship discovery in schemas using semantic name indexing
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US7443358B2 (en) 2006-02-28 2008-10-28 Virgin Island Microsystems, Inc. Integrated filter in antenna-based detector
US7646991B2 (en) 2006-04-26 2010-01-12 Virgin Island Microsystems, Inc. Selectable frequency EMR emitter
US7876793B2 (en) 2006-04-26 2011-01-25 Virgin Islands Microsystems, Inc. Micro free electron laser (FEL)
US7728702B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Shielding of integrated circuit package with high-permeability magnetic material
US7710040B2 (en) 2006-05-05 2010-05-04 Virgin Islands Microsystems, Inc. Single layer construction for ultra small devices
US7728397B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Coupled nano-resonating energy emitting structures
US7656094B2 (en) * 2006-05-05 2010-02-02 Virgin Islands Microsystems, Inc. Electron accelerator for ultra-small resonant structures
US7732786B2 (en) 2006-05-05 2010-06-08 Virgin Islands Microsystems, Inc. Coupling energy in a plasmon wave to an electron beam
US7741934B2 (en) 2006-05-05 2010-06-22 Virgin Islands Microsystems, Inc. Coupling a signal through a window
US7718977B2 (en) 2006-05-05 2010-05-18 Virgin Island Microsystems, Inc. Stray charged particle removal device
US7986113B2 (en) 2006-05-05 2011-07-26 Virgin Islands Microsystems, Inc. Selectable frequency light emitter
US8188431B2 (en) 2006-05-05 2012-05-29 Jonathan Gorrell Integration of vacuum microelectronic device with integrated circuit
US7746532B2 (en) 2006-05-05 2010-06-29 Virgin Island Microsystems, Inc. Electro-optical switching system and method
US7723698B2 (en) 2006-05-05 2010-05-25 Virgin Islands Microsystems, Inc. Top metal layer shield for ultra-small resonant structures
US7679067B2 (en) 2006-05-26 2010-03-16 Virgin Island Microsystems, Inc. Receiver array using shared electron beam
JP4862508B2 (ja) * 2006-06-12 2012-01-25 日立電線株式会社 導体パターン形成方法
US7655934B2 (en) * 2006-06-28 2010-02-02 Virgin Island Microsystems, Inc. Data on light bulb
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US7990336B2 (en) 2007-06-19 2011-08-02 Virgin Islands Microsystems, Inc. Microwave coupled excitation of solid state resonant arrays
US7791053B2 (en) * 2007-10-10 2010-09-07 Virgin Islands Microsystems, Inc. Depressed anode with plasmon-enabled devices such as ultra-small resonant structures
KR100992269B1 (ko) * 2008-06-02 2010-11-05 삼성전기주식회사 도금층 형성 방법
US10011917B2 (en) 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US11225727B2 (en) 2008-11-07 2022-01-18 Lam Research Corporation Control of current density in an electroplating apparatus
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
US9103012B2 (en) * 2011-02-11 2015-08-11 Headway Technologies, Inc. Copper plating method
US9028666B2 (en) 2011-05-17 2015-05-12 Novellus Systems, Inc. Wetting wave front control for reduced air entrapment during wafer entry into electroplating bath
TWI441585B (zh) * 2012-02-29 2014-06-11 Line laminating circuit structure
DE102013105722B4 (de) * 2013-03-12 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsmetallisierung durch chemische direkte Strukturplattierung und Metallstruktur, die durch dieselbe hergestellt ist
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
CN104576323B (zh) * 2013-10-15 2017-12-01 中航(重庆)微电子有限公司 一种金属图形化结构及方法
KR102465114B1 (ko) * 2017-02-09 2022-11-11 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
US11160171B2 (en) 2017-02-14 2021-10-26 InkTee Co., Ltd. Circuit forming method using selective etching of electrically conductive metal this film seed layer and etching solution composition
KR102414973B1 (ko) * 2017-03-03 2022-07-05 주식회사 잉크테크 미세 회로 형성방법 및 에칭액 조성물
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
CN113972146A (zh) * 2020-07-22 2022-01-25 盛合晶微半导体(江阴)有限公司 可提高金垫识别度的封装方法及半导体封装结构
US11672081B2 (en) * 2020-09-14 2023-06-06 Innolux Corporation Manufacturing method of metal structure
TWI837555B (zh) * 2020-12-24 2024-04-01 南韓商東友精細化工有限公司 電路板
US20230096301A1 (en) * 2021-09-29 2023-03-30 Catlam, Llc. Circuit Board Traces in Channels using Electroless and Electroplated Depositions
CN115011953A (zh) * 2022-06-21 2022-09-06 深圳芯源新材料有限公司 一种复杂结构自适应的可焊接柔性金属垫片及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227857B1 (de) * 1985-12-30 1990-03-28 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen
US4803097A (en) * 1987-04-20 1989-02-07 Allied-Signal Inc. Metal plating of plastic materials
JPH0245996A (ja) * 1988-08-05 1990-02-15 Nec Corp 混成集積回路の製造方法
JPH036023A (ja) * 1989-06-02 1991-01-11 Nec Corp 微細金属パターンの形成方法
US5342501A (en) * 1989-11-21 1994-08-30 Eric F. Harnden Method for electroplating metal onto a non-conductive substrate treated with basic accelerating solutions for metal plating
US5160600A (en) * 1990-03-05 1992-11-03 Patel Gordhanbai N Chromic acid free etching of polymers for electroless plating
US5095132A (en) * 1990-11-26 1992-03-10 E. I. Du Pont De Nemours And Company Use of surfactants in phenol sulfonate dehydration
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
JPH0521428A (ja) * 1991-07-16 1993-01-29 Toshiba Corp 導電性薄膜の形成方法
US5262018A (en) * 1991-08-12 1993-11-16 Fmc Corporation Metals removal from aqueous peroxy acids or peroxy salts
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
JP3632981B2 (ja) * 1993-08-16 2005-03-30 株式会社東芝 多層配線基板および多層配線装置の製造方法
US5427895A (en) * 1993-12-23 1995-06-27 International Business Machines Corporation Semi-subtractive circuitization
US5527423A (en) * 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
WO1996017503A1 (fr) * 1994-12-01 1996-06-06 Ibiden Co., Ltd. Carte a circuit imprime multicouche et son procede de production

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537477B1 (ko) * 2014-05-19 2015-07-17 고려대학교 산학협력단 금속 나노 구조물의 제조 방법 및 이에 의하여 제조된 금속 나노 구조물

Also Published As

Publication number Publication date
SG71867A1 (en) 2000-04-18
TW471081B (en) 2002-01-01
US6117784A (en) 2000-09-12
CN1218284A (zh) 1999-06-02
CN1110080C (zh) 2003-05-28
JP3184803B2 (ja) 2001-07-09
JPH11204531A (ja) 1999-07-30
KR100279323B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
KR100279323B1 (ko) 집적 회로에서 금속 와이어를 제공하는 방법
EP0930647B1 (en) Method to selectively fill recesses with conductive metal
USRE40983E1 (en) Method to plate C4 to copper stud
US6696358B2 (en) Viscous protective overlayers for planarization of integrated circuits
KR100334346B1 (ko) 식각조성물및그의용도
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
US5674780A (en) Method of forming an electrically conductive polymer bump over an aluminum electrode
KR20010033664A (ko) 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
US5796168A (en) Metallic interconnect pad, and integrated circuit structure using same, with reduced undercut
US4078980A (en) Electrolytic chromium etching of chromium-layered semiconductor
US20020134684A1 (en) Seed layer processes
KR20030091967A (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
JP2014534347A (ja) 銅および銅合金をエッチングするための水性組成物
JPH06196846A (ja) セラミック基板上に銅回路パターンを形成する方法
JPH11274201A (ja) 半導体装置の製造方法
Hurwitz et al. AMI: A new thin film substrate technology
CN115995397A (zh) 具有化学涂覆凸块键合件的电子器件
KR100476702B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2001023987A (ja) 半導体装置の製造方法
Zhang et al. Process for uniformly electroplating a patterned wafer with electrically isolated devices
JP2001168063A (ja) 半導体装置の製造方法、電解めっき方法および電解めっき装置
JPH05234993A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060904

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee