KR19990023894A - 다기능을 갖는 순차제어 시스템에 적합한 클록회로 - Google Patents

Abstract

본 발명에 따른 다층 구조를 갖는 클록펄스 회로는, 클록펄스 발생기용 단자와, 상기 클록펄스 발생기에 접속된 제 1 층 트렁크 라인과, 상기 제 1 층 트렁크 라인에 그 각각이 접속된 복수의 제 1 층 브랜치 라인과, 상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 트렁크 라인과, 상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 브랜치 라인과, 더 높은 층의 복수의 트렁크 라인과 더 높은 층의 복수의 브랜치 라인으로 이루어지고, 상기한 것과 유사한 방식으로 각각 구성된 복수의 조합을 구비하고, 상기 복수의 브랜치 라인 중에서 선택된 한 개와, 상기 복수의 브랜치 라인 중에서 선택된 한 개에 따르는 트렁크 라인 사이에 스위칭 소자가 설치된 것을 특징으로 한다.

Description

다기능을 갖는 순차제어 시스템에 적합한 클록회로

본 발명은 다기능을 갖는 순차제어 시스템에 적합한 클록회로의 개량에 관한 것이다. 특히, 본 발명은 다층 구조를 갖는 클록회로에 의한 전력소모를 줄이기 위해 설계된 개량에 관한 것이다.

카운터, 레지스터, 메모리, 래치, 플립플롭 회로 등과 같이 순차명령에 따라 제어되고, 그 각각이 클록펄스 또는 복수의 클록펄스에 따라 동작하는 각 부의 조합으로 이루어진, 순차제어 시스템(sequential regulation system)은, 그들 사이에 규칙적인 시간 간격을 갖는 일련의 클록펄스를 발생 및 공급하는 클록회로를 필요로 한다. 특히, 동기 시스템에 있어서는, 복수의 클록펄스의 균일성이 중요한 의미를 갖는다. 즉, 각 단의 단자에는 동시에 또는 정확히 동시에 클록펄스가 주어져야 한다.

그러나, 회로 정수 특히 클록펄스 전송회로의 각각에 대한 저항이 반드시 균일하지 않기 때문에, 모든 클록펄스 전송회로에 대해, 특히 순차제어 시스템의 규모가 커서 순차제어 시스템이 일정한 클록신호를 필요로 하는 다수의 목적지 유니트를 필요로 하는 경우에는 클록펄스 전송주기를 균일하게 만들기가 쉽지 않다. 이러한 문제는 다기능을 갖는 순차제어 시스템에 대해서는 더욱 심각하다. 그 결과, 전술한 것과 같은 경우에, 반드시 각각의 클록펄스가 동시에 각각의 목적지 유니트에 도착하지는 않는다. 이와 같이 클록펄스 각각이 시간차를 갖고 각각의 목적지 유니트에 도착하는 현상을 클록 스큐(clock skew)라 칭한다. 이러한 클록 스큐의 발생을 방지하기 위해 개발된 것이, 도 1에 도시된 것 같이, 트렁크 라인과 복수의 브랜치 라인의 조합으로 각각 구성된 복수의 계층으로 클록회로가 이루어진 다층 구조를 갖는 클록회로이다. 도 1을 참조하면, 제 1 층은 1개의 트렁크 라인(1)과 10개의 브랜치 라인(2)으로 구성되며, 제 2 층은 1개의 트렁크 라인(1')과 5개의 브랜치 라인(2')으로 이루어진 복수개의 조합으로 구성된다. 클록펄스를 동시에 필요로 하는 모든 기능 단위가 동일한 층을 따르도록 설계될 수 있기 때문에, 클록 스큐의 발생을 방지할 수 있다.

그러나, 이와 같은 종래기술에 따른 다층 구조를 갖는 클록펄스 회로는, 일부 유니트가 실제로 특정한 기간동안 클록펄스를 필요로 하는 것에 무관하게, 또는 일부 유니트가 특정한 부류 또는 특정한 기능을 수행하는데 필요한 복수의 유니트로 이루어진 그룹에 속하는 것에 무관하게, 이와 같은 클록펄스를 필요로 하는 모든 유니트에 클록펄스를 공급하도록 구성되었다.

이와 같은 방식의 클록펄스의 공급은 전력소모를 다소 필요로 하는 것은 물론이다. 소형의 클록펄스 회로에 관해서는, 클록펄스가 모든 목적지 유니트로 공급되는 시스템에 의해 사용되는 전력 소모량이 별로 문제가 되지 않는다. 그러나, 클록펄스 회로가 대규모의 클록펄스 회로인 경우에는 문제가 된다.

결국, 본 발명의 목적은, 전력소모가 거의 없는, 다층 구조를 갖는 클록펄스 회로를 제공함에 있다.

도 1은 종래기술에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 2는 본 발명의 제 1 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 3은 본 발명의 제 2 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 4는 본 발명의 제 3 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 5는 본 발명의 제 4 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 6은 본 발명의 제 5 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 회로도.

도 7은 본 발명에 따른 클록회로 각각에 접합한 제 1 층 회로로서 사용될 수 있는 인터페이스에 대한 회로도.

* 도면의 주요부분에 대한 부호의 설명 *

11 : 클록신호 수신용 단자 13 : 제 1 층 트렁크 라인

13' : 제 2 층 트렁크 라인 14 : 제 1 층 브랜치 라인

14' : 제 2 층 트렁크 라인 15 : 드라이버

16a,16b : AND 회로 17a,17b : 인이에블 신호용 단자

18a : 마스터 블록 18b : 슬레이브 블록

19,21 : 전력관리 레지스터

상기한 목적을 달성하기 위한, 본 발명에 따른 다층 구조를 갖는 클록펄스 회로는,

클록펄스 발생기용 단자와,

상기 클록펄스 발생기에 접속된 제 1 층 트렁크 라인과,

상기 제 1 층 트렁크 라인에 그 각각이 접속된 복수의 제 1 층 브랜치 라인과,

상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 트렁크 라인과,

상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 브랜치 라인과,

더 높은 층의 복수의 트렁크 라인과 더 높은 층의 복수의 브랜치 라인으로 이루어지고, 상기한 것과 유사한 방식으로 각각 구성된 복수의 조합을 구비하고,

상기 복수의 브랜치 라인 중에서 선택된 한 개와, 상기 복수의 브랜치 라인 중에서 선택된 한 개에 따르는 트렁크 라인 사이에, 스위칭 소자가 설치된 것을 특징으로 한다.

상기한 다층 구조를 갖는 클록펄스 회로에 있어서, 상기 스위칭 소자로는, 상기 회로의 외부 유니트와 클록펄스에 의해 주어진 인에이블 신호에 의해 활성화되는 AND 회로가 사용될 수 있다.

스위칭 회로가 상기 회로의 외부 유니트와 클록펄스에 의해 주어진 인에이블 신호에 의해 활성화되는 AND 회로인, 다층 구조를 갖는 상기한 클록펄스 회로에 있어서는, 상기 AND 회로에 주어진 클록펄스의 선단 엣지를 가파른 상승 선단 엣지로 형성하는 드라이버 회로가 설치될 수 있다.

다층 구조를 갖는 상기한 클록펄스 회로는, 다기능을 갖는 순차제어 시스템에 사용될 수 있다.

이하, 본 발명의 다양한 특징부 및 이점과 함께 본 발명을 첨부도면을 참조하여 보다 상세히 설명한다.

제 1 실시예

1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과 10개의 트렁크 라인과 404개의 브랜치 라인으로 이루어진 제 2 층을 귀하고, 상기 제 2 층이 2개의 그룹으로 분할된, 다층 구조를 갖는 클록펄스 회로.

도 2를 참조하면, 본 발명의 제 1 실시예에 따른 다층 구조를 갖는 클록펄스 회로는, 클록펄스 발생기(미도시)에 의해 발생된 클록신호를 수신하는 단자(11)와, 드라이버(15)를 통해 클록펄스 발생기(미도시)에 접속된 제 1 층 트렁크 라인(13)과, 상기 제 1 층 트렁크 라인(13)에 각각 접속된 10개의 제 1 층 브랜치 라인(14)과, 그 각각이 제 1층 브랜치 라인(14) 중 한 개에 접속된 입력 라인과, 인이에블 신호용 단자(17a, 17b)에 접속되어 인에이블 신호를 수신하는 또 다른 입력 라인과, 해당하는 제 2 층 트렁크 라인(13')에 접속된 10개의 제 2 층 브랜치 라인(14')에 접속된 10개의 제 2 층 트렁크 라인(13') 중에서 한 개에 접속된 출력 라인을 갖는 10개의 AND 회로(16a, 16b)를 구비한다. 상기한 드라이버(15)의 기능은, 클록펄스의 선단 엣지 형태를 균일하게 하여 그것을 가파른 계단 형태로 만드는 것이다.

제 2 층의 브랜치 라인(14') 각각은 동일한 주기에 클록펄스를 필요로 하는 복수의 유니트로 이루어진 그룹(미도시)에 접속된다. 이와 같은 유니트(미도시) 각각은, 카운터, 레지스터, 메모리, 래치, 플립플롭 등과 같이 동일한 주기에 클록펄스를 요구하는 복수의 소자(미도시)로 이루어진 조합이다.

또한, AND 회로(16a, 16b)는 인에이블 신호가 주어졌을 때 클록펄스가 그 자체를 통과하도록 한다. 도 2에 있어서, 인에이블 신호가 인에이블 신호 수신용 단자(17a)에 공급된 경우에 트렁크 라인(13)의 좌측에 놓인 모든 AND 회로(16a)가 동시에 동작하며, 인에이블 신호가 인에이블 신호 수신용 단자(17b)에 공급되었을 때 트렁크 라인(13)의 우측에 놓인 모든 AND 회로(16b)가 동시에 동작한다. 그 결과, 상기 트렁크 라인(13)의 좌측에 놓인 모든 제 2 층 클록회로는 클록신호를 동시에 통과시키는 한편, 트렁크 라인(13)의 우측에 놓인 제 2 층 클록회로는 클록신호를 동시에 통과시킨다.

이것은, 본 발명의 제 1 실시예에 따른 클록회로가 동작 중인 제 2 층 클록회로의 그룹을 선택할 수 있도록 한다는 것을 의미한다. 즉, 선택되지 않은 상태로 존재하는 클록회로는 전력을 전혀 사용하지 않아 그것을 스탠바이 상태로 유지할 수 있다.

제 2 실시예

1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비하되, 상기 제 2 층의 처음 5개는 마스터 블록에 접속되고, 상기 제 2 층의 나머지 5개는 상기 마스터 블록에 의해 발생된 명령에 따라 동작하는 슬레이브 블록에 접속된, 다층 구조를 갖는 클록펄스 회로.

도 3을 참조하면, 제 2 층의 처음 5개는 마스터 블록(18a)에 접속되어 이 마스터 블록에 클록펄스를 공급하고, 나머지 5개는 마스터 블록(18a)이 명령을 한 경우에만 클록펄스가 공급되는 슬레이브 블록(18b)에 접속된다. 이와 같은 마스터 블록과 슬레이브 블록의 조합에 대한 일례는, 노트북 형태의 퍼스널 컴퓨터와 주변장치인 카드 인터페이스의 조합이다. 비록, 이 경우에는 노트북 형태의 퍼스널 컴퓨터인 상기한 마스터 블록(18a)은 영구히 동작하지만, 이 경우에는 주변장치인 복수의 카드 인터페이스인 슬레이브 블록(18b)은 동작을 개시하도록 상기 마스터 블록에 의해 명령이 주어진 경우에만 동작한다. 본 실시예에 있어서, 퍼스널 컴퓨터가 동작하는 한 마스터 블록에 인에이블 신호가 영구히 주어지지만, 슬레이브 블록(18b)의 AND 회로(16b)에는 마스터 블록(18a)으로부터 인에이블 신호가 주어진다.

그 결과, 본 발명의 제 2 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대해서는 전력소모가 줄어든다.

제 3 실시예

1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비하며, 모니터 신호 전송라인(20)을 통해 전송된 모니터 신호에 의해 주어진 정보에 따라 각각의 기능블록 18 또는 18'을 관리하기 위해 전력관리 레지스터가 설치된, 다층 구조를 갖는 클록펄스 회로.

도 4를 참조하면, 모니터 신호 전송라인(20)을 통해 전송된 모니터 신호에 의해 주어진 정보에 따라 각각의 기능블록 18 또는 18'을 관리하기 위해 전력관리 레지스터(19)가 설치된다. 상기 전력관리 레지스터(19)는, 인에이블 신호용 단자 17a 또는 인에이블 신호용 단자 17b를 통해 인에이블 신호를 제 1 기능블록(A)의 AND 회로(16a) 또는 제 2 기능블록(B)의 AND 회로(16b)에 각각 출력한다.

그 결과, 본 발명의 제 3 실시에에 따른 다층 구조를 갖는 클록펄스 회로에 대한 전력소모가 줄어든다.

제 4 실시예

본 발명에 따라, 1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비하며, 상기 전력관리 레지스터가 그 내부에 적재된 컴퓨터 프로그램에 따라 동작하는 컴퓨터 유니트인, 다층 구조를 갖는 클록펄스 회로.

도 5를 참조하면, 상기 전력관리 레지스터(21)는 그 내부에 적재된 컴퓨터 프로그램에 따라 동작하는 컴퓨터 유니트로서, 전력관리 레지스터(21)는 인에이블 신호용 단자 17a 또는 인에이블 신호용 단자 17b를 통해 인에이블 신호를 제 1 기능블록(A)의 AND 회로(16a) 또는 제 2 기능블록(B)의 AND 회로(16b)에 각각 공급한다.

그 결과, 본 발명의 제 4 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 전력소모가 줄어든다.

제 5 실시예

1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비하며, 최종적으로 블록 A(18)와 블록 B(18')를 동작시키기 위해, AND 회로(16a)용 단자(17a)와 AND 회로(16b)용 단자(17b)를 통해 AND 회로(16a, 16b)에 인에이블 신호를 공급하기 위해 디코더(23)가 설치된, 다층 구조를 갖는 클록펄스 회로.

도 6을 참조하면, 디코더(23)는 코드화된 신호 수신용 단자(22)를 통해 코드화된 신호를 수신한다. 이러한 코드화된 신호를 디코딩한 후에, 상기 디코더는 AND 회로(16a)용 단자(17a)와 AND 회로(16b)용 단자(17b)를 통해 각각 AND 회로(16a)와 AND 회로(16b)에 명령어를 제공하여, 블록 A(18)와 블록 B(18')를 동작시킨다.

그 결과, 본 발명의 제 5 실시예에 따른 다층 구조를 갖는 클록펄스 회로에 대한 전력소모가 줄어든다.

본 발명의 클록회로에 적합한 제 1 층 회로의 변형예

본 발명에 따라, 1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비한, 다층 구조를 갖는 임의의 클록펄스 회로에 적용가능한 제 1 층 회로를 대체할 수 있는 인터페이스.

도 7을 참조하면, 모든 AND 회로(16)는 클록펄스 발생기(미도시)로부터 클록신호를 수신하기 위한 공통 입력단자(11)를 갖는다. 상기 AND 회로(16) 각각은 인에이블 신호 Enb(1) 내지 Enb(k)를 수신하는 단자를 갖는다. 또한, 상기 AND 회로(16) 각각의 출력신호는, 드라이버(25)에 의해 각각의 클록펄스의 선단 엣지의 형태가 변형된 후에, 대응하는 출력단자(Out 1 내지 Out k)로부터 발생된다.

이러한 인터페이스를 적용하는 것은, 본 발명에 따라 1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비한 다층 구조를 갖는 클록펄스 회로 각각의 제 1 층 회로에 대한 구조를 단순화하는데 효과적이다.

전술한 내용으로부터 알 수 있는 것과 같이, 본 발명은, 1개의 트렁크 라인과 10개의 브랜치 라인으로 이루어진 제 1 층과, 10개의 트렁크 라인과 40개의 브랜치 라인으로 이루어지고 2개의 그룹으로 분할된 제 2 층을 구비하며, 전력소모가 거의 없는, 다층 구조를 갖는 클록펄스 회로를 제공한다.

비록, 본 발명을 특정한 실시예를 참조하여 설명하였지만, 이들 실시예는 본 발명을 제한하는 의미로 해석되어서는 않된다. 전술한 본 발명의 발명내용으로부터, 개시된 실시예의 다양한 변형 뿐만 아니라 본 발명의 또 다른 실시예가 본 발명이 속한 당업자에 의해 이루어질 수 있다는 것은 자명하다. 따라서, 첨부된 청구범위는 본 발명의 진정한 범주에 속하는 이와 같은 변형 또는 실시예를 포괄하는 것으로 해석되어야 할 것이다.

Claims (8)

1. 클록펄스 발생기용 단자와,

   상기 클록펄스 발생기에 접속된 제 1 층 트렁크 라인과,

   상기 제 1 층 트렁크 라인에 그 각각이 접속된 복수의 제 1 층 브랜치 라인과,

   상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 트렁크 라인과,

   상기 복수의 제 2 층 트렁크 라인 중 한 개에 각각 접속된 복수의 제 2 층 브랜치 라인과,

   더 높은 층의 복수의 트렁크 라인과 더 높은 층의 복수의 브랜치 라인으로 이루어지고, 상기한 것과 유사한 방식으로 각각 구성된 복수의 조합을 구비하고,

   상기 복수의 브랜치 라인 중에서 선택된 한 개와, 상기 복수의 브랜치 라인 중에서 선택된 한 개에 따르는 트렁크 라인 사이에, 스위칭 소자가 설치된 것을 특징으로 하는, 다층 구조를 갖는 클록펄스 회로.
2. 제 1 항에 있어서,

   상기 스위칭 소자는, 상기 회로의 외부 유니트와 클록펄스에 의해 주어진 인에이블 신호에 의해 활성화되는 복수의 AND 회로로 구성된 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
3. 제 2 항에 있어서,

   클록펄스 각각의 선단 엣지의 형태를 변형하기 위해, 적어도 1개의 트렁크 라인에 부착된 드라이버 회로를 더 구비한 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
4. 제 1 항에 있어서,

   다층 구조를 갖는 상기 클록펄스 회로가 순차제어 시스템에 사용되는 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
5. 제 1 항에 있어서,

   상기 제 1 층 회로의 상기 브랜치 라인의 적어도 일부는 마스터 블록에 접속되고, 상기 제 1 층 회로의 상기 브랜치 라인의 나머지 부분은, 슬레이브 블록에 접속되기 이전에, 상기 마스터 블록에 의해 발생된 인에이블 신호에 의해 활성화되도록 구성된 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
6. 제 1 항에 있어서,

   복수의 블록에 응답하여 동작하여 인에이블 신호를 각각 상기 복수의 AND 회로 각각에 제공함으로써 상기 복수의 블록 각각을 활성화시키는 전력관리 레지스터를 더 구비한 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
7. 제 6 항에 있어서,

   상기 전력관리 레지스터는 컴퓨터 프로그램에 따라 동작하는 컴퓨터 유니트인 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.
8. 제 1 항에 있어서,

   외부로부터 수신된 명령어를 디코딩하여, 인에이블 신호를 상기 스위칭 회로 각각에 출력하는 디코더 수단을 더 구비한 것을 특징으로 하는 다층 구조를 갖는 클록펄스 회로.