KR19990018937A - 전하 결합 소자형 이미지 센서 - Google Patents
전하 결합 소자형 이미지 센서 Download PDFInfo
- Publication number
- KR19990018937A KR19990018937A KR1019970042218A KR19970042218A KR19990018937A KR 19990018937 A KR19990018937 A KR 19990018937A KR 1019970042218 A KR1019970042218 A KR 1019970042218A KR 19970042218 A KR19970042218 A KR 19970042218A KR 19990018937 A KR19990018937 A KR 19990018937A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- gate electrode
- conductivity type
- region
- signal transmission
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 description 42
- 238000009826 distribution Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 따른 CCD형 이미지 센서의 단위 화소는 제 1 도전형의 반도체 기판과, 상기 반도체 기판 상에 형성된 게이트 산화막과, 상기 게이트 산화막 상에 형성된 게이트 전극과, 상기 반도체 기판 내에 형성된 제 2 도전형의 웰 영역과, 상기 게이트 전극 하부의 상기 웰 영역 내에 형성되어 있되, 상기 게이트 전극의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 1 도전형의 제 1 불순물 영역과, 상기 게이트 전극의 일측 하부의 상기 웰 영역 내에 상기 게이트 전극과 소정 부분이 중첩되도록 형성된 제 1 도전형의 제 2 불순물 영역과, 상기 게이트 전극 하부에 형성되어 있되, 상기 제 1 및 제 2 불순물 영역들 사이에 형성된 제 2 도전형의 제 3 불순물 영역 및, 상기 제 1 불순물 영역 하부의 중앙부에 형성되어 있되, 상기 제 1 불순물 영역의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 2 도전형의 제 4 불순물 영역을 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 구체적으로는 수직 전송단의 최대 용량을 확보하기 위한 CCD형 이미지 센서에 관한 것이다.
CCD형 이미지 센서 (charge coupled device type image sensor)는 입사된 빛을 광전 변환하는 포토 다이오드들의 어레이와 각 포토 다이오드로부터 신호 전하를 전달받아 전송하는 수직 및 수평 신호 전송단 (BCCD : buried channel CCD), 출력된 신호를 증폭하여 전압 신호로 변환하기 위한 출력부로 크게 나눠진다. 포토 다이오드에서 광전 변환된 신호 전하는 수직 브랭킹(vertical branking) 기간 동안에 수직 신호 전송단 (VBCCD : vertical BCCD)로 전송되어 수평 브랭킹 기간 동안에 한 단계씩 수평 신호 전송단 (HBCCD)로 전달된다. 이 신호 전하는 수평 신호 전송단 종단의 플로팅 디퓨젼 앰프 (floating diffusion amplifier)로 전송되어 증폭된 후 출력된다.
신호 전하는 전송 속도를 고려하여 통상 전자를 이용하는 경우가 대부부이다. CCD형 이미지 센서의 신호 전송단 구조는 통상 게이트 전극이 오버랩된 (overlapped) 구조로 되어 있으며, 게이트 전극은 도핑된 다결정 실리콘으로 주로 형성된다. 신호 전송단의 신호 전달은 게이트 전극에 가해진 클럭 펄스에 의한 게이트 전극 하부 즉, 실리콘 내부의 전자 전위의 변화에 따른 전계에 의해서 신호 전가의 전달이 이루어지며, 신호 전송단은 전송 효율을 최대로 하기 위해 표면이 N형 불순물로 도핑된 매립 채널 (buried channel)을 적용하고 있다.
도 1은 종래 기술에 따른 CCD형 이미지 센서를 구성하는 단위 화소의 구조를 보여주는 단면도이다. 도 2는 게이트 전극에 수직 신호 전송을 위해 낮은 전압 (VVL : vertical low voltage, 예컨대 -9V 또는 -7.5V)이 인가될 때 수직 신호 전송단의 전자 전위 분포 (electron potential distribution)을 보여주는 도면이다. 그리고, 도 3은 게이트 전극에 수직 신호 전송을 위해 중간 전압 (VVH : vertical medium voltage, 예컨대 0V)이 인가될 때 수직 신호 전송단의 전자 전위 분포를 보여주는 도면이다.
현재 CCD 방식을 채용한 제품에서도 칩 사이즈의 감소와 화소수의 증가에 따라 포토 다이오드의 크기 및 수직 신호 전송단의 폭이 감소하기 때문에, 최대 취급 전하량의 감소로 인해 포토 다이오드와 수직 신호 전송단의 용량 부족에 의해 신호 전하가 넘치는 블루밍(blooming) 현상이 가중되고 있다. 특히, 수직 신호 전송단은 그 폭이 감소함에 따라 협 채널 효과 (narrow channel effect)에 의해 수직 신호 전송단의 중앙부의 전위와 그것의 양측 사이에 전위차가 나타난다. 도 2 및 도 3를 참조하면, 수직 신호 전송단의 최대 용량은 게이트 전극에 VVL 전압이 인가될 때 나타나는 전위 분포 선 (2)와 VVM 전압이 인가될 때 나타나는 전위 분포 선 (1)으로 이루어진 폐곡선의 면적 (가)에 해당한다. 상술한 바와 같이, 화소수의 증가 및 소형화에 의해서 수직 신호 전송단의 채널 폭이 좁아질수록 전송단 양측의 P형 불순물 영역들로 인해 협 채널 효과의 영향이 커지게 된다. 결국, 도 3의 폐곡선 면적 (가) 즉, 수직 신호 전송단의 최대 용량이 감소한다.
따라서 본 발명의 목적은 전송 용량을 증가시킬 수 있는 CCD형 이미지 센서를 제공하는 것이다.
도 1은 종래 기술에 따른 CCD형 이미지 센서를 구성하는 단위 화소의 구조를 보여주는 단면도,
도 2는 게이트 전극에 수직 신호 전송을 위해 낮은 전압 (VVL : vertical low voltage)이 인가될 때 수직 신호 전송단의 전위 분포를 보여주는 도면,
도 3은 게이트 전극에 수직 신호 전송을 위해 중간 전압 (VVH : vertical medium voltage)이 인가될 때 수직 신호 전송단의 전위 분포를 보여주는 도면,
도 4는 본 발명에 따른 CCD형 이미지 센서의 단위 화소의 구조를 보여주는 단면도,
도 5는 본 발명의 기술적 개념을 설명하기 위해 제공된 전위 분포를 보여주는 도면,
도 6A는 게이트 전극에 수직 신호 전송을 위해 낮은 전압이 인가될 때 수직 신호 전송단의 전위 분포를 보여주는 도면,
도 6B는 게이트 전극에 수직 신호 전송을 위해 중간 전압이 인가될 때 수직 신호 전송단의 전위 분포를 보여주는 도면,
* 도면의 주요부분에 대한 부호 설명
10 : 반도체 기판 12, 28 : P형 불순물 영역
14, 16 : N형 불순물 영역 18 : P형 웰 영역
20, 26 : P+형 불순물 영역 22 : 게이트 절연막
24 : 게이트 전극
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 제 1 도전형의 반도체 기판과, 상기 반도체 기판 상에 형성된 게이트 산화막과, 상기 게이트 산화막 상에 형성된 게이트 전극과, 상기 반도체 기판 내에 형성된 제 2 도전형의 웰 영역과, 상기 게이트 전극 하부의 상기 웰 영역 내에 형성되어 있되, 상기 게이트 전극의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 1 도전형의 제 1 불순물 영역과, 상기 게이트 전극의 일측 하부의 상기 웰 영역 내에 상기 게이트 전극과 소정 부분이 중첩되도록 형성된 제 1 도전형의 제 2 불순물 영역과, 상기 게이트 전극 하부에 형성되어 있되, 상기 제 1 및 제 2 불순물 영역들 사이에 형성된 제 2 도전형의 제 3 불순물 영역 및, 상기 제 1 불순물 영역 하부의 중앙부에 형성되어 있되, 상기 제 1 불순물 영역의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 2 도전형의 제 4 불순물 영역을 포함한다.
이 실시예에 있어서, 상기 제 1 도전형의 제 2 불순물 영역 상에 형성된 고농도의 제 2 도전형의 제 5 불순물 영역을 부가적으로 포함한다.
이 실시예에 있어서, 상기 제 2 도전형의 제 4 불순물 영역 하부에 형성되어 있되, 상기 제 4 불순물 영역의 폭보다 넓고 상기 게이트 전극의 폭 보다 작은 폭을 갖도록 형성된 고농도의 제 2 도전형의 제 6 불순물 영역을 부가적으로 포함한다.
이와같은 장치에 의해서, 수직 신호 전송단의 협 채널 효과를 억제할 수 있다.
이하 본 발명의 실시예에 따른 참조도면 도 4 내지 도 6에 의거하여 상세히 설명한다.
도 4를 참조하면, 본 발명의 신규한 CCD형 이미지 센서는 수직 신호 전송단의 매입 채널 하부의 중앙부에 게이트 채널의 폭보다 적은 폭을 갖는 P형 불순물 영역을 포함한다. 이로써, 수직 신호 전송단의 매입 채널 양측의 P형 불순물 영역들에 의해서 생기는 협 채널 효과를 줄임으로써, 동일한 채널 폭을 갖는 수직 신호 전송단에서 그것의 최대 용량을 늘일 수 있게 되었다.
다시 도 4를 참조하면, 본 발명에 따른 CCD형 이미지 센서의 단위 화소는 N형 반도체 기판 (10)과 P형 불순물 영역 (12)에 의해서 서로 분리된 2 개의 N형 불순물 영역들 (14) 및 (16)이 형성된 하나의 P형 웰 (18)이 상기 반도체 기판 (10)에 형성되어 있다. 그리고, 상기 N형 불순물 영역 (14) 상에 고농도로 도핑된 P형 불순물 영역 (20)이 형성되어 있고, 상기 불순물 영역 (20)은 반도체 기판 (10)의 표면에 존재하는 결자 결함으로 인해 낮은 전위에서 생성, 소멸되기 쉽운 전자들을 방지하기 위한 것이다.
상기 N형 불순물 영역 (14)은 P형 불순물 영역 (18)과 함께 포토 다이오드로서 제공된다. 게이트 전극 (24)은 반도체 기판 표면의 게이트 산화막 (22) 상에 형성되어 있다. 게이트 전극 (24)의 폭보다 적고 그리고 상기 N형 불순물 영역 (16)의 폭보다 넓은 폭은 갖는 고농도로 도핑된 P형 불순물 영역 (26)이 P형 웰 영역 (26) 내에 형성되어 있다. 그리고, N형 불순물 영역 (16) 하부의 중앙부에 상기 불순물 영역 (16)의 폭보다 적은 폭을 갖는 P형 불순물 영역 (28)이 형성되어 있다. N형 불순물 영역 (22)은 인접한 포토 다이오드로/로부터 전자가 유입/방출되는 것을 방지하기 위한 채널 차단기 (channel stopper)로서 작용한다.
본 발명에 따라 N형 불순물 영역 (16) 즉, 수직 신호 전송단의 매립 채널 하부에 P형 불순물 영역 (28)을 형성함으로써, 수진 신호 전송단의 중앙부분의 전위가 높아지는 것을 억제할 수 있다. 결과적으로, 수직 신호 전송단의 채널 폭은 동일하게 유지하면서 그것의 용량을 증가시킬 수 있고 아울러, 이미지 센서의 특성이 악화되는 것을 방지할 수 있다.
도 5는 본 발명의 기술적 개념을 설명하기 위해 제공된 전위 분포를 보여주는 도면이다. 도 6A는 게이트 전극에 수직 신호 전송을 위해 낮은 전압 (VVL : vertical low voltage, 예컨대 -9V 또는 -7.5V)이 인가될 때 수직 신호 전송단의 전자 전위 (electron potential)을 보여주는 도면이다. 그리고, 도 6B는 게이트 전극에 수직 신호 전송을 위해 중간 전압 (VVH : vertical medium voltage, 예컨대 0V)이 인가될 때 수직 신호 전송단의 전자 전위를 보여주는 도면이다.
다시 도 5를 참조하면, N형 불순물 영역 (16)으로 형성된 수직 신호 전송단의 매입 채널에 의한 전위 분포는 참조 번호 (3)로 표시된다. 본 발명에 따른 P형 불순물 영역 (28)에 의한 전위 분포는 매입 채널에 의한 전위 분포와 상대된 분를 갖는 참조 번호 (4)로 표시된다. 따라서, 본 발명의 기술적 개념은 이러한 전위 분포들에 의해서 실질적으로 형성되는 참조 번호 (5)로 표시된 전위 분포를 갖도록 하는 것이다.
수직 신호 전송단의 매립 채널을 형성하는 N형 불순물 영역 (16)의 농도를 증가시켜서 P형 불순물 영역과 보상 후 최대 전위를 종래와 동일한 수준으로 조절하면, 전압들 (VVL) 및 (VVM)이 게이트 전극 (24)에 인가될 때 나타나는 전위차 (도 6B의 참조 번호 : b)를 종래와 동일한 수준 (도 3의 참조 번호 : a)로 유지하면서도 종래의 수직 신호 전송단의 용량에 해당하는 면적 (가) 보다 넓은 면적 (나)를 확보할 수 있다. 이로써, 칩 사이즈의 감소 및 화소수의 증가에 따른 수직 신호 전송단의 용량 감소로 인한 특성 악화를 막을 수 있다. 그리고, 매립 채널 하부에 형성된 P형 불순물 영역 (28)에 의해 협 채널 효과가 억제됨으로써 종래와 동일한 채널 폭을 갖는 수직 신호 전송단의 용량을 증가시킬 수 있다.
상기한 바와같이, 수직 신호 전송단의 매립 채널용 N형 불순물 영역 하부의 중앙부에 그것보다 적은 폭을 갖는 P형 불순물 영역을 형성하여 협 채널 효과를 줄일 수 있기 때문에, 그것의 용량을 증가시킬 수 있고, 특성이 악화되는 것을 방지할 수 있다.
Claims (3)
- 제 1 도전형의 반도체 기판과,상기 반도체 기판 상에 형성된 게이트 산화막과,상기 게이트 산화막 상에 형성된 게이트 전극과,상기 반도체 기판 내에 형성된 제 2 도전형의 웰 영역과,상기 게이트 전극 하부의 상기 웰 영역 내에 형성되어 있되, 상기 게이트 전극의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 1 도전형의 제 1 불순물 영역과,상기 게이트 전극의 일측 하부의 상기 웰 영역 내에 상기 게이트 전극과 소정 부분이 중첩되도록 형성된 제 1 도전형의 제 2 불순물 영역과,상기 게이트 전극 하부에 형성되어 있되, 상기 제 1 및 제 2 불순물 영역들 사이에 형성된 제 2 도전형의 제 3 불순물 영역 및,상기 제 1 불순물 영역 하부의 중앙부에 형성되어 있되, 상기 제 1 불순물 영역의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 제 2 도전형의 제 4 불순물 영역을 포함하는 CCD형 반도체 장치.
- 제 1 항에 있어서,상기 제 1 도전형의 제 2 불순물 영역 상에 형성된 고농도의 제 2 도전형의 제 5 불순물 영역을 부가적으로 포함하는 CCD형 반도체 장치.
- 제 1 항에 있어서,상기 제 2 도전형의 제 4 불순물 영역 하부에 형성되어 있되, 상기 제 4 불순물 영역의 폭보다 넓고 상기 게이트 전극의 폭 보다 작은 폭을 갖도록 형성된 고농도의 제 2 도전형의 제 6 불순물 영역을 부가적으로 포함하는 CCD형 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042218A KR100515019B1 (ko) | 1997-08-28 | 1997-08-28 | 전하결합소자형이미지센서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042218A KR100515019B1 (ko) | 1997-08-28 | 1997-08-28 | 전하결합소자형이미지센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990018937A true KR19990018937A (ko) | 1999-03-15 |
| KR100515019B1 KR100515019B1 (ko) | 2005-11-29 |
Family
ID=37306216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970042218A KR100515019B1 (ko) | 1997-08-28 | 1997-08-28 | 전하결합소자형이미지센서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100515019B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003499A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 고체 촬상 소자 및 그 제조방법 |
| KR100390810B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR100390836B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316481A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | 固体撮像装置の駆動方法 |
| KR930008527B1 (ko) * | 1990-10-13 | 1993-09-09 | 금성일렉트론 주식회사 | Npn형 vccd 구조의 고체촬상 소자 |
| KR100240188B1 (ko) * | 1995-05-29 | 2000-01-15 | 모리 가즈히로 | 고체촬상소자 및 그 제조방법 |
-
1997
- 1997-08-28 KR KR1019970042218A patent/KR100515019B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003499A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 고체 촬상 소자 및 그 제조방법 |
| KR100390810B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR100390836B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100515019B1 (ko) | 2005-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
| US8134190B2 (en) | Image pickup apparatus and image pickup system | |
| JP5111157B2 (ja) | 光電変換装置及び光電変換装置を用いた撮像システム | |
| CN102683370B (zh) | 固体摄像装置及其制造方法以及电子装置 | |
| US10367029B2 (en) | Image sensors having a separation impurity layer | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| KR100218773B1 (ko) | 고체촬상장치 | |
| US9425225B2 (en) | Solid-state imaging device | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| US5892253A (en) | Active pixel sensor cell with balanced blue response and reduced noise | |
| JP5270964B2 (ja) | Ｃｍｏｓイメージセンサ及びそのピクセル | |
| US6351002B1 (en) | Photodiode | |
| JPH1187684A (ja) | 固体撮像装置及びその製造方法 | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| KR100515019B1 (ko) | 전하결합소자형이미지센서 | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| KR100790587B1 (ko) | 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 | |
| JP2020017753A (ja) | 画素ユニット、及び撮像素子 | |
| JP2986752B2 (ja) | 半導体装置 | |
| JP3084034B2 (ja) | 半導体装置 | |
| US20050023570A1 (en) | Image sensor with transparent transistor gates | |
| KR100311491B1 (ko) | 고체촬상소자및그의제조방법 | |
| KR100736427B1 (ko) | 이미지 센서 제조 방법 | |
| JP2004063878A (ja) | 電荷検出装置及び固体撮像装置 | |
| KR100749097B1 (ko) | 커플링 캐패시터를 사용하는 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |