KR0138904Y1 - 광대역 구현 위상동기루프(pll) - Google Patents

광대역 구현 위상동기루프(pll) Download PDF

Info

Publication number
KR0138904Y1
KR0138904Y1 KR2019960027911U KR19960027911U KR0138904Y1 KR 0138904 Y1 KR0138904 Y1 KR 0138904Y1 KR 2019960027911 U KR2019960027911 U KR 2019960027911U KR 19960027911 U KR19960027911 U KR 19960027911U KR 0138904 Y1 KR0138904 Y1 KR 0138904Y1
Authority
KR
South Korea
Prior art keywords
pll
phase
vco
controlled oscillator
frequency
Prior art date
Application number
KR2019960027911U
Other languages
English (en)
Other versions
KR19980014755U (ko
Inventor
하태현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR2019960027911U priority Critical patent/KR0138904Y1/ko
Publication of KR19980014755U publication Critical patent/KR19980014755U/ko
Application granted granted Critical
Publication of KR0138904Y1 publication Critical patent/KR0138904Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 고안은 광대역 구현 위상동기루프(Phase Locked Loop : PLL)에 관한 것이다.
본 고안에 따른 광대역 구현 위상동기루프(PLL)장치는 위상 검출기(Phase Detector : PD), 저역통과필터(Low Pass Filter : LPF), 전압제어 발진기(Voltage Controlled Oscillator : VCO) 및 N-분주기로 구성되는 종래의 위상동기루프(PLL)에 있어서, 저역통과필터(LPF)와 전압제어 발진기(VCO) 사이에 선형 증폭회로(Linear Amplifier : L-AMP)를 포함시켜 줌으로써 전압제어 발진기(VCO)에 입력되는 직류전압의 범위를 넓혀주고, 결과적으로 위상동기루프(PLL)의 출력주파수 범위를 확장시켜줄 수 있다.

Description

광대역 구현 위상동기루프(PLL)
본 고안은 위상동기루프(Phase-Locked Loop : PLL)에 관한 것으로서, 보다 상세하게는 전압제어 발진기(Voltage Controlled Oscillator : VCO) 전단에 선형 증폭회로(Linear Amplifier : L-AMP)를 구성해 줌으로써, 위상동기루프(PLL)의 가변주파수 범위를 확장할 수 있는 광대역 구현 위상동기루프(PLL)에 관한 것이다.
위상동기루프(PLL)란 기준이 되는 입력신호와 피드백된 전압제어 발진기(VCO)의 발진출력의 위상차를 검출하여 전압제어 발진기(VCO)의 주파수, 위상을 결정하는 회로를 말한다.
상기와 같은 종래의 위상동기루프(PLL)는 도1에 도시된 바와 같이, 기준입력신호(Vi(f))와 전압제어 발진기(VCO)(12)의 출력으로부터 피드백된 신호(Vr(f))의 주파수와 위상을 비교·검출하는 위상 검출기(Phase Detector : PD)(10)와, 상기 위상 검출기(PD)(10)의 출력신호에 섞인 고주파 성분을 제거해 주는 저역통과필터(Low Pass Filter : LPF)(11)와, 상기 저역통과필터(LPF)(11)의 직류출력전압에 비례하는 주파수를 발생시키는 전압제어 발진기(VCO)(12), 그리고 이 전압제어 발진기(VCO)(12)의 출력주파수를 N 분주해 상기 위상 검출기(PD)(10)로 피드백 시켜주는 N-분주기(13)로 구성된다.
이러한 구성요소를 갖춘 종래의 위상동기루프(PLL)의 동작은 다음과 같다. 소정 주파수의 기준입력신호(Vi(f))와 피드백 경로에서 N 분주된 전압제어 발진기(VCO)(12)의 출력신호(Vr(f))가 위상 검출기(PD)(10)의 두 입력으로 가해지면, 위상 검출기(PD)(10)는 두 입력신호의 주파수와 위상의 차이를 비교하여 그 차이에 따른 전압을 출력하는 결과, 이 출력전압은 주파수·위상차에 대한 직류성분과 두 입력신호의 비교도중 발생하게되는 고주파 성분으로 구성되어 있다. 상기한 위상 검출기(PD)(10)의 출력신호는 저역통과필터(LPF)(11)로 입력되어, 고주파 성분이 제거되며, 직류성분만이 전압제어 발진기(VCO)(12)의 입력으로 가해진다. 전압제어 발진기(VCO)(12)는 직류입력전압에 비례하는 주파수를 출력해주는 회로단이며, 도1에서는 저역통과필터(LPF)(11)를 통과한 위상 검출기(PD)(10)의 출력신호 성분중 직류부분에 비례하는 주파수(Vo(f))를 출력해준다. 전압제어 발진기(VCO)(12)의 출력주파수(Vo(f))는 피드백경로에 포함된 N-분주기(13)에 의해 외부에서 설정조정이 가능한 N 값으로 분주된 후, 기준입력신호(Vi(f))와 비교되기 위해 다시 위상 검출기(PD)(10)의 한 단자로 입력되게 된다.
상기와 같은 동작을 반복하게 되면, 결국은 소정 주파수의 기준입력신호(Vi(f))와 N-분주되어 피드백된 전압제어 발진기(VCO)(12)의 출력주파수 신호의 위상은 동기가 이루어지게 되고, 기준입력신호(Vi(f))와 위상이 동기이며 주파수가 N 배인 위상동기루프(PLL)의 출력신호(Vo(f))를 얻을 수 있게 된다.
한편, 전술한 바와 같은 구성을 갖는 종래의 위상동기루프(PLL)는 위상 검출기(PD)의 직류출력전압 범위가 정해져 있기 때문에, 전압제어 발진기(VCO)의 가변가능한 주파수 출력범위내 일지라도 기준입력신호(Vi(f))와 초기 비교신호(Vr(f))의 주파수 차가 특정된 값을 벗어나게 되면 주파수와 위상이 동기되지 못한다. 즉, 도2에 도시된 바와 같이 직류입력전압에 대해 전압제어 발진기(VCO)의 가변가능한 주파수 범위가 광대역이라 할지라도 위상 검출기(PD)의 가변 직류출력전압 범위가 제한되어 있기 때문에, 기존의 상용 부품을 사용하여 광대역 위상동기루프(PLL)를 구현할 때에는 주파수 대역의 제한이 따르게 되는 문제점이 있다.
이런 이유로, 기존의 위상동기루프(PLL)들은 주로 단일모드용이나 협대역용의 위상동기,캐리어 검출 및 주파수 합성기등으로 사용되고 있으며, 광대역 구현을 위해서는 한 개 이상의 위상동기루프(PLL)를 이용하여 대역을 분할하는 방식을 이용하기도 한다.
따라서 본 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 고안의 목적은 종래의 위상동기루프(PLL)에 선형 증폭회로(L-AMP)를 포함시켜 줌으로써 위상 검출기(PD)의 직류출력전압 범위를 넓혀주고, 결과적으로 보다 광대역의 출력주파수를 발생 시킬 수 있는 광대역 구현 위상동기루프(PLL)를 제공함에 있다.
도 1 은 종래의 위상동기루프(PLL)의 개략적인 블록도,
도 2 는 도1의 전압제어 발진기(VCO)의 입력전압과 출력주파수의 관계를 나타내는 그래프,
도 3 은 본 고안이 적용된 광대역 구현 위상동기루프(PLL)의 개략적인 블럭도이며,
도 4 는 선형 증폭회로(L-AMP) 및 연산 증폭기(OP AMP)의 입·출력 관계를,
도 5 는 본 고안이 적용된 광대역 구현 위상동기루프(PLL)의 효과를 나타내는 그래프이다.
* 도면의 주요부분에 사용된 부호의 설명 *
10,30 : 위상 검출기(PD)
11,31 : 저역통과필터(LPF)
12,33 : 전압제어 발진기(VCO)
13,34 : N-분주기
32 : 선형 증폭회로(L-AMP)
상기와 같은 목적을 달성하기 위한 본 고안에 따른 광대역 구현 위상동기루프(PLL)의 특징은 종래의 위상동기루프(PLL)의 저역통과필터(LPF)와 전압제어 발진기(VCO) 사이에 선형 증폭회로(L-AMP)를 첨가시킨 부분에 있다.
이하, 본 고안에 따른 광대역 구현 위상동기루프(PLL)의 바람직한 하나의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3 에 제시된 바와 같이, 광대역 구현 위상동기루프(PLL)는 소정 주파수의 기준입력신호(Vi(f))와 전압제어 발진기(VCO)(33)의 출력단으로부터 N 분주되어 피드백되는 신호(Vr(f))는 위상 검출기(PD)(30)의 입력단으로 각각 입력되게 되며, 위상 검출기(PD)(30)의 출력단은 저역통과필터(LPF)(31)의 입력단에 접속되고, 이 저역통과필터(LPF)(31)의 출력단은 연산 증폭기(OP AMP)를 기본으로 이루어진 선형 증폭회로(L-AMP)(32)의 입력단에 접속된다. 선형 증폭회로(L-AMP)(32)의 출력단은 전압제어 발진기(VCO)(33)의 입력단과 연결되고, 본 고안 광대역 구현 위상동기루프(PLL)의 출력주파수(Vo(f))를 발생시키는 상기 전압제어 발진기(VCO)(33)의 출력단은 피드백 경로에 존재하는 N-분주기(34)의 입력단과도 접속되며, 이 N-분주기(34)의 출력단은 상기 위상 검출기(PD)(30)의 입력단과 다시 접속되게 된다.
이와같이 구성된 광대역 구현 위상동기루프(PLL)는 선형 증폭회로(L-AMP)(32)를 제외한 구성부분들은 종래의 위상동기루프(PLL)와 동일하므로, 이하에서는 본 고안 특유의 구성부분인 선형 증폭회로(L-AMP)(32)를 중심으로 그 동작을 설명하기로 한다.
위상 검출기(PD)(30)에 의해 기준입력신호(Vi(f))와 전압제어 발진기(VCO)(33)의 출력으로부터 피드백된 신호(Vr(f))의 두 주파수와 위상차가 비교·검출되고, 그 차에 해당하는 직류전압이 출력되면, 저역통과필터(LPF)(31)는 고주파 성분을 제거시킨 상기 직류출력전압을 선형 증폭회로(L-AMP)(32)의 입력단에 인가시켜 준다. 선형 증폭회로(L-AMP)는 소정의 증폭도를 가지고 입력전압에 비례하는 출력전압을 얻을 수 있게 설계된 회로단을 말하는데, 본 고안에 적용된 선형 증폭회로(L-AMP)(32)는 분주기의 분주값인 N 에 비례할 수 있게 전압증폭도를 조정가능 하도록 연산 증폭기(OP AMP)와 수동소자들로 구성할 수 있다.
도 4 에는 연산 증폭기(OP AMP)의 입력전압에 대한 출력전압의 관계(도4a 참조)와, 반전 증폭기로 사용될 경우(도4b 참조) 및 비반전 증폭기로 사용될 경우(도4c 참조)의 개략적인 회로구성의 예를 도시 하였으며, 증폭도 조정은 가변저항을 이용한 경우이다.
그리고, 도 5 는 이러한 선형 증폭회로(L-AMP)를 포함시킬 경우의 효과를 나타내는 그래프로서, 전압제어 발진기(VCO)(33)에 입력되는 직류전압의 크기를 키워줌에 따라(도5b 참조), 위상 검출기(PD)의 직류출력전압에 대한 종래의 위상동기루프(PLL)의 전압제어 발진기(VCO)의 출력주파수보다 본 고안이 적용되어 선형 증폭회로(L-AMP)(32)가 포함된 경우의 전압제어 발진기(VCO)(33)의 출력주파수 범위가 넓어진 것을 알 수 있다.
상기한 바와 같이, 선형 증폭회로(L-AMP)(32)의 증폭도를 N 값에 비례하도록 조정해주는 이유는, 분주값과 어느정도의 연관성을 가지게 해 줌으로써 본 고안 광대역 구현 위상동기루프(PLL)의 전체적인 동작의 용이성을 얻기 위함이다.
선형 증폭회로(L-AMP)(32)의 변환특성(도4a 참조)에 의해 직류전압 레벨이 변환되어 전압제어 발진기(VCO)(33)에 인가되면, 인가되는 직류전압값에 따라 전압제어 발진기(VCO)(33)는 출력주파수(Vo(f))를 발생시킨다. 외부에서 N 값을 설정조정할 수 있게 구성된 N-분주기(34)는 상기 전압제어 발진기(VCO)(33)의 출력주파수(Vo(f))를 N 분주시켜 위상 검출기(PD)(30)의 한 입력신호(Vr(f))로 피드백시켜 준다.
전술한 것과 같은 방식을 반복하면, 종국에 가서는 기준입력신호(Vi(f))와 N 분주된 전압제어 발진기(VCO)(33)의 출력인 Vr(f)신호의 주파수가 동기되고, 기준입력신호(Vi(f))의 N 배의 주파수값을 가진 위상동기루프(PLL)의 출력신호를 구현할 수 있다.
상기한 바와 같이 본 고안에 따른 광대역 구현 위상동기루프(PLL)에 의하면, 종래의 위상동기루프(PLL)의 저역통과필터(LPF)와 전압제어 발진기(VCO)사이에 선형 증폭회로(L-AMP)를 포함시켜 줌으로써, 전압제어 발진기(VCO)에 입력되는 직류전압의 범위를 넓혀주고, 결과적으로 위상동기루프(PLL)의 출력주파수 범위를 확장시켜주는 효과가 있다.

Claims (3)

  1. 위상동기루프(PLL)에 있어서,
    기준 입력신호와 전압제어 발진기(VCO) 출력으로부터 피드백된 신호의 주파수와 위상을 비교하여 그 차를 검출하는 위상 검출기(PD)와,
    상기 위상 검출기(PD)의 출력신호에서 고주파 성분을 제거하는 저역통과필터(LPF)와,
    상기 저역통과필터(LPF)의 직류출력전압을 증폭시켜주는 선형 증폭회로(L-AMP)와,
    상기 선형 증폭회로(L-AMP)의 직류출력전압에 비례하는 주파수를 발생시키는 전압제어 발진기(VCO)와,
    상기 전압제어 발진기(VCO)의 출력주파수를 N 분주하여 피드백시키는 N-분주기로 구성됨을 특징으로하는 광대역 구현 위상동기루프(PLL).
  2. 청구항 1 에 있어서, 상기 선형 증폭회로(L-AMP)는,
    직류입력전압을 증폭하기 위한 연산 증폭기(OP AMP)와 복수 개의 수동소자로 구성됨을 특징으로하는 광대역 구현 위상동기루프(PLL).
  3. 청구항 1 에 있어서, 상기 선형 증폭회로(L-AMP)는,
    그 증폭도가, 상기 N-분주기의 분주값인 N 에 비례하도록 조정가능한 회로소자를 포함하는 것을 구성의 특징으로하는 광대역 구현 위상동기루프(PLL).
KR2019960027911U 1996-09-02 1996-09-02 광대역 구현 위상동기루프(pll) KR0138904Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960027911U KR0138904Y1 (ko) 1996-09-02 1996-09-02 광대역 구현 위상동기루프(pll)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960027911U KR0138904Y1 (ko) 1996-09-02 1996-09-02 광대역 구현 위상동기루프(pll)

Publications (2)

Publication Number Publication Date
KR19980014755U KR19980014755U (ko) 1998-06-25
KR0138904Y1 true KR0138904Y1 (ko) 1999-04-01

Family

ID=19465962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960027911U KR0138904Y1 (ko) 1996-09-02 1996-09-02 광대역 구현 위상동기루프(pll)

Country Status (1)

Country Link
KR (1) KR0138904Y1 (ko)

Also Published As

Publication number Publication date
KR19980014755U (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
US7701299B2 (en) Low phase noise PLL synthesizer
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
US5259007A (en) Phase locked loop frequency synthesizer
US5920233A (en) Phase locked loop including a sampling circuit for reducing spurious side bands
JP3796109B2 (ja) デジタル制御の周波数増倍発振器を備えた位相同期ループ
JP2729028B2 (ja) Fm搬送波の復調方法および復調回路
US7952437B2 (en) Quality of phase lock and loss of lock detector
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
US6211743B1 (en) Phase-locked loop having temperature-compensated bandwidth control
US8803574B2 (en) Generating a tuned frequency output from a signal generator
US20120224865A1 (en) Phase locked loop
US9973195B2 (en) Local phase detection in realigned oscillator
KR0138904Y1 (ko) 광대역 구현 위상동기루프(pll)
US7408418B2 (en) Phase locked loop circuit having reduced lock time
US6683920B1 (en) Dual-loop system and method for frequency acquisition and tracking
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
KR0175381B1 (ko) 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치
WO1991007016A1 (en) A phase locked loop for producing a reference carrier for a coherent detector
Gustrau et al. VCO linearisation by frequency feedback
GB2567463A (en) Phase locked loop circuit
KR100536937B1 (ko) 주파수 합성기
KR19990018496A (ko) 시정수조절회로
KR20000026476A (ko) 반도체 장치의 위상 동기 루프
KR960011423B1 (ko) 주파수 합성시 잡음억제 방법
US20040027205A1 (en) Local oscillator apparatus for low-noise generation of arbitrary frequencies

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee