KR19990016355A - 반도체소자의 금속배선 및 그 형성방법 - Google Patents

반도체소자의 금속배선 및 그 형성방법 Download PDF

Info

Publication number
KR19990016355A
KR19990016355A KR1019970038885A KR19970038885A KR19990016355A KR 19990016355 A KR19990016355 A KR 19990016355A KR 1019970038885 A KR1019970038885 A KR 1019970038885A KR 19970038885 A KR19970038885 A KR 19970038885A KR 19990016355 A KR19990016355 A KR 19990016355A
Authority
KR
South Korea
Prior art keywords
metal wiring
conductive layer
wiring
metal
semiconductor device
Prior art date
Application number
KR1019970038885A
Other languages
English (en)
Inventor
이강열
진경석
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970038885A priority Critical patent/KR19990016355A/ko
Priority to JP10104427A priority patent/JPH1167762A/ja
Publication of KR19990016355A publication Critical patent/KR19990016355A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선의 신뢰성을 향상시키도록 한 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로서, 기판상에 제 1 방향으로 형성된 전도층과, 그리고 상기 전도층에 형성되고 상면이 직사각형 모양을 갖는 매트릭스 형태의 복수개의 홀을 포함하여 형성되며, 상기와 같이 구성된 본 발명의 반도체소자의 금속배선 형성방법은 기판상에 전도층을 형성하는 제 1 단계와, 그리고 상기 전도층을 선택적으로 식각하여 제 1 방향의 배선을 형성하며 상기 배선내에 상기 기판의 표면이 노출되도록 복수개의 홀을 매트릭스 형태로 형성하는 제 2 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체소자의 금속배선 및 그 형성방법
본 발명은 반도체 소자의 금속배선에 관한 것으로 특히, 금속배선의 신뢰성을 향상시키는데 적당한 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.
일반적으로 반도체 집적회로의 집적도가 향상됨에 따라 금속배선의 선폭은 좁아지며, 상기 좁은 선폭을 갖는 금속배선을 통하여 흐르는 전류밀도는 증가하게 된다.
상기와 같은 전류밀도의 증가는 금속배선에 전기적 물질 이동(Electromigration)을 일으키며, 이는 금속배선의 신뢰성에 악영향을 미친다.
상기 금속배선에 전기적 물질 이동 발생시 금속원자의 주된 확산의 경로는 결정 입자 경계(Grain Boundry)를 통한 확산이다.
따라서 상기 결정 입자 경계를 가지지 않는 금속배선의 레이아웃(Layout) 기술은 금속배선의 전기적 물질 이동 특성의 개선 차원에서 매우 중요하다.
상기 결정 입자 경계를 가지지 않는 배선의 레이아웃 기술은 그레인 사이즈(Grain Size)가 배선의 선폭보다 더 클 때 가능하며, 이를 밤보 구조(Bamboo Structure)라 한다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 금속배선 및 그 형성방법을 설명하면 다음과 같다.
도 1은 종래의 반도체 소자의 금속배선을 나타낸 평면도이고, 도 2는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1 및 도 2에 도시된 바와같이 반도체 집적회로에서 고 전류 드라이빙(High Current Driving)을 위해서 반도체 기판(11)상에 형성되는 절연막(12)과, 상기 절연막(12)상에 배선폭이 넓게 형성되는 금속배선(13)으로 이루어진다.
이때 상기 금속배선(13)의 표면은 전기적 물질 이동(Electromigration)에 의해서 많은 수의 금속원자가 이동할 수 있는 확산경로가 줄무뉘 형태로 결정 입자 경계(Grain Boundry)(14)를 갖는다.
상기와 같이 구성된 종래의 반도체 소자의 금속배선의 제조방법은 먼저, 도 2에 도시한 바와같이 반도체 기판(11)상에 절연막(12)을 형성하고, 상기 절연막(12)상에 금속층을 형성한다.
이때 상기 금속층은 전기 전도성이 좋은 알루미늄을 사용한다.
이어, 사진석판술 식각공정으로 상기 금속층을 선택적으로 제거하여 금속배선(13)을 형성한다.
여기서 상기 금속배선(13)의 표면은 전기적 물질 이동에 의해서 많은 수의 금속원자가 이동할 수 있는 확산경로가 줄무뉘 형태로 결정 입자 경계(14)를 갖는다.
그러나 이와 같은 종래의 반도체 소자의 금속배선 및 그 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 반도체 집적회로의 집적도가 향상함에 따라 배선의 선폭이 좁아져 배선에 흐르는 전류밀도가 증가하기 때문에 배선내에 원자가 이동하는 결정 입자 형태의 수가 증가하여 전기적 물질이동에 의해 금속배선의 신뢰성을 저하시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 금속배선의 신뢰성을 향상시키는데 적당한 반도체 소자의 금속배선 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 금속배선을 나타낸 평면도
도 2는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 3은 본 발명에 의한 반도체 소자의 금속배선을 나타낸 평면도
도 4a 내지 도 4b는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 절연막
23 : 금속층 23a : 금속배선
24 : 스페이스 25 : 결정 입자 경계
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 금속배선은 기판상에 제 1 방향으로 형성된 전도층과, 그리고 상기 전도층에 형성되고 상면이 직사각형 모양을 갖는 매트릭스 형태의 복수개의 홀을 포함하여 형성됨을 특징으로 한다.
또한, 상기와 같이 구성된 본 발명의 반도체소자의 금속배선 형성방법은 기판상에 전도층을 형성하는 제 1 단계와, 그리고 상기 전도층을 선택적으로 식각하여 제 1 방향의 배선을 형성하며 상기 배선내에 상기 기판의 표면이 노출되도록 복수개의 홀을 매트릭스 형태로 형성하는 제 2 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체소자의 금속배선 및 그 형성방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 반도체소자의 금속배선을 나타낸 평면도이고, 도 4a 내지 도 4b는 본 발명에 의한 반도체소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3 및 도 4b에 도시한 바와같이 반도체 집적회로에서 고 전류 드라이빙(High Current Driving)을 위해서 반도체 기판(21)상에 형성되는 절연막(22)과, 상기 절연막(22)상에 절연막(22) 소정영역의 표면이 노출되도록 직사각형 모양으로 복수개의 매트릭스 형태의 스페이스(24)들을 가지고 형성되는 금속배선(23a)으로 구성된다.
여기서 상기 스페이스(24)는 상기 금속배선(23a)의 식각된 부분이다.
그리고 상기 금속배선(23a)의 표면은 전기적 물질이동(Electromigration)에 의해서 많은 수의 금속원자가 이동할 수 있는 확산 경로로 결정 입자 경계(Grain Boundry)(25)가 뱀부(Bamboo)형태로 형성된다.
여기서 상기 스페이스(24)의 길이는 블래쉬 길이를 갖고, 상기 스페이스(24)의 간격은 그레인 사이즈 보다 작게 형성되며, 상기 스페이스(24)내에 평탄화용 물질(SOG : Spin On Glass, BPSG : Boronphosphorussilicate Glass 등)이나 층간절연물질(TEOS : Tetra Ethyl Ortho Silicate)등으로 형성될 수도 있다.
그리고 상기 금속배선(23a)은 알루미늄 또는 알루미늄 합금(예를 들면, AlCu, AlCuTi 등)으로 형성되며, 상기 금속배선(23a)의 그레인 사이즈(Grain Size)는 1~2㎛이다.
이때 상기 뱀부 구조가 그레인 사이즈 보다 작은 폭의 금속배선(23a)이 형성된다.
상기와 같이 구성된 본 발명에 의한 반도체 소자의 금속배선 제조방법은 도 4a에 도시한 바와같이 반도체 기판(21)의 전면에 절연막(22)을 형성하고, 상기 절연막(22)상에 금속층(23)을 형성한다.
이때 상기 금속층(23)은 알루미늄이나 알루미늄 합금으로 형성한다.
이어, 도 4b에 도시한 바와같이 사진석판술 및 식각공정을 이용하여 상기 금속층(23)을 선택적으로 제거하여 금속배선(23a)을 형성한다.
이때 상기 금속배선(23a)은 상기 절연막(22)의 표면이 노출되면서 상기 금속배선(23a)의 일정영역에 직사각형 모양을 갖는 복수개의 매트릭스 형태의 스페이스(24)들에 의해 여러 갈래로 나누어지도록 형성한다.
그리고 상기 금속배선(23a)의 표면은 전기적 물질 이동에 의해서 많은 수의 금속원자가 이동할 수 있는 확산경로가 뱀부 형태의 결정 입자 경계(25)를 갖는다.
이후 공정에서 도면에 도시되지 않았지만 상기 스페이스(24) 즉, 금속배선(23a)이 식각된 부분에 평탄화용 물질(예를 들면 SOG, BPSG 등) 이나 층간절연물질(예를 들면 TEOS 등)등으로 매립할 수도 있다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 금속배선 및 그 형성방법에 있어서 금속배선내에 복수개의 홀을 매트릭스 형태로 형성함으로써 고전류 드라이빙시 고전류을 나누어서 드라이빙함으로써 금속배선의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 기판상에 제 1 방향으로 형성된 전도층; 그리고 상기 전도층에 형성되고 상면이 직사각형 모양을 갖는 매트릭스 형태의 복수개의 홀을 포함하여 형성된 것을 특징으로 하는 반도체소자의 금속배선.
  2. 제 1 항에 있어서, 상기 복수개의 홀의 직사각형 길이는 각각 블래쉬길이로 동일하게 형성된 것을 특징으로 하는 반도체소자의 금속배선.
  3. 제 1 항에 있어서, 상기 전도층에서 상기 직사각형에 의해 다수의 갈래로 나누어진 배선의 폭은 각각 상기 전도층의 그레인사이즈 보다 작게 형성된 것을 특징으로 하는 반도체소자의 금속배선.
  4. 기판상에 전도층을 형성하는 제 1 단계; 그리고 상기 전도층을 선택적으로 식각하여 제 1 방향의 배선을 형성하며 상기 배선내에 상기 기판의 표면이 노출되도록 복수개의 홀을 매트릭스형태로 형성하는 제 2 단계를 포함하여 형성함을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 4 항에 있어서, 상기 복수개의 홀의 상면은 각각 동일하게 블래쉬길이를 갖는 직사각형으로 형성하며, 상기 직사각형의 간격은 상기 전도층의 그레인사이즈 보다 작게 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019970038885A 1997-08-14 1997-08-14 반도체소자의 금속배선 및 그 형성방법 KR19990016355A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970038885A KR19990016355A (ko) 1997-08-14 1997-08-14 반도체소자의 금속배선 및 그 형성방법
JP10104427A JPH1167762A (ja) 1997-08-14 1998-04-15 半導体デバイスの金属配線及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038885A KR19990016355A (ko) 1997-08-14 1997-08-14 반도체소자의 금속배선 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR19990016355A true KR19990016355A (ko) 1999-03-05

Family

ID=19517510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038885A KR19990016355A (ko) 1997-08-14 1997-08-14 반도체소자의 금속배선 및 그 형성방법

Country Status (2)

Country Link
JP (1) JPH1167762A (ko)
KR (1) KR19990016355A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012047913A2 (en) * 2010-10-05 2012-04-12 Novellus Systems, Inc. Subtractive patterning to define circuit components
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525152B2 (en) * 2006-03-02 2009-04-28 Freescale Semiconductor, Inc. RF power transistor device with metal electromigration design and method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012047913A2 (en) * 2010-10-05 2012-04-12 Novellus Systems, Inc. Subtractive patterning to define circuit components
WO2012047913A3 (en) * 2010-10-05 2012-06-07 Novellus Systems, Inc. Subtractive patterning to define circuit components
CN103155135A (zh) * 2010-10-05 2013-06-12 诺发***公司 减损布图以定义电路组件
US8617982B2 (en) 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components
KR101457829B1 (ko) * 2010-10-05 2014-11-05 노벨러스 시스템즈, 인코포레이티드 회로 컴포넌트들을 정의하기 위한 서브트랙티브 패터닝
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration

Also Published As

Publication number Publication date
JPH1167762A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US6730931B2 (en) Integrated circuit feature layout for improved chemical mechanical polishing
US7075133B1 (en) Semiconductor die with heat and electrical pipes
JP2860258B2 (ja) 相互接続配線の形成方法
EP0176010A2 (en) Integrated circuit fabrication process and device
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
CN112838070B (zh) 内连线结构、内连线布局结构及其制作方法
JP2008306196A (ja) 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ
US20060125090A1 (en) Heat dissipation structure and method thereof
US5924006A (en) Trench surrounded metal pattern
CN109994444A (zh) 晶片键合结构及其制作方法
US7112468B2 (en) Stacked multi-component integrated circuit microprocessor
KR19990016355A (ko) 반도체소자의 금속배선 및 그 형성방법
KR100288666B1 (ko) 배선구조물및그의제조방법과전기장치
KR0179838B1 (ko) 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US20020127834A1 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
KR100268900B1 (ko) 반도체소자의금속배선및그형성방법
JPH10294366A (ja) 半導体装置及びその製造方法
US6765296B2 (en) Via-sea layout integrated circuits
KR100244491B1 (ko) 모스트랜지스터의 게이트구조 및 그 제조방법
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR19990005923A (ko) 메몰 절연층을 갖는 반도체 기판 및 그 제조 방법
CN117913068A (zh) 半导体结构及其形成方法
JP3718336B2 (ja) 半導体集積回路装置の製造方法
KR20000000886A (ko) 금속배선저항을 낮춘 반도체 메모리 소자
CN115692416A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application