KR19990002648A - 반도체 소자의 산화막 형성 방법 - Google Patents

반도체 소자의 산화막 형성 방법 Download PDF

Info

Publication number
KR19990002648A
KR19990002648A KR1019970026319A KR19970026319A KR19990002648A KR 19990002648 A KR19990002648 A KR 19990002648A KR 1019970026319 A KR1019970026319 A KR 1019970026319A KR 19970026319 A KR19970026319 A KR 19970026319A KR 19990002648 A KR19990002648 A KR 19990002648A
Authority
KR
South Korea
Prior art keywords
oxide film
torr
semiconductor device
sccm
gas
Prior art date
Application number
KR1019970026319A
Other languages
English (en)
Inventor
임성수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970026319A priority Critical patent/KR19990002648A/ko
Publication of KR19990002648A publication Critical patent/KR19990002648A/ko

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법에 관한 것으로, 특히 게이트 산화막의 형성 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
종래의 게이트 산화막 형성 공정은 실리콘 웨이퍼을 습식 케미칼(chemical) 방법으로 세정한 후 퍼니스(furnace)에서 고온의 열 산화막 공정으로 형성하는데, 이때 습식 세정공정에서 장비의 특성상 웨이퍼의 중심부와 주변부의 두께차가 60 Å정도까지 나타남과, 고온 열 공정에서 웨이퍼를 퍼니스에 로딩(loading) 할 때 웨이퍼가 공기 중에 노출됨으로써 미세 입자(particle) 및 유기 불순물 등이 재 흡착되는 문제점이 발생함.
3. 발명의 해결방법의 요지
실리콘 웨이퍼상에 게이트 산화막 형성 전 세정 공정을 실시함에 있어서 자외선(UV) 및 산소가스를 이용하여 습기(moisture) 및 유기 오염물을 제거한 후, 불산(HF) 및 2-프로페놀(propanol)의 혼합기체를 이용하여 일정 온도, 일정 압력에서 자연산화막이나 희생 산화막을 식각하고, 자외선 및 염소(Cl2) 가스를 이용하여 금속 불순물을 제거 한 후 급속 열처리 과정(rapid thermal process)를 통해 일정 온도, 일정 압력에서 산소 가스를 이용한 산화막을 형성함.
4. 발명의 중요한 용도
반도체 소자의 게이트 산화막 형성 공정.

Description

반도체 소자의 산화막 형성 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.
종래의 게이트 산화막 형성 방법은 실리콘 웨이퍼를 습식 케미칼 방법을 이용하여 세정한 후 퍼니스에서 고온의 열 산화막 형성 공정을 통해 형성된다. 이때 세정 공정에 있어서 습식 세정을 할 때 멀티 베스 타입(multi bath type)이라는 장비의 특성상 웨이퍼의 균일도(uniformity)가 좋지 않아서 중심부와 주변부의 두께차이가 약 60 Å정도까지 나타난다. 또한 세정 후 열 산화막을 형성하기 위하여 웨이퍼를 퍼니스에 로딩 할 때 공기중에 노출됨으로써 비록 청정도를 관리한다 하더라도 공기중에 함유되어 있는 미세 입자 및 유기 불순물 등이 웨이퍼에 재흡착 됨으로 소자의 신뢰성 및 양산성 측면에서 특성 저하를 초래하는 문제점이 있다.
따라서 본 발명은 실리콘 웨이퍼의 표면상태가 변하지 않도록 효과적으로 세정 하고, 산화막 제조시 공기중에 노출됨으로써 발생되는 웨이퍼의 오염을 최소화하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 산소 가스를 자외선에 의해 활성화시켜 실리콘 웨이퍼상의 수분 및 유기 불순물을 세정하는 단계와, 불산 및 2-프로패놀 혼합기체를 이용하여 실리콘 웨이퍼상의 자연 산화막 및 희생 산화막을 식각하는 단계와, 염소 가스를 자외선에 의해 활성화시켜 실리콘 웨이퍼상의 금속 성분을 세정하는 단계와, 산소 가스를 이용한 인 시투 공정으로 상기 실리콘 웨이퍼 상에 산화막을 형성하는 단계로 이루어진 것을 특징으로 한다.
도 1은 본 발명에 의한 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 단면도.
도 2는 2-프로페놀과 다른 액체의 온도에 따른 증기압 비교 곡선.
도면의 주요 부분에 대한 부호 설명
11 : 실리콘 웨이퍼 12 : 필드 산화막(field oxide)
13 : 게이트 산화막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 의한 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 단면도이다.
게이트를 형성하기 전 실리콘 웨이퍼(11)의 세정공정에 있어서, 웨이퍼(11) 표면에 존재하는 수분 및 유기 불순물을 제거하기 위하여 일정 온도와 일정 압력의 범위에서 산소 가스를 흘려줌으로써, 자외선 복사 에너지(UV radiation energy)에 의해 산소 가스가 활성화되어 유기 불순물을 산화 시킨다. 일정 온도란 실온에서 80 ℃까지, 바람직하게는 40 ℃ ∼ 60 ℃의 범위이고, 일정 압력은 0 Torr 에서 250 Torr 까지, 바람직하게는 100 Torr ∼ 150 Torr 범위이다. 산소 가스는 500 sccm 에서 1500 sccm 까지, 바람직하게는 900 sccm ∼ 1000 sccm 으로 제어하여 흘려준다. 수분(moisture)의 경우는 자외선 복사 에너지에 의해 기화(vaporize)됨으로써 제거 효과를 얻게 된다.
세정된 웨이퍼(11)에 질소 가스를 캐리어(carrier) 가스로 이용한 불산/2-프로패놀(HF/2-Propanol) 혼합기체를 유입시켜 자연 산화막 및 희생 산화막을 식각한다. 이 때 25 ℃ ∼ 60 ℃의 온도 범위와 100 Torr ∼ 250 Torr의 압력 조건에서, 질소는 500 sccm ∼ 2000 sccm, 불산은 50 sccm ∼ 250 sccm, 그리고 2-프로페놀은 20 sccm ∼ 100 sccm 으로 제어한다. 이 과정에서 2-프로페놀에 의해 이온화된 불산(HF2 -)에 의해 산화막의 식각이 이루어 진다. 특히 2-프로페놀의 증기압(vapor pressure)이 메탄올(methanol) 이나 에탄올(ethanol)보다 높기 때문에 식각율이 높고 식각 균일성(uniformity)의 특성이 탁월하여 우수한 식각 특성을 얻을 수 있다. 도 2는 2-프로페놀과 다른 액체의 온도에 따른 증기압 비교 곡선이다.
산화막 식각후 금속 성분을 제거하기 위하여 염소(Cl2) 가스를 사용한다. 200 ℃ ∼ 300 ℃의 온도 범위와 5 Torr ∼ 50 Torr의 압력 조건 하에서 염소 가스는 자외선에 의해 염소 이온(Cl-)으로 활성화 된다. 염소 이온은 웨이퍼(11)상의 금속 성분들과 반응하여 MxCly화합물의 형태로 기화하여 제거 효과를 얻게 된다.
위와 같은 단계를 거쳐 세정된 실리콘 웨이퍼(11)에 인 시투 공정(in situ process)으로 산화막을 형성한다. 950 ℃ ∼ 1250 ℃, 바람직하게는 1000 ℃ ∼ 1200 ℃의 온도 범위와, 0 Torr ∼ 75 Torr, 바람직하게는 50 Torr의 압력 조건에서 산소 가스를 3 slm ∼ 7 slm, 바람직하게는 4.5 slm ∼ 5.5 slm으로 제어하여 흘려줌으로써, 실리콘 기판(11)상에 게이트 산화막(13)을 형성할 수 있다. 도면 번호 12는 필드 산화막(field oxide)을 나타낸다.
한편 실리콘 웨이퍼(11)의 세정 후 산화 공정으로 이동하는 단계에서, 10-5Torr ∼ 10-8Torr의 압력을 유지함으로 실리콘 웨이퍼의 재오염을 최소화 할 수 있다.
상술한 바와 같이 본 발명에 의하면, 반도체 소자의 게이트 산화막을 형성함에 있어서, 세정 공정에서 UV/산소, UV/염소, 불산/2-프로패놀을 이용함으로써 웨이퍼 표면의 불순물을 효율적으로 제거하고, 2-프로패놀의 높은 증기압으로 인하여 월등한 식각 효과 및 웨이퍼 표면의 일정한 균일도 특성을 얻을 수 있다. 또한 인 시투 공정으로 산소 가스를 이용한 게이트 산화막을 제조함으로써 세정 공정 후 부터 산화막 제조시까지 공기중에 노출됨으로써 발생되는 웨이퍼의 재오염을 최소화 하고, 급속 열처리 공정(rapid thermal process)으로 진행함으로써 한 장비에 멀티 챔버(multi chamber)를 구성할 수 있는 장점이 있다.

Claims (10)

  1. 산소 가스를 자외선에 의해 활성화시켜 실리콘 웨이퍼상의 수분 및 유기 불순물을 세정하는 단계와,
    불산 및 2-프로패놀 혼합기체를 이용하여 실리콘 웨이퍼상의 자연 산화막 및 희생 산화막을 식각하는 단계와,
    염소 가스를 자외선에 의해 활성화시켜 실리콘 웨이퍼상의 금속 성분을 세정하는 단계와,
    산소 가스를 이용한 인 시투 공정으로 상기 실리콘 웨이퍼 상에 산화막을 형성하는 단계로 이루어 진 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 자외선에 의한 산소 가스의 활성화는 실온 내지 80 ℃의 온도 범위와 0 Torr 내지 250 Torr의 압력 조건하에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    세정에 이용되는 상기 산소 가스는 500 sccm 내지 1500 sccm의 범위에서 제어하여 흘려주는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 불산 및 2-프로패놀 혼합기체는 질소 가스를 500 sccm 내지 2000 sccm으로 흘려주어 캐리어 가스로 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 혼합기체는 불산을 50 sccm 내지 250 sccm, 2-프로페놀을 20 sccm 내지 100 sccm으로 흘려주어 사용하는 것을 특징으로하는 반도체 소자의 제조 방법.
  6. 제 1항에 있어서,
    상기 자연 산화막 및 희생 산화막의 식각 공정은 25 ℃ 내지 60 ℃의 온도 범위와 100 Torr 내지 250 Torr의 압력 조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 자외선에 의한 염소 가스의 활성화는 200 ℃ 내지 300 ℃의 온도 범위와 5 Torr 내지 50 Torr의 압력 조건하에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1항에 있어서,
    상기 산화막 형성 공정은 950 ℃ 내지 1250 ℃의 온도 범위와 0 Torr 내지 75 Torr의 압력 조건하에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 1항에 있어서,
    산화막 형성에 이용되는 상기 산소 가스는 3 slm 내지 7 slm으로 제어하여 흘려주는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 1항에 있어서,
    상기 실리콘 웨이퍼의 세정 후 10-5Torr 내지 10-8Torr의 압력 조건에서 인 시투 산화막 형성 공정으로 이동하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970026319A 1997-06-20 1997-06-20 반도체 소자의 산화막 형성 방법 KR19990002648A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026319A KR19990002648A (ko) 1997-06-20 1997-06-20 반도체 소자의 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026319A KR19990002648A (ko) 1997-06-20 1997-06-20 반도체 소자의 산화막 형성 방법

Publications (1)

Publication Number Publication Date
KR19990002648A true KR19990002648A (ko) 1999-01-15

Family

ID=65986140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026319A KR19990002648A (ko) 1997-06-20 1997-06-20 반도체 소자의 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR19990002648A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380274B1 (ko) * 1999-06-23 2003-04-14 주식회사 하이닉스반도체 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR20040042238A (ko) * 2002-11-13 2004-05-20 주식회사 실트론 실리콘 웨이퍼의 산화막 형성 장치 및 실리콘 웨이퍼의산화막 형성 방법
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380274B1 (ko) * 1999-06-23 2003-04-14 주식회사 하이닉스반도체 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
KR20040042238A (ko) * 2002-11-13 2004-05-20 주식회사 실트론 실리콘 웨이퍼의 산화막 형성 장치 및 실리콘 웨이퍼의산화막 형성 방법

Similar Documents

Publication Publication Date Title
JP7343543B2 (ja) 高アスペクト比の構造体のための除去方法
US5294568A (en) Method of selective etching native oxide
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US7488688B2 (en) Method of removing oxide layer and semiconductor manufacturing apparatus for removing oxide layer
US8591661B2 (en) Low damage photoresist strip method for low-K dielectrics
TWI385728B (zh) 受損介電材料之移除方法
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
JP2007538397A (ja) 基板表面洗浄方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2002289596A (ja) プラズマを利用した表面処理装置及び方法
JPH02114525A (ja) 有機化合物膜の除去方法及び除去装置
KR100360399B1 (ko) 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
JP6636534B2 (ja) フォトレジスト表面および金属表面処理の同時親水化：方法、システム、および製品
US6395192B1 (en) Method and apparatus for removing native oxide layers from silicon wafers
KR19990002648A (ko) 반도체 소자의 산화막 형성 방법
JP2632293B2 (ja) シリコン自然酸化膜の選択的除去方法
JPH03502861A (ja) シリコンデバイスのガス清浄法
JPH01200628A (ja) ドライエッチング方法
JP2009060145A (ja) 酸化膜除去方法
JPH0766168A (ja) 半導体製造方法および半導体製造装置
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
JPH0917766A (ja) 基板の洗浄方法
Takeuchi et al. HF Vapor Cleaning Technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application