KR19980070509A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR19980070509A
KR19980070509A KR1019980000904A KR19980000904A KR19980070509A KR 19980070509 A KR19980070509 A KR 19980070509A KR 1019980000904 A KR1019980000904 A KR 1019980000904A KR 19980000904 A KR19980000904 A KR 19980000904A KR 19980070509 A KR19980070509 A KR 19980070509A
Authority
KR
South Korea
Prior art keywords
die pad
lead frame
semiconductor chip
slits
wire bonding
Prior art date
Application number
KR1019980000904A
Other languages
English (en)
Other versions
KR100382895B1 (ko
Inventor
나카무라아키오
Original Assignee
사와무라시코우
오끼뎅끼고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시코우, 오끼뎅끼고오교오가부시끼가이샤 filed Critical 사와무라시코우
Publication of KR19980070509A publication Critical patent/KR19980070509A/ko
Application granted granted Critical
Publication of KR100382895B1 publication Critical patent/KR100382895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

반도체 장치는 반도체 칩과 반도체 칩이 탑재된 다이패드를 포함한다. 이 다이패드에는 개구부가 설치되어 있다. 반도체 칩과 다이패드는 서로 비슷한 형태의 직사각형으로 형성될 수도 있고, 개구부는 다이패드 코너의 주위에 배열된 복수의 제 1슬릿을 각각 포함할 수도 있다.

Description

반도체 장치 및 그 제조방법
발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 반도체 장치를 제조하기 위해 사용된 리드 프레임에 관한 것이다.
IC와 같은 반도체 장치를 제조하기 위해, 반도체 칩은 리드 프레임(lead frame)이라고 칭하는 금속 프레임 상에 탑재되어 있다. 금속 프레임 상에 반도체 칩을 탑재한 후에, 반도체 칩은 리드 프레임의 리드들과 와이어 본딩되어, 수지로 완전히 몰드된다. 일반적으로, 그러한 리드 프레임은 화학적인 에칭기술 또는 기계적인 펀칭기술로 불필요한 부분을 제거함으로써 소망하는 형태로 형성된다. 이와 같이 형성된 리드 프레임은 반도체 칩이 탑재된 다이패드(die pad)와 몰딩공정 시에 다이패드를 지지하는 지지대(support bar)를 포함한다. 이 지지대는 각각 직선으로 다이패드의 코너로부터 외부로 연장된다.
반도체 칩이 리드 프레임의 리드들과 와이어 본딩되는 경우, 각 리드의 위치는 지지대의 위치에 근거하여 자동으로 인식된다. 보다 나은 와이어 본딩을 위해, 리드 프레임은 약 150-250℃로 가열된다. 리드 프레임이 그러한 고온에서 유지되면, 지지대는 온도에 의해 변형된다. 그 결과, 자동 와이어 본딩 기계는 리드들을 인식할 수 없다. 왜냐하면, 이 인식에 근거해야 하는 지지대가 더 이상 초기의 위치에 있지 않기 때문이다.
수지 몰딩공정에서, 종래의 기술에 따르면, 리드 프레임의 상부면 및 하부면 상에 동일한 양의 수지를 제공하는 것은 어렵다. 자세히 말하면, 리드 프레임의 하부면보다 지지대의 상부면 상에 더 많은 수지가 제공된다. 왜냐하면, 통상 동일한 두께의 수지가 반도체 칩의 상부면과 다이패드의 저부면 상에 제공되기 때문이다. 수지와 리드 프레임 사이의 열패창 계수의 차와 리드 프레임의 상부면과 하부면 상에 배열된 수지의 양의 차 때문에, 반도체 장치는 그것의 온도가 상온으로 떨어지는 경우에 휘어진다.
리드 프레임의 다른 일부와 비교해서 다이패드가 더 낮아지도록 어떤 부분에서 단차가공(depress)되는 리드 프레임을 사용하여 이러한 종류의 반도체 장치를 제조한다. 다이 본딩 공정에 있어서, 반도체 칩은 다이 본딩 재료에 의해 더 낮은 다이패드 상에 탑재되고, 전체 구조는 다이 본딩 재료를 경화시키기 위해 가열된다. 이 열경화성 공정에서, 더 낮은 리드 프레임의 부분이 응력 완화에 의해 변형되어, 더 낮은 부분의 각각에서의 레벨 차는 그것의 초기값으로부터 변경된다. 따라서, 종래의 기술에 따르면, 다이패드 및/또는 반도체 칩은 몰딩 공정시에 수지에 의해 충분히 피복되지 않는다. 그 결과, 다이패드 및/또는 반도체 칩은 수지 패키지의 외부에 노출된다.
반도체 장치가 기판 상에 탑재되면, 반도체 장치는 도전 페이스트의 용해온도까지 가열된다. 종래의 기술에 따르면, 탑재 공정에서 다이패드 코너에 어떤 응력이 인가되어, 수지 패키지에 약간의 균열이 발생될 수도 있다.
따라서, 본 발명의 목적은 리드 프레임이 열변형되는 것을 방지하여 와이어 본딩 공정에서 리드 프레임의 리드들의 확실한 자동인식을 실현하는 반도체 장치를 제공하는 데에 있다.
본 발명의 다른 목적은 휘어짐이 없는 반도체 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은 다이패드 및 반도체 칩이 패키지 외부로 노출되는 것을 방지하는 반도체 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은 내부에 균열이 발생되는 것을 방지하는 반도체 장치를 제공하는 데에 있다.
본 발명의 부가적인 목적, 이점 및 특징은 이하의 설명에서 설명되고, 일부분은 이하의 예에 근거하여 본 발명이 속하는 기술분야의 당업자에게서 분명해지거나 본 발명의 실행에 의해 습득된다. 본 발명의 목적 및 이점은 특히 첨부된 청구항에서 지적된 수단 및 조합에 의해 실현되고 획득될 것이다.
본 발명의 제 1관점에 따르면, 반도체 장치는 반도체 칩과 반도체 칩이 탑재된 다이패드를 포함한다. 다이패드에는 구멍이 설치되어 있다. 반도체 칩과 다이패드는 서로 비슷한 형탱의 직사각형으로 형성될 수도 있고, 이 구멍은 다이패드의 코너 부근에 배열된 복수의 제 1 슬릿을 포함할 수도 있다. 반도체 칩은 반도체 펠렛(pellet) 또는 반도체 장치라고 칭할 수도 있다.
본 발명의 제 2 관점에 따르면, 리드 프레임은 반도체 칩이 탑재된 다이패드를 포함한다. 다이패드에는 구멍이 설치되어 있다. 반도체 칩과 다이패드는 서로 비슷한 형태의 직사각형으로 형성될 수도 있고, 그 구멍은 다이패드의 코너 부근에 배열된 복수의 제 1 슬릿을 포함할 수도 있다.
본 발명의 제 3 관점에 따르면, 리드 프레임과 와이어 본딩 스테이지의 조합에서, 리드 프레임은 반도체 칩이 탑재된 다이패드를 포함하고, 다이패드에는 구멍이 설치된다. 와이어 본딩 스테이지는 와이어 본딩 공정에서 리드 프레임의 구멍 내부에 장착되는 돌출부를 포함한다.
본 발명의 제 4 관점에 따르면, 반도체 장치의 제조방법은 리드 프레임의 다이패드의 주변 모서리 부근에 복수의 슬릿을 형성하는 단계와, 다이패드 상에 반도체 칩을 탑재하는 단계와, 와이어 본딩 스테이지를 설치하는 단계와, 다이패드의 슬릿 내부에 장착되도록 복수의 돌출부를 각각 와이어 본딩 스테이지 상에 형성하는 단계와, 와이어 본딩 스테이지의 돌출부가 다이패드의 슬릿 내부에 장착되도록 와이어 본딩 스테이지 상에 반도체 칩과 리드 프레임을 배치하는 단계와, 리드 프레임의 리드와 반도체 칩을 와이어 본딩하는 단계를 포함한다.
본 발명에 있어서, 리드 프레임 상의 구멍은 어떤 공정에서 그것의 열변형을 흡수한다. 특히, 와이어 본딩 공정에서, 반도체 칩과 와이어 본딩될 리드들이 열변형되는 것을 방지하여, 리드들이 와이어 본딩 공정에서 신뢰할 수 있게 자동으로 인식될 수 있다.
구멍이 다이패드의 주변 모서리 부근에 형성되면, 모서리와 구멍 사이의 영역이 좁게 되어, 좁게 된 부분은 리드와 비교하여 다이패드를 낮추도록 용이하게 단차가공될 수 있다. 더 낮은 다이패드에 의해, 단락의 문제점을 제거하고, 신뢰할 수 있는 와이어 본딩을 수행한다. 단차가공된 부분이 다이패드 영역의 내부에 형성되기 때문에, 동일 두께의 수지는 리드 프레임의 상부면과 하부면 양쪽에 용이하게 배치될 수 있다. 그 결과, 리드 프레임의 상부면과 하부면 사이의 수지의 체적차 및 수지와 리드 프레임 사이의 열팽창 계수의 차에 의해 발생되는 반도체 장치의 휘어짐을 방지할 수 있다.
몰딩공정에서, 구멍은 리드 프레임이 열변형을 흡수하여, 단차가공된 부분이 레벨 변형되는 것을 방지한다. 다이패드와 리드 프레임의 다른 부분 사이의 거리인 단차가공된 부분의 레벨차는 그것의 초기값으로부터 변경되지 않는다. 그 결과, 다이패드와 반도체 장치가 수지 패키지의 외부에 노출되는 것을 방지한다.
마지막으로, 반도체 장치를 기판 상에 탑재하는 공정에서, 구멍은 리드 프레임의 열변형을 흡수한다. 따라서, 반도체 장치가 휘어지는 것을 방지할 수 있다.
도 1은 종래의 반도체 장치를 제조하기 위해 사용된 리드 프레임을 나타낸 평면도,
도 2는 도 1에 나타낸 리드 프레임의 일부를 나타낸 확대 평면도,
도 3은 본 발명의 바람직한 제 1 실시예에 따른 반도체 장치를 제조하기 위해 사용된 리드 프레임을 나타낸 평면도,
도 4는 도 3에 나타낸 리드 프레임의 일부를 나타낸 확대 평면도,
도 5는 화살표 100의 방향에서 본 도 4에 나타낸 리드 프레임의 일부를 나타낸 측면도,
도 6은 와이어 본딩 공정에서의 도 3 내지 도 5에 나타낸 리드 프레임 및 반도체 칩을 나타낸 단면도,
도 7은 본 발명의 바람직한 제 2 실시예에 따른 반도체 장치를 제조하기 위해 사용된 리드 프레임을 나타낸 평면도,
도 8은 도 7에 나타낸 리드 프레임의 일부를 나타낸 확대 평면도,
도 9는 화살표 200의 방향에서 본 도 8에 나타낸 리드 프레임의 일부를 나타낸 측면도,
도 10은 반도체 칩과 도 8에 나타낸 리드 프레임을 나타낸 측면도,
도 11은 바람직한 제 2 실시예의 반도체 장치를 나타낸 단면도,
도 12는 본 발명의 바람직한 제 3 실시예에 따른 반도체 장치를 제조하기 위해 사용된 리드 프레임을 나타낸 평면도,
도 13은 도 12에 나타낸 리드 프레임의 일부를 나타낸 확대 평면도,
도 14는 바람직한 제 3 실시예의 반도체 장치를 나타낸 단면도,
도 15는 본 발명의 바람직한 제 4 실시예에 따른 와이어 본딩 공정에 사용된 와이어 본딩 스테이지를 나타낸 단면도,
도 16은 리드 프레임과 도 15에 나타낸 와이어 본딩 스테이지의 일부를 나타낸 확대 평면도,
도 17은 화살표 300의 방향에서 본 리드 프레임과 와이어 본딩 스테이지의 일부를 나타낸 측면도,
도 18은 와이어 본딩 공정에서 도 3 내지 도 5에 나타낸 리드 프레임과 반도체 칩을 나타낸 단면도,
도 19는 본 발명의 제 5 실시예에 따른 반도체 장치를 제조하기 위해 사용된 리드 프레임을 나타낸 평면도.
도면의 주요부분에 대한 부호의 설명
10,30,40,70,90 : 리드 프레임 12,32,42,72,92 : 다이패드
16,36,46,76,96 : 다이패드 코너 14,34,44,74,94 : 지지대
38,48,78 : V슬릿 79 : 직선형 슬릿
80 : 와이어 본딩 스테이지 82 : 돌출부
본 발명의 더 이해하기 위해, 먼저 배경기술을 설명한다. 도 1은 IC 패키지와 같은 종래의 반도체 장치를 제조하기 위해 사용된 리드 프레임(10)을 나타낸다. 도 2는 리드 프레임(10)의 일부분을 나타낸다. 리드 프레임(10)은 반도체 칩이 탑재된 다이패드(12)와, 직선으로 다이패드 코너(16)로부터 외부로 각각 연장되는 지지대(14)와, 반도체 칩에 본딩된 다이패드(12)를 둘러싸는 복수의 리드(18)를 포함한다. 이 다이패드(12)는 반도체 칩과 비슷한 직사각형으로 형성되어 있다.
제조과정에서, 반도체 칩은 다이패드(12) 상에 탑재되고, 와이어 본딩 공정이 수행된다. 와이어 본딩 공정에서, 다이패드(12)는 평평한 스테이지 상에 위치되고, 진공 등에 의해 그 위에 고착된다. 반도체 칩이 리드 프레임(10)의 리드(18)와 와이어 본딩되면, 각 리드(18)의 위치는 지지대(14)의 위치에 근거하여 자동으로 인식된다. 이 와이어 본딩 공정에서, 리드 프레임(10)은 보다 나은 본딩을 위해 약 150-250℃까지 가열된다. 리드 프레임(10)이 그러한 고온에서 유지됨에 따라, 지지대(14)는 온도에 의해 변형된다. 그 결과, 자동 와이어 본딩 기계가 리드(18)를 인식할 수 없다. 왜냐하면, 이 인식에 근거해야 하는 지지대(14)가 그들의 초기 위치에 있지 않기 때문이다.
수지 몰딩 공정에 있어서, 종래의 반도체 장치에 따르면, 리드 프레임(10)의 상부면과 하부면 상에 각각 동일한 양의 수지를 배열하는 것은 어렵다. 보다 자세히 말하면, 지지대(14)의 하부면보다 지지대(14)의 상부면 상에 더 수지가 배열된다. 왜냐하면, 동일 두께의 수지는 통상 반도체 칩의 상부면과 다이패드(12)의 저부면 상에 배열되기 때문이다. 수지와 리드 프레임(10) 사이의 열팽창 계수의 차와, 리드 프레임(10)의 상부면과 하부면 상에 배열된 수지량의 차 때문에, 반도체 장치는 그것의 온도가 상온으로 저하되는 경우에 휘어질 수도 있다.
다이패드(12)가 리드(18)에 대해서 낮아지는 어떤 부분에서 단차가공되는 리드 프레임을 사용하여 이러한 종류의 반도체 장치를 제조한다. 다이 본딩 공정에 있어서, 반도체 칩은 다이 본딩 재료에 의해 더 낮은 다이패드 상에 탑재되고, 전체 구조는 다이 본딩 재료를 경화시키기 위해 가열된다. 이 열경화성 공정에 있어서, 단차가공된 리드 프레임(10)의 부분은 응력완화에 의해 변형되어, 단차가공된 부분에서의 레벨 차가 그것의 초기값에서 변경된다. 종래의 리드 프레임(10)에 따르면, 다이패드(12) 및/또는 반도체 칩은 몰딩공정에서 수지에 의해 충분히 피복되지 않는다. 왜냐하면, 단차가공된 부분에서의 레벨 차가 그것의 초기값으로부터 변경되기 때문이다. 그 결과, 다이패드(12) 및/또는 반도체 칩은 수지 패키지의 외부로 노출될 수도 있다.
반도체 장치가 기판 상에 탑재되면, 반도체 장치는 도전 페이스트의 용해 온도까지 가열된다. 종래의 기술에 따르면, 다이패드(12)는 몰딩공정에서 그것의 코너(16)에 일부 응력이 인가되여, 수지 패키지에 약간의 균열이 발생될 수도 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명한다.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 반도체 장치를 제조하기 위해 사용된 리드 프레임(30)을 나타낸다. 도 4 및 도 5는 리드 프레임(30)의 일부를 각각 나타낸다. 리드 프레임(30)은 반도체 칩(32)이 탑재된 다이패드(32)와, 직선으로 다이패드 코너(36)로부터 외부로 각각 연장되는 지지대(34)와, 반도체 칩(22)에 본딩된 다이패드(32)를 둘러싸는 복수의 리드(35)를 포함한다. 다이패드(32)는 도 6에 나타낸 반도체 칩(22)과 비슷한 직사각형으로 형성되어 있다.
다이패드(32)는 V자형의 구멍(38)(이하 V슬릿이라고 칭함)을 갖는 다이패드 코너(36)에 설치된다. 도 4 및 도 5에 도시한 바와 같이, V슬릿(38)의 각각은 지지대(34)의 폭 W2보다 넓은 폭 W1을 갖도록 설계되어 있다. 또한, 각 V슬릿(38)은 80°∼120°의 중심각 θ를 갖고, 리드 프레임(30)의 두께 T1보다 큰 홈폭 W3을 갖도록 설계되어 있다.
제조과정에서, 도 6에 도시한 바와 같이, 반도체 칩(22)은 다이패드(32) 상에 탑재되고, 와이어(24)는 와이어 본딩 공정에서 반도체 칩(22) 및 리드(35)와 본딩된다. 와이어 본딩 공정 전에, 각 V슬릿(38)의 각각의 위치 데이터는 미리 자동 와이어 본딩 기계의 메모리에 저장되어, 리드(35)의 자동인식을 수행한다. 와이어 본딩 기계는 각 V슬릿(38)에 근거하여 열적으로 연장되지 않는 각 리드(35)의 위치를 자동으로 인식한다.
와이어 본딩 공정에서, 리드 프레임(30)은 보다 나은 본딩을 위해 약 150∼250℃로 가열된다. 그러한 고온에서 리드 프레임(30)이 유지되기 때문에, 리드 프레임(30)은 그것의 열팽창 계수에 따라 열팽창된다. 특히, 리드 프레임(30)은 지지대(34)가 연장되는 방향 D1로 넓은 범위로 확장된다. 리드 프레임(30)의 확장은 다이패드 코너(36)에서 V슬릿(38)에 의해 흡수된다.
바람직한 제 1실시예에 따르면, 리드 프레임(30)의 열팽창이 V슬릿(38)에 의해 흡수되기 때문에 자동 와이어 본딩 기계는 정확히 리드(35)를 인식할 수 있다. V슬릿(38)은 리드(35)의 자동 인식의 기초로서 사용된다. 와이어 본딩 공정에서, 폭이 0.06mm-0.08mm인 좁은 리드가 정확히 인식될 수 있고, 폭이 0.08mm-0.10mm인 리드는 종래에 사용되어 왔다.
도 7은 본 발명의 바람직한 제 2 실시예에 따른 반도체 장치를 제조하는데 사용된 리드 프레임(40)을 나타낸다. 도 8 및 도 9는 리드 프레임(40)의 일부를 각각 나타낸다. 리드 프레임(40)은 반도체 칩이 탑재된 다이패드(42)와, 직선으로 다이패드 코너(46)에서 외부로 연장되는 각각의 지지대(44)와, 다이패드(42)를 둘러싸는 복수의 리드(45)를 포함하고, 그것은 이 반도체 칩(50)과 본딩되어 있다. 다이패드(42)는 도 9 내지 도 11에 도시한 반도체 칩(50)과 비슷한 직사각형으로 형성되어 있다.
다음에, 도 8 및 도 9를 참조하면, 다이패드(42)의 다이패드 코너(46)에는 V자형의 구멍(48)(이하, V슬릿이라고 칭함)이 설치되어 있다. 또한, 다이패드(42)는 V슬릿(48)의 양측에 단차가공된 부분(49)을 설치한다. 보다 상세히 말하면, 리드 프레임(40)의 다른 부분과 비교하여 다이패드(42)를 낮추기 위해 다이패드(42)는 다이패드 주변의 모서리와 V슬릿 사이의 좁은 영역에서 단차가공된다. 몰딩공정을 고려하면, 단차가공된 부분(49)의 각각은 적합한 레벨 차이(D1)를 갖도록 설계되어 반도체 칩(50)의 상부 표면 상의 수지의 두께 T2는 다이패드(42)의 하부 표면 상의 수지의 두께 T3과 동일하다. V슬릿(48)의 각각은 도 3 내지 도 6에 나타낸 V슬릿(38)과 같은 식으로 폭, 중심각 및 홈 폭을 갖도록 설계되어 있다.
제조과정에서, 우선 반도체 칩(50)은 도 10에 도시한 바와 같이, 다이 본딩 재료에 의해 더 낮은 다이패드(42) 상에 탑재된다. 그 후, 전체 구조는 다이 본딩 재료를 경화시키기 위해 가열된다. 열경화공정에서, 지지대(44)의 열팽창은 이 팽창이 단차가공된 부분(49)에 도달하기 전에 V슬릿(48)에 의해 흡수된다. 따라서, 단차가공된 부분(49)의 레벨 차(d1)는 그것의 초기값에서 변하지 않는다. 즉, 구조의 온도가 상온으로 하강되는 경우에 단차가공된 부분(49)에서는 어떠한 응력완화도 발생되지 않으므로, 단차가공된 부분(49)의 레벨 차(d1)는 고온의 몰딩공정에서도 변경되지 않는다. 그 결과, 동일한 수지의 체적이 몰딩을 위해 캐버티 내의 리드 프레임(40)의 양쪽 표면 상에 제공될 수 있다.
와이어 본딩 공정에서, 도 11에 도시한 바와 같이, 와이어(64)는 반도체 칩(50)과 리드 프레임(40)의 리드(45)와 본딩된다. 와이어 본딩 공정후에, 도 11에 도시한 바와 같이, 수지 몰딩공정은 수지 패키지(66)를 제공하여 반도체 장치(63)를 완성하기 위해 수행된다. 수지 몰딩공정에서, 수지는 150∼220℃ 범위의 고온에서 캐버티 내부에 주입된 후, 이 수지는 25℃의 상온으로 내려간다. 이 온도차는 약 125∼195℃이다. 이 온도의 변화로 인해, 수지와 리드 프레임(40)은 열수축한다.
상술한 바와 같이, 단차가공된 부분(49)의 레벨 차(d1)는 변하지 않기 때문에, 반도체 칩(50)의 상부면 상의 수지의 두께 T2와 다이패드(42)의 하부면 상의 수지의 두께 T3은 동일하다. 또, 이 동일한 두께의 수지는 지지대(44)의 상부면 및 하부면 상에 제공된다. 즉, 지지대(44)의 상부면과 수지의 상부면(52) 사이의 거리 T4와 지지대(44)의 하부면과 수지의 하부면(54) 사이의 거리 T5는 같다. 이와 같이, 반도체 칩(50)과 지지대(44)의 상부면 상에 제공된 상부수지(62)의 체적과 반도체 칩(50)과 지지대(44)의 하부면 상에 제공된 하부수지(60)의 체적은 같게 된다. 그 결과, 상부수지(62)와 하부수지(60) 사이에는 어떠한 수축량의 차도 없다.
상술한 바와 같이, 본 발명의 바람직한 제 2 실시예에 따르면, V슬릿(48)은 다이패드(42)의 다이패드 코너(46)에 설치되고, 단차가공된 부분(49)은 V슬릿(48)의 각각의 양측에 설치된다. 따라서, 바람직한 제 1실시예의 이점뿐만 아니라 이하의 이점도 획득될 수 있다. 즉 (1) 동일 체적의 수지가 지지대(44)의 각각의 양쪽 표면 상에 제공되므로, 지지대(44)의 상부면과 그것의 하부면 상에 제공된 수지 사이의 수축율의 차에 의해 근본적으로 야기되는 반도체 장치의 휘어짐을 방지할 수 있다. (2) 단차가공된 부분(49)의 각각은 그것의 초기 레벨 차(d1)를 유지하고, 그 반도체 칩(50)과 다이패드(42)가 수지 패키지의 외부에 노출되는 것을 방지한다.
도 12는 본 발명의 바람직한 제 3실시예에 따른 반도체 장치를 제조하는데 사용된 리드 프레임(70)을 나타내고, 도 13은 리드 프레임(70)의 일부를 나타낸다. 리드 프레임(70)은 반도체 칩(69)이 탑재된 다이패드(72)와, 직선으로 다이패드 코너(76)로부터 외부로 연장되는 각각의 지지대(74)와, 다이패드(72)를 둘러싸는 복수의 리드(75)를 포함하고, 그것은 도 14에 나타낸 반도체 칩(69)과 본딩된다. 다이패드(72)는 도 14에 나타낸 반도체 칩(69)과 비슷한 직사각형으로 형성되어 있다.
다이패드(72)는 직선형의 슬릿(79)을 가진 V 슬릿의 각각의 양측에 설치된다. 도 13에 도시한 바와 같이, 직선형의 슬릿(79)의 각각은 길이 L1을 갖도록 형성되어 있고, 그 길이 L1은 다이패드(72)와 V슬릿(78)의 모서리 사이의 거리 L2보다 크다. 또한, 직선형의 슬릿(79)의 각각은 리드 프레임(70)의 두께보다 큰 폭 W4를 갖도록 형성되어 있다.
제조과정에서, 도 14에 도시한 바와 같이, 반도체 칩(69)이 다이본딩 공정시에 다이패드(72) 상에 탑재된 후, 와이어(73)는 와이어본딩 공정시에 반도체 칩(69) 및 리드 프레임(70)의 리드(75)와 본딩된다. 다음에, 수지 몰딩공정은 수지 패키지(77)를 만들어서 반도체 장치(71)를 완성하기 위해 수행된다. 그 후, 반도체 장치(71)는 기판 상에 탑재된다. 이 탑재공정은 180∼250℃ 범위의 고온에서 수행되므로, 다이패드(72)와 밀봉수지(77)가 열팽창된다. 다이패드(72)와 몰딩수지 사이의 열팽창계수의 차 때문에, 다이패드(72)의 양쪽 표면에는 응력이 가해진다. 본 실시예에 있어서, 응력은 V슬릿(78)과 직선형의 슬릿(79)에 의해 흡수된다.
본 발명의 바람직한 제 3실시예에 따르면, 리드 프레임(70)의 다이패드(72)의 다이패드 코너(76)에는 V슬릿(78)이 설치되고, 각 V슬릿(78)의 양측에는 직선형의 슬릿(79)이 설치되므로, V슬릿(78)과 직선형의 슬릿(79)은 열응력을 흡수하고, 그 열응력은 반도체 장치(71)가 기판 상에 탑재되는 경우에 만들어진다. 그 결과, 바람직한 제 1 실시예의 이점에 덧붙여, 반도체 장치(71)의 수지 패키지(77)가 그 내부에서 균열되는 것을 방지한다고 하는 이점이 있다.
도 15는 본 발명의 바람직한 제 4실시예에 따른 와이어본딩 스테이지(80)를 나타내고, 그것은 도 3에 나타낸 리드 프레임(30)을 사용한다. 도 16 및 도 17은 실제로 사용되는 와이어 본딩 스테이지(80)의 일부를 각각 나타낸다. 와이어 본딩 스테이지(80)의 상부면에는 리드 프레임(30)의 V슬릿(38)에 대응하여 배열된 4개의 돌출부(82)가 설치되어 있다. 돌출부(82)의 각각은 대응하는 V슬릿(38)에 장착되도록 형성된다.
와이어 본딩 공정에서, 리드 프레임(30)은 와이어 본딩 스테이지(80) 상에 배치되어, V슬릿(38)이 돌출부(82)에 의해 걸려서 스테이지(80) 상의 리드 프레임(30)의 다이패드(32)를 고정한다. 그 방법으로 다이패드(32)를 고정하면, 와이어 본딩 고정은 도 18에 도시한 바와 같이 수행된다. 다이패드(32)에 의해서 와이어 본딩이 종료되면, 다음 다이패드는 같은 방법으로 와이어 본딩 스테이지 상에 고정된다. 와이어 본딩 스테이지(80)를 이용하여, 리드 프레임(30)이 변형되는 것을 방지한다. 또, 리드 프레임(30)은 강한 기계적인 힘을 가진 돌출부(82)에 의해 고정되어, 와이어 본딩 공정은 약한 기계적인 힘에 의해서 수행될 수 있다.
도 19는 본 발명의 제 5 실시예에 따른 반도체 장치를 제조하는데 사용된 리드 프레임(90)을 나타낸다. 리드 프레임(90)은 소정의 반도체 칩이 탑재된 다이패드(92)와, 직선으로 다이패드 코너(96)로부터 외부로 각각 연장되는 지지대(94)와, 다이패드(92)를 둘러싸는 복수의 리드(95)를 포함하는데, 그것은 반도체 칩과 본딩된다. 다이패드(92)는 반도체 칩과 비슷한 직사각형이다.
다이패드(92)의 다이패드 코너(96)에는 U자형의 구멍(98)(이하, U슬릿이라고 칭함)이 설치되어 있다. 각각의 U슬릿(98)은 각 슬릿(98)의 코너가 둥글게 되어 있다는 점을 제외하고 도 3 내지 도 6에 나타낸 V슬릿(38)과 거의 동일하게 설계되어 있다. 바람직한 제 5 실시예에 따르면, 도 3 내지 도 6에 나타낸 바람직한 제 1 실시예와 같은 이점을 획득할 수 있다.
본 발명은 개시를 완료하고 명확하게 하기 위해 특정 실시예에 관해서 기술되어 있지만, 첨부된 청구범위는 제한되는 것이 아니라 본 발명이 속하는 분야의 당업자에게 발생할 수 있는 모든 변형 및 선택적인 구성을 구현할 수 있다. 예를 들어, 본 발명은 이 장치가 리드 프레임 구조를 사용하는 한, 세라믹 패키지 형태의 반도체 장치에 적용될 수 있다. V슬릿의 설계는 이 실시예에 의해 한정되지 않고, 그 외의 설계도 적용할 수 있다. 또, 어떠한 실시예도 반도체 장치의 제조공정, 슬릿의 형성방법, 슬릿의 수 및 패키지 주위의 배열에 제한되지 않는다.
본 발명에 따른 와이어 본딩 공정에서, 반도체 칩과 와이어 본딩될 리드들이 열변형되는 것을 방지하여, 리드들이 와이어 본딩 공정에서 신뢰할 수 있게 자동으로 인식될 수 있다고 하는 효과가 있다.
또, 단차가공된 부분이 다이패드 영역의 내부에 형성되기 때문에, 동일 두께의 수지는 리드 프레임의 상부면과 하부면 양쪽에 용이하게 배치될 수 있어, 리드 프레임의 상부면과 하부면 사이의 수지의 체적차 및 수지와 리드 프레임 사이의 열팽창 계수의 차에 의해 발생되는 반도체 장치의 휘어짐을 방지할 수 있다.
본 발명에 따른 몰딩공정에서는, 구멍이 리드 프레임이 열변형을 흡수하여, 단차가공된 부분이 레벨 변형되는 것을 방지한다. 또, 다이패드와 리드 프레임의 다른 부분 사이의 거리인 단차가공된 부분의 레베차가 그것의 초기값에서 변하지 않아, 다이패드와 반도체 장치가 수지 패키지의 외부에 노출되는 것을 방지할 수 있다.
또, 본 발명에 따른 반도체 장치를 기판 상에 탑재하는 공정에서는, 구멍이 리드 프레임의 열변형을 흡수하여, 반도체 장치가 휘어지는 것을 방지할 수 있다.

Claims (20)

  1. 반도체 칩과,
    반도체 칩이 탑재된 다이패드를 구비한 반도체 장치에 있어서,
    구멍이 다이패드에 설치된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    반도체 칩 및 다이패드는 서로 비슷한 형태의 직사각형으로 형성되고,
    구멍은 다이패드 코너의 주위에 배열된 복수의 제 1 슬릿을 각각 구비한 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    제 1 슬릿 각각은 V자형으로 형성된 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    제 1 슬릿 각각은 U자형으로 형성된 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서,
    구멍은 제 1 슬릿 각각의 양측에 설치된 제 2 슬릿을 더 구비하고, 제 2 슬릿 각각은 직선형으로 형성된 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서,
    다이패드는, 반도체 칩이 탑재될 더 낮은 내부영역을 제공하기 위해, 제 1 슬릿 주위에서 단차가공된 것을 특징으로 하는 반도체 장치.
  7. 반도체 칩이 탑재되는 다이패드를 구비한 반도체 장치를 제조하는데 사용되는 리드 프레임에 있어서,
    다이패드에 구멍이 설치된 것을 특징으로 하는 리드 프레임.
  8. 제 7 항에 있어서,
    다이패드는 반도체 칩과 비슷한 형태로 형성되고,
    구멍은 다이패드 코너의 주위에 배치된 복수의 제 1 슬릿을 각각 구비한 것을 특징으로 하는 리드 프레임.
  9. 제 8 항에 있어서,
    제 1 슬릿 각각은 V자형으로 형성된 것을 특징으로 하는 리드 프레임.
  10. 제 8 항에 있어서,
    제 1 슬릿 각각은 U자형으로 형성된 것을 특징으로 하는 리드 프레임.
  11. 제 8 항에 있어서,
    구멍은 제 1 슬릿 각각의 양측에 설치된 제 2 슬릿을 더 구비하고, 제 2 슬릿 각각은 직선형으로 형성된 것을 특징으로 하는 리드 프레임.
  12. 제 8 항에 있어서,
    다이패드는, 반도체 칩이 탑재될 더 낮은 내부영역을 제공하기 위해, 제 1 슬릿 주위에서 단차가공된 것을 특징으로 하는 리드 프레임.
  13. 리드 프레임과, 와이어 본딩 공정이 수행될 때 그 위에 리드프레임이 배치되는 와이어 본딩 스테이지의 조합에 있어서,
    리드 프레임은 반도체 칩이 그 위에 탑재되며 구멍이 설치된 다이패드를 구비하고,
    와이어 본딩 스테이지는 리드 프레임의 구멍에 장착되는 돌출부를 구비한 것을 특징으로 하는 리드 프레임과 와이어 본딩 스테이지의 조합.
  14. 제 13 항에 있어서,
    다이패드는 반도체 칩과 비슷한 형태로 형성되고,
    구멍은 다이패드 코너의 주위에 배치된 복수의 제 1 슬릿을 각각 구비한 것을 특징으로 하는 리드 프레임과 와이어 본딩 스테이지의 조합.
  15. 제 13 항에 있어서,
    제 1 슬릿 각각은 V자형으로 형성된 것을 특징으로 하는 리드 프레임과 와이어 본딩 스테이지의 조합.
  16. 제 13 항에 있어서,
    제 1 슬릿 각각은 U자형으로 형성된 것을 특징으로 하는 리드 프레임과 와이어 본딩 스테이지의 조합.
  17. 리드 프레임을 사용하여 반도체 장치를 제조하는 방법에 있어서,
    리드 프레임의 다이패드의 주변 모서리의 부근에 복수의 슬릿을 형성하는 단계와,
    다이패드 상에 반도체 칩을 탑재하는 단계와,
    와이어 본딩 스테이지를 설치하는 단계와,
    다이패드의 슬릿 내부에 장착될 복수의 돌출부를 와이어 본딩 스테이지 상에 각각 형성하는 단계와,
    와이어 본딩 스테이지의 돌출부가 다이패드의 슬릿 내부에 장착되도록 와이어 본딩 스테이지 상에 반도체 칩과 리드 프레임을 배치하는 단계와,
    리드 프레임의 리드에 반도체 칩을 와이어 본딩하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제 17 항에 있어서,
    다이패드는 반도체 칩과 비슷한 형태로 형성되고,
    슬릿은 다이패드 코너 주위에 각각 배치된 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제 17 항에 있어서,
    슬릿 각각은 V자형으로 형성된 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제 17 항에 있어서,
    슬릿 각각은 U자형으로 형성된 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-1998-0000904A 1997-02-27 1998-01-14 반도체장치 KR100382895B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP43156 1997-02-27
JP043156 1997-02-27
JP9043156A JP3034814B2 (ja) 1997-02-27 1997-02-27 リードフレーム構造及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19980070509A true KR19980070509A (ko) 1998-10-26
KR100382895B1 KR100382895B1 (ko) 2003-08-14

Family

ID=12656007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0000904A KR100382895B1 (ko) 1997-02-27 1998-01-14 반도체장치

Country Status (5)

Country Link
US (1) US5986333A (ko)
EP (2) EP0862211B1 (ko)
JP (1) JP3034814B2 (ko)
KR (1) KR100382895B1 (ko)
DE (1) DE69737588T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230102924A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR20230102923A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000058578A (ja) 1998-08-04 2000-02-25 Texas Instr Japan Ltd 半導体装置
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
TW472951U (en) * 2000-10-16 2002-01-11 Siliconix Taiwan Ltd Leadframe chip with trench
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008021670A (ja) 2006-07-10 2008-01-31 Nec Lighting Ltd 発光装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP5876299B2 (ja) * 2012-01-18 2016-03-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
TWI512928B (zh) * 2013-10-25 2015-12-11 矽品精密工業股份有限公司 承載件
US9293395B2 (en) 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
US10566269B2 (en) * 2017-12-18 2020-02-18 Texas Instruments Incorporated Low stress integrated circuit package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553450A (en) * 1978-10-16 1980-04-18 Hitachi Ltd Semiconductor device with resin enclosure
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
DE69114217T2 (de) * 1990-08-22 1996-04-11 Nec Corp Träger für filmmontierte Halbleiter-Vorrichtung.
JPH05326812A (ja) * 1992-05-27 1993-12-10 Sony Corp 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法
JPH06181278A (ja) * 1992-12-15 1994-06-28 Oki Electric Ind Co Ltd リードフレーム
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH0870087A (ja) * 1994-08-26 1996-03-12 Ricoh Co Ltd リードフレーム
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JP2679664B2 (ja) * 1995-02-07 1997-11-19 日本電気株式会社 樹脂封止型半導体装置
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JP2630299B2 (ja) * 1995-03-30 1997-07-16 日本電気株式会社 半導体装置
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230102924A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR20230102923A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
EP1528595A1 (en) 2005-05-04
DE69737588D1 (de) 2007-05-24
JPH10242369A (ja) 1998-09-11
EP0862211A3 (en) 2000-11-08
DE69737588T2 (de) 2007-12-20
EP0862211B1 (en) 2007-04-11
EP1528595B1 (en) 2011-11-02
JP3034814B2 (ja) 2000-04-17
KR100382895B1 (ko) 2003-08-14
EP0862211A2 (en) 1998-09-02
US5986333A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
KR100382895B1 (ko) 반도체장치
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US4301464A (en) Lead frame and semiconductor device employing the same with improved arrangement of supporting leads for securing the semiconductor supporting member
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
KR0174761B1 (ko) 초박형 구조로된 전자모쥴
US7467464B2 (en) Method of manufacturing a memory card
KR100189093B1 (ko) 시험이 용이한 반도체장치
EP0090608B1 (en) Semiconductor device with moulded package
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
JP3482702B2 (ja) プラスチックパッケージ内のヒートシンクとして機能する基台
KR19980032123A (ko) 플라스틱 성형 타입 반도체 장치 및 그의 제조 방법
JP2005191147A (ja) 混成集積回路装置の製造方法
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR100244721B1 (ko) 반도체패키지
KR100722758B1 (ko) 리드프레임 제조방법
GB2115220A (en) Semiconductor device and method of producing the same
KR100534171B1 (ko) 반도체 패키지의 와이어 본딩용 클램프 구조
JPH0235464B2 (ko)
JPH10335361A (ja) 樹脂封止用金型並びに半導体装置及びその製造方法
JP2965028B1 (ja) 放熱板を有するリードフレーム
KR200187486Y1 (ko) 반도체 패키지
JPH0837270A (ja) 半導体装置およびその製造方法
JPH07183445A (ja) 樹脂封止型半導体装置
KR19990002745U (ko) 반도체 패키지
KR19990066375A (ko) 반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee