KR19980055748A - 플래쉬 메모리 장치 - Google Patents
플래쉬 메모리 장치 Download PDFInfo
- Publication number
- KR19980055748A KR19980055748A KR1019960074984A KR19960074984A KR19980055748A KR 19980055748 A KR19980055748 A KR 19980055748A KR 1019960074984 A KR1019960074984 A KR 1019960074984A KR 19960074984 A KR19960074984 A KR 19960074984A KR 19980055748 A KR19980055748 A KR 19980055748A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- cell
- power
- fuse cell
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 파워 온(power on)시 퓨즈 셀들을 읽어 래치 하도록 함으로써 읽기(read) 동작시 전류를 감소시킬 수 있는 플래쉬 메모리 장치에 관한 것이다.
Description
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 파워 온(power on)시 퓨즈 셀들을 읽어 래치 하도록 함으로써 읽기(read) 동작시 전류를 감소시킬 수 있는 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스텍 게이트(stack gate) 플래쉬 메모리셀의 프로그램/소거/읽기 동작의 바이어스 조건은 [표 1]과 같다.
[표 1]
불량난 셀을 리페어 하기 위해서는 불량난 셀의 어드레스를 저장하는 퓨즈 셀을 필요로 한다.
도 1은 U.S. Patent No. 5, 200, 922에 공개한 종래의 리페어 회로이다.
이러한 종래의 리페어 회로는 칩 선택신호에 의해 퓨즈 셀의 상태를 확인 함으로써, 칩 선택신호가 인에이블 된 후 퓨즈 셀을 확인하는 시간이 필요하게 되어 칩 인에이블 엑세스 시간이 지연되는 단점이 있다. 또한, 셀의 센싱이 칩 선택신호에 의해 이루어지므로 센싱시의 순간 전압이 읽기 동작 전압을 증가시키게 되는 단점이 있다.
따라서, 본 발명은 파워 온(power on)시 퓨즈 셀들을 읽어 래치 하도록 함으로써, 읽기(read) 동작시 전류를 감소시킬 수 있는 플래쉬 메모리 장치를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치는 파워 온(Power on)시 리셋(reset) 펄스를 발생시키는 파워 온 리셋 회로와 상기 파워 온 리셋 회로의 출력을 입력으로 하여 비트라인 전압을 1V 이하로 제어하기 위한 기준전압 발생 회로와, 상기 파워 온 리셋 회로의 출력을 입력으로 하여 셀 게이트 전압을 퓨즈 셀 센싱시에만 턴온 시키는 게이트 전압 발생회로와, 상기 기준전압 발생 회로 및 게이트 전압 발생회로의 출력에 따라 셀을 센싱하여 래치 하도록 하는 퓨즈 셀 센싱 및 래치회로와, 상기 래치된 데이터 및 노말 어드레스를 비교하여 리페어 어드레스를 출력 하도록 하는 어드레스 비교회로로 구성된 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 장치도.
도 2는 본 발명에 따른 플래쉬 메모리셀의 리페어 동작을 설명하기 위해 도시한 블럭도.
도 3은 도 3의 상세한 회로도.
도 4는 도 3의 각 입출력 파형도.
*도면의 주요 부분에 대한 부호의 설명*
1:파워 온 리셋2:기준전압 발생회로
3:게이트 전압 제어회로4:퓨즈 셀 센싱 및 래치회로
5:어드레스 비교회로6:지연회로
7:퓨즈 셀
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 플래쉬 메모리셀의 리페어 동작을 설명하기 위해 도시한 블럭도이다.
파워 온(Power on)시 리셋(reset) 펄스를 발생시키는 파워 온 리셋 회로(1)와 상기 파워 온 리셋 회로(1)의 출력을 입력으로 하여 비트라인 전압을 1V 이하로 제어하기 위한 기준전압 발생 회로(2)와, 상기 파워 온 리셋 회로(1)의 출력을 입력으로 하여 셀 게이트 전압을 퓨즈 셀 센싱시에만 턴온시키는 게이트 전압 제어회로(3)와, 상기 기준전압 발생 호로92) 및 게이트 전압 제어회로(3)의 출력에 따라 셀을 센싱하여 래치 하도록 하는 퓨즈 셀 센싱 및 래치회로(4)와, 상기 래치된 데이터 및 노말 어드레스를 비교하여 리페어 어드레스를 출력하도록 하는 어드레스 비교회로(5)로 구성된다.
상기 도 2와 같이 구성된 리페어 회로를 도 3을 통해 상세히 설명하기로 한다.
먼저, 파워 온 리셋 회로(1)는 파워 온(Power on)시 리셋(reset) 펄스(RST 및 RSTB)를 발생시키게 된다. 상기 리셋 펄스(BSTB)는 지연회로(6)를 통해 지연된 펄스(DRST 및 DRSTB)로 출력되게 된다. 상기 지연회로(6)를 통해 지연된 펄스(DRSTB)를 입력으로 하는 기준전압 발생 회로(2)에서는 2~3V의 기준 전압(VREF)이 출력되게 된다. 이는 셀의 드레인 전압을 1V 이하로 만들기 위한 기준전압 이다. 상기 지연회로(6)를 통해 지연된 펄스(DRST)를 입력으로 하는 게이트 전압 제어회로(2)에서는 퓨즈 셀(7)로 공급하기 위한 게이트 전압(VGATE)이 출력되게 된다. 그리고, 상기 퓨즈 셀 센싱 및 래치회로(4)에서는 상기 리셋 펄스(RSTB), 기준 전압(VREF) 및 게이트 전압(VGATE)에 따라 스텍 게이트 셀인 퓨즈 셀(7)의 데이터를 센싱하여 래치하게 된다. 이때, 셀이 프로그램 상태이면 프로그램 문턱 전압은 6~7V이고, 소거 상태이면 소거 문턱 전압은 0.5~1.5V 이다.
상기 어드레스 비교회로(5)에서는 상기 퓨즈 셀 센싱 및 래치회로(4)에 래치된 데이터와 노말(Normal) 어드레스를 비교하여 리던던트 어드레스를 출력시키게 된다.
도 4에는 도 3에 각 입출력 파형을 나타내었다. 일정 시간 Δt는 셀 데이터를 센싱하여 래치회로에 저장하는데 걸리는 시간이다.
상술한 바와 같이 본 발명에 의하면 파워 온(Power on)시 퓨즈 셀들을 읽어 래치하도록 함으로써, 일기(read) 동작시 전류 증가를 감소시킬 수 있고, 센싱 시간을 단축시킬 수 있는 탁월한 효과가 있다.
Claims (3)
- 파워 온 시 리셋 펄스를 발생시키는 파워 온 리셋 회로와,상기 파워 온 리셋 회로의 출력을 입력으로 하여 비트라인 전압을 제어하기 위한 기준전압 발생 회로와,상기 파워 온 리셋 회로의 출력을 입력으로 하여 셀 게이트 전압을 퓨즈 셀 센싱시에만 턴온 시키는 게이트 전압 발생회로와,상기 기준전압 발생 회로 및 게이트 전압 발생회로의 출력에 따라 퓨즈 셀을 센싱하여 센싱된 데이터를 래치 하도록 하는 퓨즈 셀 센싱 및 래치회로와,상기 래치된 데이터 및 노말 어드레스를 비교하여 리페어 어드레스를 출력 하도록 하는 어드레스 비교 회로로 구성된 것을 특징으로 하는 플래쉬 메모리 장치.
- 제 1 항에 있어서,상기 퓨즈 셀 센싱 및 래치회로는 파워 온 시 발생되는 리셋 펄스에 의해 초기화 되고, 상기 초기화 된 후 퓨즈 셀의 셀의 정보가 저장되도록 구성된 것을 특징으로 하는 플래쉬 메모리 장치.
- 제 1 항에 있어서,상기 퓨즈 셀 센싱 및 래치회로는 파워 온 시 발생되는 리셋 펄스에 의해 초기화 되고, 상기 초기화 된 퓨즈 셀의 셀의 정보를 저장한 후, 상기 퓨즈 셀의 게이트를 턴오프시켜 셀 스트레스로 부터 분리 되도록 한 것을 특징으로 하는 플래쉬 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960074984A KR100250755B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리 장치 |
JP37025797A JPH10199278A (ja) | 1996-12-28 | 1997-12-26 | フラッシュメモリ装置用リペアヒューズ回路 |
US08/999,350 US5852580A (en) | 1996-12-28 | 1997-12-29 | Repair fuse circuit in a flash memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960074984A KR100250755B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980055748A true KR19980055748A (ko) | 1998-09-25 |
KR100250755B1 KR100250755B1 (ko) | 2000-05-01 |
Family
ID=19491725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960074984A KR100250755B1 (ko) | 1996-12-28 | 1996-12-28 | 플래쉬 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5852580A (ko) |
JP (1) | JPH10199278A (ko) |
KR (1) | KR100250755B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7746719B2 (en) | 2007-07-23 | 2010-06-29 | Samsung Electronics Co., Ltd. | Multi-chip package reducing power-up peak current |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100247937B1 (ko) * | 1997-11-12 | 2000-03-15 | 윤종용 | 퓨징 장치 |
DE19843470B4 (de) * | 1998-09-22 | 2005-03-10 | Infineon Technologies Ag | Integrierter Speicher mit Selbstreparaturfunktion |
JP2000181581A (ja) * | 1998-12-11 | 2000-06-30 | Nec Corp | 電源投入回路及びリセット方法 |
JP2001210093A (ja) | 2000-01-25 | 2001-08-03 | Mitsubishi Electric Corp | リペア信号発生回路 |
US6426910B1 (en) | 2000-08-30 | 2002-07-30 | Micron Technology, Inc. | Enhanced fuse configurations for low-voltage flash memories |
JP2002074979A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Electric Corp | プログラム回路およびそれを用いた半導体記憶装置 |
JP2002203901A (ja) * | 2000-12-27 | 2002-07-19 | Toshiba Microelectronics Corp | フューズ回路 |
WO2002069347A2 (en) * | 2001-02-27 | 2002-09-06 | Micron Technology, Inc. | Flash cell fuse circuit |
ITRM20010105A1 (it) | 2001-02-27 | 2002-08-27 | Micron Technology Inc | Circuito a fusibile per una cella di memoria flash. |
WO2002082149A1 (en) | 2001-04-02 | 2002-10-17 | Kamelian Limited | Alignment of optical fibres with an optical device |
ITRM20030329A1 (it) * | 2003-07-07 | 2005-01-08 | Micron Technology Inc | Cella "famos" senza precarica e circuito latch in un |
US6956409B2 (en) * | 2003-08-28 | 2005-10-18 | Infineon Technologies Ag | Reference voltage detector for power-on sequence in a memory |
US7079434B2 (en) * | 2004-09-02 | 2006-07-18 | Micron Technology, Inc. | Noise suppression in memory device sensing |
US20060062198A1 (en) * | 2004-09-17 | 2006-03-23 | Shoei-Lai Chen | Network wireless telephone system for MSN platform and method for applying the same |
KR100615596B1 (ko) * | 2004-12-22 | 2006-08-25 | 삼성전자주식회사 | 반도체 장치 |
KR100672147B1 (ko) * | 2005-03-15 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼 |
KR100739927B1 (ko) * | 2005-06-29 | 2007-07-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리페어 입출력 퓨즈 회로 |
US7679983B2 (en) * | 2005-10-12 | 2010-03-16 | Hynix Semiconductor Inc. | Address path circuit with row redundant scheme |
US7391660B2 (en) * | 2005-10-12 | 2008-06-24 | Hynix Semiconductor Inc. | Address path circuit with row redundant scheme |
ITRM20070461A1 (it) * | 2007-09-06 | 2009-03-07 | Micron Technology Inc | Acquisizione di dati di fusibili. |
US8154942B1 (en) * | 2008-11-17 | 2012-04-10 | Altera Corporation | Integrated circuits with fuse programming and sensing circuitry |
JP5437658B2 (ja) * | 2009-02-18 | 2014-03-12 | セイコーインスツル株式会社 | データ読出回路及び半導体記憶装置 |
US10127998B2 (en) * | 2013-09-26 | 2018-11-13 | Nxp Usa, Inc. | Memory having one time programmable (OTP) elements and a method of programming the memory |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200922A (en) * | 1990-10-24 | 1993-04-06 | Rao Kameswara K | Redundancy circuit for high speed EPROM and flash memory devices |
US5550394A (en) * | 1993-06-18 | 1996-08-27 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell correction circuit |
JPH08111098A (ja) * | 1994-10-12 | 1996-04-30 | Nec Corp | メモリ回路 |
-
1996
- 1996-12-28 KR KR1019960074984A patent/KR100250755B1/ko not_active IP Right Cessation
-
1997
- 1997-12-26 JP JP37025797A patent/JPH10199278A/ja active Pending
- 1997-12-29 US US08/999,350 patent/US5852580A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7746719B2 (en) | 2007-07-23 | 2010-06-29 | Samsung Electronics Co., Ltd. | Multi-chip package reducing power-up peak current |
Also Published As
Publication number | Publication date |
---|---|
US5852580A (en) | 1998-12-22 |
KR100250755B1 (ko) | 2000-05-01 |
JPH10199278A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980055748A (ko) | 플래쉬 메모리 장치 | |
US5657280A (en) | Defective cell repairing circuit and method of semiconductor memory device | |
JP3401522B2 (ja) | ヒューズ回路及び冗長デコーダ回路 | |
US6445606B1 (en) | Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor | |
US7016245B2 (en) | Tracking circuit enabling quick/accurate retrieval of data stored in a memory array | |
KR101950322B1 (ko) | 전압 생성회로 | |
KR100875006B1 (ko) | 플래시 메모리 장치 및 프로그램 전압 제어 방법 | |
GB2286911A (en) | Data output buffer control circuit | |
KR100852179B1 (ko) | 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법 | |
KR940005696B1 (ko) | 보안성 있는 롬(rom)소자 | |
KR0182868B1 (ko) | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 | |
KR20080038924A (ko) | 플래시 메모리 소자의 프로그램 동작 검출 회로 | |
US20050169077A1 (en) | Sense amplifier for a memory array | |
US6961274B2 (en) | Sense amplifier | |
US20050141275A1 (en) | Flash memory device | |
US5408432A (en) | Non-volatile semiconductor memory device | |
KR100266644B1 (ko) | 입력버퍼회로 | |
JP3537989B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009076135A (ja) | メモリ制御回路及び半導体装置 | |
US6243310B1 (en) | Circuit and method for automatically regulating the equalization duration when reading a nonvolatile memory | |
KR100220556B1 (ko) | 단 펄스 형태의 리던던시 신호를 사용하는 디코더회로 | |
EP0805452B1 (en) | Circuit for read-enabling a memory device synchronously with the reaching of the minimum functionality conditions of the memory cells and reading circuits, particularly for non-volatile memories | |
KR100590389B1 (ko) | 플래쉬 메모리 소자의 섹터 소거 제어 회로 | |
KR100463585B1 (ko) | 플래쉬메모리의센스앰프 | |
KR20020055255A (ko) | 코드 저장 메모리 셀 센싱 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |